ITMI942140A1 - Dispositivo e metodo per il collegamento di un personal computer ad una rete di tipo atm - Google Patents
Dispositivo e metodo per il collegamento di un personal computer ad una rete di tipo atm Download PDFInfo
- Publication number
- ITMI942140A1 ITMI942140A1 IT002140A ITMI942140A ITMI942140A1 IT MI942140 A1 ITMI942140 A1 IT MI942140A1 IT 002140 A IT002140 A IT 002140A IT MI942140 A ITMI942140 A IT MI942140A IT MI942140 A1 ITMI942140 A1 IT MI942140A1
- Authority
- IT
- Italy
- Prior art keywords
- atm
- data
- cell
- format
- fifo
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000006870 function Effects 0.000 claims description 27
- 230000006978 adaptation Effects 0.000 claims description 21
- 238000012546 transfer Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 12
- 238000011144 upstream manufacturing Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 5
- 230000009466 transformation Effects 0.000 claims description 5
- 230000011218 segmentation Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 description 12
- VLCQZHSMCYCDJL-UHFFFAOYSA-N tribenuron methyl Chemical compound COC(=O)C1=CC=CC=C1S(=O)(=O)NC(=O)N(C)C1=NC(C)=NC(OC)=N1 VLCQZHSMCYCDJL-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 102100026678 Carboxypeptidase N catalytic chain Human genes 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 101710147840 Carboxypeptidase N catalytic chain Proteins 0.000 description 2
- 101000910843 Homo sapiens Carboxypeptidase N catalytic chain Proteins 0.000 description 2
- 101000941754 Homo sapiens Copine-1 Proteins 0.000 description 2
- 101000761960 Homo sapiens Cytochrome P450 11B1, mitochondrial Proteins 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/563—Signalling, e.g. protocols, reference model
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Description
"DISPOSITIVO E METODO PER IL COLLEGAMENTO DI UN PERSONAL COMPUTER AD UNA RETE DI TIPO ATM."
TESTO DELLA DESCRIZIONE
La presente invenzione riguarda in generale le reti a larga banda o B-ISDN (Broadband Integrated Service Digital Network) di tipo ATM (Asynchronous Transfer Mode).
Più in particolare 1'invenzione consiste in un dispositivo ed in un metodo per il collegamento di un personal computer ad una rete di tipo ATM.
L 'invenzione trova applicazione in tutti i campi nei quali è sentita l'esigenza di un elevato transfer rate nello scambio di dati tra personal computer, sia in ambito locale (LAN), che in ambito geografico (WAN).
Questi campi riguardano, oltre i trasferimenti di files dati di arbitrarie dimensioni, i trasferimenti di informazioni multimediali quali immagini in movimento (full motion video), suoni ed immagini ad alta definizione.
La figura 1 mostra a titolo puramente esemplificativo un nodo ATM schematicamente comprendente una rete di commutazione ATM_SW cui sono collegate diverse postazioni di accesso CPN1,...,CPNK (Customer Premises Network) ed un server CSER.
A ciascuna delle postazioni di accesso CPNl/ ...,CPNK possono essere attestati uno o più Personal Computer, indicati con PC .
I dati generati dagli applicativi sui personal computer PC degli utenti sono strutturati in pacchetti di lunghezza variabile da pochi byte a decine di migliaia di byte.
Per poter trasmettere questi pacchetti su reti ATM occorre adattare il formato del pacchetto al formato della cella ATM, costituita da 48 byte di informazione o payload e da 5 di intestazione (header) per un totale di 53 byte. I pacchetti vanno dunque segmentati per essere inseriti nei payload delle celle ATM.
Per potere ricevere le informazioni contenute nelle celle ATM occorre assemblare le celle onde ottenere di nuovo il messaggio a partire dai payload delle celle ATM stesse.
La conversione di tali pacchetti informativi in celle ATM da inoltrare in linea viene realizzata mediante una successione ordinata o pila (stack) di protocolli, illustrati schematicamente in Fig. 2 dove i rettangoli rappresentano schematicamente il complesso delle operazioni eseguite sui dati dai diversi livelli di protocollo.
La trasmissione di informazioni comporta l'esecuzione dei protocolli di differente livello gerarchico dall'alto al basso, la ricezione dal basso all'alto.
Tra il livello di applicativo HLP (Higher Level Protocol) ed il livello fisico PHY sono interposti due livelli, un livello di adattamento, indicato con AAL (ATM Adaptation Layer), ed un livello ATM, indicato con ATM.
In Fig. 1 le funzioni di livello ATM ed AAL sono state evidenziate insieme alle loro localizzazioni nei diversi blocchi CPN contrassegnando con U e con D le unità rispettivamente collegate sul lato up-stream e sul lato down-stream .
La borchia d'utente mediante la quale la rete CPN è collegata alla rete ATM-SW è stata indicata con LT (Line Termination ).
L'Exchange Termination ET, collegato tra il server CSER e la rete di commutazione ATM-SW, comprende unità per l'elaborazione delle intestazioni delle celle ed unità per il controllo dei parametri di traffico legati alle diverse connessioni .
Come illustrato nella allegata Fig. 3, il livello di protocollo AAL è suddiviso in due sottolivelli e più precisamente: il Convergence Sublayer (CS) e il Segmentation And Reassembly (SAR). Il sottolivello CS è a sua volta suddiviso in SSCS (Specific Service Convergence Sublayer) ed in CPCS (Common Part Convergence Sublayer).
Il sottolivello SSCS è dipendente dal servizio e svolge operazioni diverse a seconda dell'applicativo con cui comunica; il CPCS riceve blocchi informativi SSCS-PDU {SSCS Protocol Data Unit) di lunghezza compresa tra un byte e 64 kbyte, aggiunge informazioni di controllo in testa (header) ed in coda (trailer) al blocco informativo ricevuto .
In tali informazioni di controllo sono contenuti i campi "CRC" (controllo di errore basato su codice ciclico) e "LENGTH" (lunghezza del messaggio).
La struttura CPCS-PDU (CPCS Protocol Data Unit) così formata viene segmentata in porzioni di 48 byte dal sottolivello SAR.
Tale struttura SAR-PDU (SAR Protocol Data Unit) di 48 byte viene poi passata al livello ATM che la inserisce come payload nella cella ATM.
Con riferimento allo schema strutturale di Fig. 1 l'esecuzione di tali protocolli a partire dal livello di applicativo HLP fino al livello fisico PHY e viceversa implica la realizzazione del collegamento tra i Personal Computer PC (livello HLP) e terminazioni di linea LT (livello PHY).
Per effettuare queste operazioni sono noti adattatori per Personal Computer in grado di svolgere, dal punto di vista hardware, le funzioni di adattamento al collegamento fisico ATM, le conversioni seriale-parallelo e paralleloseriale, l'allineamento e l'adattamento dei flussi delle celle ATM e l'identificazione delle connessioni.
Le necessarie funzioni di adattamento dei protocolli di comunicazione tra il livello ATM ed i programmi applicativi eseguiti dal PC vengono svolte, mediante tali dispositivi adattatori, via software.
Un primo difetto di questa prima soluzione consiste nel fatto che, in questo modo, il processore del Personal Computer risulta gravato da onerosi compiti aggiuntivi che rallentano notevolmente le prestazioni del Personal Computer durante la normale esecuzione degli applicativi.
Un secondo difetto è invece dovuto al fatto che 1 'implementazione delle funzioni di adattamento dei protocolli è, in questo modo, fortemente dipendente dall'architettura del particolare tipo di Personal Computer utilizzato e dalla natura del suo processore.
Con questo metodo, inoltre, l'attuazione di tali funzioni risulta intrinsecamente poco efficiente e richiede l'utilizzo di Personal Computer potenti e costosi.
Scopo della presente invenzione è quello di fornire un metodo per il collegamento di un Personal Computer ad una rete di tipo ATM che non richieda l'impiego sostanziale di risorse del Personal Computer e che permetta un'esecuzione senza rallentamenti dei processi applicativi attuati dal Personal Computer.
Ulteriore scopo della presente invenzione è di fornire un metodo di comunicazione efficiente che non richieda per la sua attuazione l’utilizzo di Personal Computer potenti e costosi.
Particolare scopo della presente invenzione è di fornire un dispositivo per il collegamento di un Personal Computer ad una rete di tipo ATM che sia sostanzialmente indipendente dall 'architettura del Personal Computer e dalla natura del suo processore.
Questi ed altri scopi vengono raggiunti mediante l'invenzione che consiste in un dispositivo per il collegamento di un personal computer ad una rete di tipo ATM, detto dispositivo essendo collegato, tramite un'interfaccia per personal computer, a detto personal computer ed essendo collegato, tramite un'interfaccia seriale, ad una terminazione di linea di detta rete di tipo ATM, detto personal computer attuando programmi applicativi che comprendono la funzione di trasmettere/ricevere dati verso/da detta terminazione di linea di detta rete di tipo ATM, essendo i dati trasmessi/ricevuti da detto personal computer in un generico formato di applicativo, detta terminazione di linea essendo atta a scambiare dati in un formato fisico ATM nel quale le informazioni relative ai vari servizi sono organizzate sotto forma di unità informative di lunghezza fissa denominate celle ATM,
caratterizzato dal fatto che detto dispositivo comprende una scheda transputer che svolge operazioni di trasformazione dei dati trasmessi da detto personal computer con detto generico formato di applicativo in dati con un formato proprio del livello di protocollo di adattamento ATM e viceversa, e mezzi che svolgono operazioni di trasformazione dei dati trasmessi da detta terminazione di linea con detto formato fisico ATM in dati con detto formato proprio di detto livello di protocollo di adattamento ATM e viceversa.
L'invenzione consiste anche in un metodo per il collegamento di un personal computer ad una rete di tipo ATM, detto personal computer attuando programmi applicativi che comprendono la funzione di trasmettere/ricevere dati verso/da una terminazione di linea di detta rete di tipo ATM, essendo i dati trasmessi/ricevuti da detto personal computer in un generico formato di applicativo, essendo i dati trasmessi/ricevuti da detta terminazione di linea in un formato fisico ATM nel quale le informazioni relative ai vari servizi sono organizzate sotto forma di unità informative di lunghezza fissa denominate celle ATM, essendo la conversione dei dati trasmessi da detto personal computer in celle ATM realizzata attraverso la seguente successione ordinata di livelli di protocolli:
livello di applicativo?
- livello di adattamento ATM;
- livello ATM; e
- livello fisico ATM,
essendo detto livello di adattamento ATM diviso in:
- sottolivello di convergenza; e
- sottolivello di segmentazione e riassemblaggio, essendo detto sottolivello di convergenza diviso in:
- sottolivello di convergenza specifico del servizio; e - sottolivello di convergenza comune,
essendo la conversione delle celle ATM in dati ricevibili da detto personal computer realizzata attraverso detta successione ordinata di livelli di protocolli eseguita in ordine inverso rispetto all'ordine precedente, caratterizzato dal fatto che i dati trasmessi da detto personal computer con detto formato di applicativo (HLP) vengono convertiti in dati con un formato proprio di detto livello di protocollo di adattamento ATM mediante una scheda transputer indipendente da detto personal computer, e dal fatto che i dati con detto formato proprio di detto livello di protocollo di adattamento ATM vengono convertiti in dati con detto formato di applicativo mediante detta scheda transputer.
Ulteriori vantaggiose caratteristiche formano oggetto delle rivendicazioni dipendenti.
Le caratteristiche strutturali e funzionali ed ulteriori vantaggi del dispositivo e del metodo secondo la presente invenzione risulteranno meglio comprensibili dalla descrizione esemplificativa e non limitativa data nel seguito, in unione alle allegate figure in cui:
la figura 1, già descritta, illustra un nodo di commutazione ATM;
la figura 2, già descritta, illustra il modello di riferimento dei protocolli;
la figura 3, già descritta, illustra la suddivisione del livello di protocollo AAL;
la figura 4 illustra uno schema a blocchi funzionale di un dispositivo secondo l'invenzione per il collegamento di un Personal Computer con la rete ATM;
la figura 5 mostra in maggiore dettaglio la struttura delle parti del dispositivo ATM_TRAN di figura 4 interessate al flusso di dati upstream;
la figura 6 mostra in maggiore dettaglio la struttura delle parti del dispositivo ATM_TRAN di figura 5 interessate al flusso di dati downstream;
la figura 7 mostra il formato di una primitiva di comunicazione tra i vari livelli di protocollo di figura 2 e fra i livelli CPCS ed SSCS di figura 3;
la figura 8 mostra un diagramma di flusso indicante lo svolgimento di una prima operazione di scambio della primitiva intermodulo di figura 7;
la figura 9 mostra un diagramma di flusso indicante lo svolgimento di una seconda operazione di scambio della primitiva intermodulo di figura 7.
Con riferimento all'allegata Fig. 4, un dispositivo per il collegamento tra un personal computer ed una rete ATM è stato complessivamente indicato con ATM_PC_BOARD.
Il dispositivo ATM_PC_BOARD è collegato al bus del personal computer mediante un<1>interfaccia PC_BUS, mentre è collegato alla terminazione di linea LT della rete ATM tramite un'interfaccia seriale elettro-ottica E/0.
Tale dispositivo ATM_PC_BOARD svolge tutte le operazioni di conversione di protocollo precedentemente citate e realizza il collegamento tra i Personal Computer PC (livello di protocollo HLP) e le terminazioni di linea LT (livello fisico PHY).
Secondo l'invenzione il dispositivo ATM_PC_BOARD comprende una scheda a transputer TRANSP_BOARD.
La scheda a transputer TRANSP_BOARD comprende una pluralità di processori transputer TRANS? ed una unità di memoria TRAM. Come noto i processori transputer consentono di implementare una unità con capacità di elaborazione parallela, ossia una unità idonea ad elaborare contemporaneamente più processi che interagiscono tra di loro. La memoria TRAM della scheda TRANSP BOARD è completamente separata dalla memoria del personal computer. La scheda a transputer TRANSP_BOARD svolge tutte le operazioni necessarie alla trasformazione dei dati dal formato dell’applicativo dell'utente ad un formato AAL-PDU (AAL Protocol Data Unit) del livello di adattamento.
La scheda a transputer TRANSP_BOARD è collegata, tramite un'interfaccia transputer TLINK, ad un dispositivo ATM_TRAN.
Il dispositivo ATM_TRAN svolge funzionalità proprie del livello di protocollo ATM.
Per quanto riguarda il flusso upstream tali funzioni consistono nell'inserimento dell'header nelle singole celle, nella creazione dei codici HEC di controllo dell <1>header delle celle e nel disaccoppiamento di velocità delle celle in uscita, mentre, per quanto riguarda il flusso downstream, tali funzioni consistono nella selezione dei canali ATM, nella verifica dei codici di controllo dell 'header delle celle e nel disaccoppiamento di velocità delle celle in ingresso.
Il dispositivo ATM_TRAN è collegato, tramite un'interfaccia parallela ad 8 bit Pg, ad un dispositivo ATM_TC.
Il dispositivo ATM_TC svolge tutte le funzionalità proprie del livello fisico PHY.
Per quanto riguarda il flusso upstream tali funzioni consistono nella generazione dei codici HEC, nel disaccoppiamento di velocità delle celle in uscita, nell'estrazione delle celle idle o nelle quali siano stati rilevati errori, mentre, per quanto riguarda il flusso downstream, tali funzioni consistono nell’allineamento delle celle in arrivo in base ai valori dei codici HEC delle celle in arrivo, nella verifica dei codici HEC e nel disaccoppiamento di velocità delle celle in ingresso.
E ' evidente che alcune funzioni, quali la gestione dei codici HEC e la gestione del disaccoppiamento di velocità, possono essere svolte indifferentemente nel dispositivo ATM_TRAN quanto nel dispositivo ATM_TC.
Il dispositivo ATM_TC è collegato, tramite un'interfaccia parallela ad 8 bit WB, ad un dispositivo STTF (SDH Transport Terminal Function).
Il dispositivo STTF svolge le funzioni di trasporto terminale STM-1 e di terminazione dell'High Order Path per SDH.
Il dispositivo STTF è collegato, tramite un'interfaccia parallela a 4 bit XB, ad un convertitore parallelo seriale RTFE.
Nella domanda italiana di brevetto n° MI94A000768 depositata il 21.4.1994 a nome della stessa Richiedente viene descritto un convert itore parallelo seriale in grado di operare a velocità fino a 622.08 Mbit/sec.
Per maggiori dettagli sulla struttura del dispositivo RTFE si rimanda a tale domanda di brevetto.
Sono evidenti i vantaggi di una simile struttura.
Tutte le complesse operazioni che trasformano i dati generati/ricevuti dagli applicativi su personal computer vengono svolte direttamente dai transputer TRANSP della scheda TRANSP_BOARD utilizzando l'unità di memoria TRAM interna alla scheda stessa.
In questo modo il processore del personal computer viene impegnato in maniera molto marginale e, contemporaneamente, la memoria RAM interna del personal computer non viene impegnata dai processi attuati dalla scheda TRANSP_BOARD.
Pertanto la normale esecuzione dei programmi applicativi sul personal computer non viene minimamente rallentata .
Poiché la scheda TRANSP_BOARD svolge funzioni che vengono attuate da algoritmi implementati direttamente sulla scheda TRANSP_BOARD, gli algoritmi stessi sono indipendenti dall’architettura hardware e software del personal computer all'interno del quale la scheda TRANSP_BOARD è installata.
Ciò consente di utilizzare la stessa architettura hardware e software per tipi di personal computer anche molto diversi tra di loro.
Grazie alla potenza di trattamento di segnali dei transputer TRANSP e grazie al fatto che le funzioni di conversione da livello ATM a livello fisico vengono svolte completamente via hardware all 'interno dei dispositivi ATM_TRAN e ATM_TC, il dispositivo ATM_PC_BOARD risulta globalmente molto efficiente è veloce.
Mediante una simile struttura il dispositivo ATM_PC_BOARD risulta anche essere facilmente espandibile e potenziabile .
Qualora fosse infatti richiesta l’attuazione di programmi applicativi più onerosi dal punto di vista dell 'impegno delle risorse, basterebbe aumentare il numero di transputer TRANSP installati nella scheda TRANSP_BOARD per far fronte alle nuove esigenze.
Con riferimento all’allegata Fig. 5, che mostra in maggiore dettaglio la struttura del dispositivo ATM_TRAN, verrà illustrato in maggiore dettaglio il funzionamento del dispositivo ATM_TRAN nel trattamento dei dati appartenenti al flusso upstream.
Dal lato upstream il dispositivo ATM_TRAN è diviso in due blocchi indicati rispettivamente con DPU (Data Path Upstream) e TU (Timing Upstream).
Il blocco DPU del dispositivo ATMJTRAN comprende un adattatore seriale parallelo SP_UP, collegato al link transputer TLINX e ad una memoria FIFO_MSG_UP.
La memoria FIFO_MSG_UP è collegata ad un blocco generatore di HEC, indicato con HEC_GENERATOR .
Tale blocco HEC_GENERATOR è collegato, tramite un multiplexer HEC_MUX_UP, ad una memoria FIFO_TMR_UP.
Il blocco DPU comprende anche una memoria EMPTY__CELL_ROM .
La memoria EMPTY_CELL_ROM e la memoria FIFO_TMR_UP sono collegate, tramite un multiplexer CELL_MUX_UP, ad un bus Cell_DATA_UP dell'interfaccia parallela ad 8 bit Pb_UP.
Il blocco TU del dispositivo ATM_TRAN comprende un'unità di comando CELL_RATE_DEC_UP collegata, tramite due fili Wr_msg_up e Rd_Msg_up, alla memoria FIFO_MSG_UP del blocco DPU.
L'unità di comando CELL_RATE_DEC_UP è ulteriormente collegata, tramite un filo Rd_linJc_up, all'adattatore SP_UP del blocco DPU.
Il blocco TU comprende anche un generatore di base di tempi TIME_BASE_GEN_UP collegato, tramite due fili Req to send e Ack__to_send, all'unità di comando CELL_RATE_DEC_UP .
Il generatore di base di tempi TIME_BAS E_GEN_UP è inoltre collegato a tre fili DATA_MASK_UP , CELL_START_UP e DATA_CK_UP dell'interfaccia parallela a 8 bit Pb_UP.
Il generatore di base di tempi TIME_BASE_GEN_UP è ulteriormente collegato, tramite due fili wr_tmr_up e rd_tmr_up, alla memoria FIFO_TMR_UP e, tramite un filo Cell_address , al contenitore di celle vuote EMPTY_CELL_ROM.
Dal lato upstream il dispositivo ATM_TRAN funziona come segue.
Le celle ATM entrano in modo seriale dal link transputer TLINK ad una velocità di 20 Mbit/s e vengono convertite dall'adattatore SP_UP in un formato parallelo su 8 bit, sempre alla velocità di 20 Mbit/s.
Una volta convertite, le celle vengono inserite nella memoria FIFO_MSG_UP dalla quale vengono lette in modo parallelo su 8 bit ad una velocità di 155 Mbit/s.
In questo modo la memoria FIFO_MSG_UP effettua, dal punto di vista fisico, un'operazione di celi rate decoupling poiché viene scritta a 20 Mbit/s e viene letta a 155 Mbit/s.
Per ciascuna delle celle lette viene effettuato, dal blocco HEC_GENERATOR, il calcolo dell'opportuno campo HEC che viene inserito, tramite il multiplexer HEC_MUX_UP, nel quinto byte della cella.
La cella cosi completata viene memorizzata nella memoria FIFO_TMR_UP.
La memoria FIFO_TMR__UP viene scandita periodicamente tramite il segnale inviato dal generatore di base di tempi TIME_BASE_GEN_UP sul filo Rd_tmr_up.
Quando la memoria FIFO TMR UP contiene una cella intera (53 byte) quest'ultima viene inviata, tramite il multiplexer CELL_MUX_UP, sul bus Celi DATA UP dell'interfaccia Pb.
In caso contrario viene inviata, sempre tramite il multiplexer CELL_MUX_UP e verso il bus Cell_DATA_UP, una cella di tipo "unassigned" letta dalla memoria EMPTY_CELL_ROM .
Lo svolgimento di tutte queste funzioni viene controllato dai segnali emessi dall'unità di comando CELL_RATE_DEC_UP e dal generatore di base di tempi TIME_BASE_GEN_UP .
In particolare l'unità di comando CELL_RATE_DEC_UP invia i segnali Rd_link_up, Wr_msg_up e Rd_msg_up che comandano, rispettivamente, la lettura dall'adattatore SP_UP, e la scrittura e la lettura nella/dalla memoria FIFO_MSG_UP .
Il generatore di base di tempi TIME_BASE_GEN_UP invia i segnali Cell_address, Wr_tmr_up e Rd_tmr_up che comandano, rispettivamente, la lettura dalla memoria EMPTY_CELL_ROM , e la scrittura e la lettura nella/dalla memoria FIFO_TMR__UP.
La sincronizzazione tra l'unità di comando CELL_RATE_DEC_UP ed il generatore di base di tempi TIME_BASE_GEN_UP viene effettuata tramite segnali inviati sui fili Req_to_send e Ack_to_send.
Con riferimento all'allegata Fig. 6, che mostra in maggiore dettaglio la struttura del dispositivo ATM TRAN, verrà illustrato in maggiore dettaglio il funzionamento del dispositivo ATM_TRAN nel trattamento dei dati appartenenti al flusso downstream.
Dal lato downstream il dispositivo ATM_TRAN è diviso in due blocchi indicati rispettivamente con DPD (Data Path Downstream) e TD (Timing Downstream).
Il blocco DPD comprende una memoria FIFO_TMR_DN ed un rivelatore/correttore di HEC, indicato con HEC_DET_CORR, collegati ad un bus Cell_DATA_DN dell'interfaccia parallela ad 8 bit Pb_DOWN.
La memoria FIFO_TMR_DN ed il rivelatore HEC_DET_CORR sono inoltre collegati, tramite un multiplexer HEC_MUX_DN, ad un selettore di canali CHANNEL_SELECTOR e ad una linea di ritardo DELAY_LINE.
La linea di ritardo DELAY_LINE è collegata ad una memoria FIFO_MSG_DN.
La memoria FIFO_MSG_DN è collegata, tramite un adattatore parallelo seriale PS_DN, al lin transputer TLINK.
Il blocco TD del dispositivo ATM_TRAN comprende un'unità di comando CELL_RATE_DEC_DN collegata, tramite due fili Wr_msg_dn e Rd_Msg_dn, alla memoria FIFO_MSG_DN del blocco DPD.
L'unità di comando CELL_RATE_DEC_DN è ulteriormente collegata, tramite un filo Wr_link_dn, all'adattatore PS_DN del blocco DPD.
Il blocco TD comprende anche un generatore di base di tempi TIME_BASE_GEN_DN collegato, tramite un filo Read_Cell, all'unità di comando CELL_RATE_DEC_DN.
Il generatore di base di tempi TIME_BASE_GEN_DN è inoltre collegato a tre fili DATA_MASK_DN, CELL_START_DN e DATA_CK_DN dell'interfaccia parallela a 8 bit Pb_DOWN.
Il generatore di base di tempi TIME_BASE_GEN_DN è ulteriormente collegato, tramite due fili wr_tmr_dn e rd_tmr_dn, alla memoria FIFO_TMR_DN, tramite un filo Wrong_Cell al rilevatore/correttore di HEC HEC_DET_CORR e, tramite un filo Valid_Cell, al selettore di canali CHANNEL_SELECTOR .
Dal lato downstream il dispositivo ATM_TRAN funziona come segue.
Le celle ATM entrano in modo parallelo su 8 bit dal bus CELL_DATA_DN dell'interfaccia Pb_DOWN con una velocità di 155 Mbit/s.
La cella viene memorizzata nella memoria FIFO_TMR_DN e, contemporaneamente, l'header della cella viene analizzato dal rilevatore/correttore di HEC HEC_DET_CORR.
Il rilevatore/correttore HEC_DET_CORR, genera segnali, diretti verso il multiplexer HEC_MUX_DN, atti a correggere errori singoli eventualmente presenti nell'header della cella memorizzata nella FIFO_TMR_DN.
Nel caso di errori multipli il rilevatore/correttore HEC_DET_CORR invia un segnale al generatore di base di tempi TIME_BASE_GEN_DN sul filo Wrong_Cell.
La cella memorizzata nella memoria FIFO__TMR_DN viene inviata, tramite il multiplexer HEC_MUX_DN, verso la linea di ritardo DELAY_LINE e verso il selettore di canali CHANNEL_SELECTOR .
Qualora i valori dei campi VPI (Virtual Path Identifier) e VCI (Virtual Channel Identifier) della cella indichino la cella come appartenente all'insieme dei canali configurati, il selettore di canali CHANNEL__SELECTOR invia un segnale al generatore di base di tempi TIME_BASE_GEN_DN sul filo Valid_Cell.
La cella, una volta attraversata la linea di ritardo DELAY_LINE, viene memorizzata nella memoria FIFO_MSG_DN con un parallelismo di 8 bit ed una velocità di 155 Mbit/s.
La cella viene poi convertita in modo seriale nell'adattatatore parallelo seriale PS_DN ad una velocità di 20 Mbit/s ed inviata sul link transputer TLINK.
In questo modo la memoria FIFO_MSG_DN effettua, dal punto di vista fisico, un'operazione di celi rate decoupling poiché viene scritta a 155 Mbit/s e viene letta a 20 Mbit/s.
Lo svolgimento di tutte queste funzioni viene controllato dai segnali emessi dall'unità di comando CELL_RATE_DEC_DN e dal generatore di base di tempi TIME_BASE_GEN_DN .
In particolare il generatore di base di tempi TIME_BASE_GEN_DN invia i segnali Wr_tmr_dn e Rd_tmr_dn che comandano, rispettivamente, la scrittura e la lettura nella/dalla memoria FIFO_TMR_DN.
Il generatore di base di tempi TIME_BASE_GEN_DN riceve il segnale wrong_Cell che indica che la cella è affetta da errore multiplo ed il segnale Valid_Cell che indica che i valori di VPI e VCI rientrano all'interno dei canali configurati .
Se quest'ultimo test viene superato il generatore di base di tempi TIME_BASE_GEN_DN invia un segnale sul filo Read_Cell verso l'unità di comando CELL_RATE_DEC_DN.
L'unità di comando CELL_RATE_DEC_DN genera, per tutte le celle abilitate dal comando Read_Cell, i segnali Wr_msg_dn, Rd_msg_dn e Wr_link_dn che comandano, rispettivamente, la scrittura e la lettura nella/dalla memoria FIFO_MSG_DN e la scrittura dell'adattatore parallelo seriale PS_DN.
Il funzionamento del dispositivo ATM_PC_BOARD verrà descritto in maggiore dettaglio con riferimento a tutte le operazioni relative alle funzioni di conversione e di trasferimento dati tra i vari livelli di protocollo illustrati in Fig. 2.
Secondo l'invenzione le comunicazioni tra i diversi livelli di protocollo avvengono mediante primitive tutte caratterizzate da uguale formato.
Nel seguito i vari livelli di protocollo verranno indicati con il termine modulo.
Il formato di tale primitiva intermodulo, indicata complessivamente con IMP, è illustrato in Fig. 7.
La primitiva IMP è costituita da una matrice di 8 colonne ed un numero indefinito di righe. Ciascun elemento dì tale matrice rappresenta un bit.
La primitiva IMP è divisa in due parti, una parte d'intestazione HD_IMP, e una parte di payload PL_IMP.
L'intestazione HD_IMP comprende le prime cinque righe (40 bit) della primitiva IMP.
I bit 0-1 dell'intestazione HD_IMP contengono un campo ENDOFSEQ che indica se la primitiva IMP trasporta una cella intermedia o finale della sequenza di celle ATM che costituisce un messaggio.
I bit 2-4 dell'intestazione HD_IMP contengono un campo WHEREFROM che indica il modulo che ha inviato il messaggio.
I bit 5-7 dell'intestazione HD_IMP contengono un campo WHERETO che indica il modulo che ha ricevuto il messaggio.
I bit 8-11 dell'intestazione HD_IMF contengono un campo REQTYPE che indica il tipo di richiesta effettuata al modulo ricevente .
I bit 12-23 dell’intestazione HD_IMP contengono un campo REFERENCE che indica la connessione ATM.
Infine i bit 24-39 dell'intestazione HD_IMP contengono un campo LENGTH che indica la lunghezza del messaggio contenuto nella parte di payload PL_IMP della primitiva IMP.
La parte di payload PL_IMP comprende un numero N di righe della primitiva IMP che rappresentano il messaggio PARAMETER da trasferire. All'interno del messaggio PARAMETER sono contenute altre informazioni di servizio , quali CRC , lunghezza di singoli campi informativi, etc.
II significato dei singoli campi della primitiva intermodulo verrà chiarito nel seguito con riferimento alle allegate Figg. 8-9 che mostrano in dettaglio le funzioni svolte dai singoli moduli e le strutture dei dati tra di essi scambiati.
La Fig. 8 mostra un diagramma di flusso che illustra il procedimento secondo la presente invenzione mediante il quale un pacchetto dati di lunghezza variabile generato da un applicativo su personal computer PC viene trasmesso sulla rete ATM-SW mediante il dispositivo ATM_PC_BOARD .
Dopo una fase di inizializzazione AAL_Tx , il dispositivo ATM_PC_BOARD si porta in una fase RX_FROM_SERVICE in cui predispone il livello CPCS a ricevere dati dal proprio utilizzatore-In seguito alla fase RX_FROM_SERVICE 1'utilizzatore ha la possibilità di inviare verso il livello CPCS blocchi informativi SSCS-PDU di lunghezza compresa tra un byte e 64 kbyte.
Nell'esempio di Fig. 8 il pacchetto dati da trasmettere è stato generato dal sottolivello SSCS. Il caso in cui il pacchetto dati venga generato direttamente dall'applicativo è concettualmente identico e, pertanto, non verrà illustrato.
Durante ogni singola trasmissione effettuata da SSCS verso CPCS i singoli campi della primitiva intermodulo IMP assumono i seguenti valori:
ENDOFSEQ: il contenuto di questo campo non è, in questa fase, significativo;
WHEREFROM: indica il modulo SSCS, da cui il pacchetto dati SSCS-PDU proviene;
WHERETO: indica il modulo CPCS, verso il quale il pacchetto dati è diretto;
REQTYPE : indica il tipo di richiesta effettuata da SSCS al modulo CPCS (trasferimento dati d'utente);
REFERENCE: indica la connessione ATM;
LEN6TH: indica la lunghezza del messaggio trasmesso;
PARAMETER: contiene i byte del messaggio SSCS.
Durante fase di inizializzazione AAL_Tx il dispositivo ATM_PC_BOARD inizializza a zero il valore di due variabili Tx_Pointer e Tx_Length.
La variabile Tx_Length indica il numero globale di byte dell'attuale pacchetto SSCS~PDU che devono essere trasmessi, mentre la variabile Tx_Pointer indica il numero di byte dell'attuale pacchetto SSCS-PDU che sono stati trasmessi.
Dopo la fase RX_FROM_SERVICE , in cui il dispositivo ATM_PC_BOARD ha ricevuto dati da SSCS, si porta in una fase INC_TX_LENGTH nella quale il valore attuale della variabile TX_LENGTH assume un valore pari al valore del campo LENGTH dell'attuale pacchetto SSCS-PDU aumentato di otto.
L'incremento viene effettuato in quanto la lunghezza totale del messaggio da segmentare in celle ATM è data dalla lunghezza totale del messaggio SSCS sommata alla lunghezza delle informazioni di controllo CPCS (trailer CPCS ).
Dopo la fase INC_TX_LENGTH il dispositivo ATM_PC_BOARD si porta in una fase TEST_TX_LENGTH nella quale viene verificato se il valore attuale della variabile TX_LENGTH è minore o uguale a 48.
Nel caso in cui il test TEST_TX_L£NGTH dia esito negativo il dispositivo ATM_PC_BOARD si porta in una fase TEST_TX_POINTER nella quale viene verificato se il valore attuale della differenza tra la variabile TXJLENGTH e la variabile TX_POINTER è maggiore o uguale a 48.
Nel caso in cui il test TEST_TX_POINTER dia esito positivo, ciò significa che la parte del messaggio SSCS-PDU non ancora trasmessa ha dimensioni maggiori di 48 byte e quindi non può trovar posto all'interno di un solo segmento SAR-PDU.
In questo caso il dispositivo ATM_PC_BOARD si porta in una fase CPCS_Tx nella quale trasmette verso il livello ATM un blocco SAR-PDU contenente i 48 byte del messaggio SSCS-PDU non ancora trasmesso.
I singoli campi della primitiva intermodulo IMP assumono, durante la fase CPCS_Tx, i seguenti valori:
ENDOFSEQ: assume un valore logico falso;
WHEREFROM: indica il modulo CPCS, da cui il pacchetto SAR-PDU proviene;
WHERETO: indica il modulo ATM, verso il quale il pacchetto dati è diretto;
REQTYPE: indica il tipo di richiesta effettuata dal sottolivello SAR al livello ATM {trasferimento di una cella);
REFERENCE: indica la connessione ATM;
LENGTH: indica il numero 48, pari alla lunghezza di un blocco SAR-PDU;
PARAMETER: contiene i 48 byte del messaggio SSCS a partire dal valore indicato da Tx_Pointer.
Dopo la fase CPCS_Tx il dispositivo ATM_PC_BOARD si porta in una fase INC_TX_P0INTER nella quale il valore attuale della variabile TX_POINTER viene incrementato di un valore pari a 48 ed il ciclo riprende dalla fase TEST_TX_POINTER .
Nel caso in cui il test TEST_TX_LENGTH dia esito positivo oppure nel caso in cui il test TEST_TX_POINTER dia esito negativo, ciò significa che il messaggio SSCS-PDU oppure la sua residua parte da trasmettere ha dimensioni inferiori o uguali a 48 byte e quindi può trovar posto in un unico segmento SAR-PDU.
In questi casi il dispositivo ATM_PC_BOARD si porta in una fase DEF_CPCS_LENGTH nella quale codifica la lunghezza totale del messaggio CPCS-PDU in un campo opportuno dell'informazione di controllo dello stesso (CPCS-Trailer ).
Dopo la fase DEF_CPCS_LENGTH il dispositivo ATM_PC_BOARD si porta in una fase CREATE_CPCS_CRC viene creato un codice di ridondanza ciclica CRC per il controllo del contenuto del messaggio CPCS.
Ciò fatto il dispositivo ATM_PC_BOARD si porta in una fase CPCS_END_Tx nella quale trasmette verso il livello ATM un blocco SAR-PDU contenente i residui ultimi byte del messaggio SSCS-PDU.
I singoli campi della primitiva intermodulo IMP assumono, durante la fase CPCS_END_Tx, i seguenti valori; ENDOFSEQ; assume un valore logico vero;
WHEREFROM; indica il modulo CPCS, da cui il pacchetto SAR-PDU proviene;
WHERETO: indica il modulo ATM, verso il quale il pacchetto dati è diretto;
REQTYPE ; indica il tipo di richiesta effettuata dal sottolivello SAR al livello ATM (trasferimento di una cella);
REFERENCE: indica la connessione ATM;
LENGTH: indica il numero 48, pari alla lunghezza di un blocco SAR-PDU;
PARAMETER: contiene i rimanenti 48 byte del messaggio SSCS a partire dal valore indicato da Tx_Pointer. In generale non tutti i byte del campo PARAMETER saranno in questo caso significativi .
Dopo la fase CPCS_END_Tx il dispositivo ATM_PC_BOARD si porta in una fase NUL_TX_POINTER nella quale il valore attuale della variabile TX_POINTER viene azzerato ed il ciclo riprende dalla fase RX_FROM_SERVICE di attesa di un dato proveniente da SSCS.
La Fig. 9 mostra un diagramma di flusso che illustra il procedimento secondo la presente invenzione mediante il quale i payload delle celle ATM vengono assemblati fino a formare un pacchetto dati di lunghezza variabile accettabile da un applicativo su personal computer.
Dopo una fase di inizializzazione AAL_Rx, il dispositivo ATM_PC_BOARD si porta in una fase RX_FROM_ATM durante la quale predispone il sottolivello SAR del modulo CPCS-SAR a ricevere dati dal livello ATM e durante la quale predispone il livello ATM ad inviare verso il livello SAR blocchi SAR-PDU di lunghezza pari a 48 byte. Ciascuno di tali blocchi SAR-PDU corrisponde al payload di una cella ATM ricevuta dal livello ATM.
I singoli campi della primitiva intermodulo IMP assumono, durante la fase ATM_Rx, i seguenti valori;
ENDOFSEQ: assume il valore logico contenuto nel campo PT della cella ATM, che indica se una cella è o meno l'ultima della sequenza di celle che costituiscono un pacchetto utilizzato dall'applicativo.
WHEREFROM: indica il modulo ATM, da cui provengono le celle ATM;
WHERETO ; indica il modulo CPCS, verso il quale il pacchetto dati è diretto;
REQTYPE ; indica il tipo di richiesta effettuata dal livello ATM verso il modulo CPCS-SAR (trasferimento di un payload); REFERENCE : indica la connessione ATM;
LENGTH : indica il numero 48, pari alla lunghezza di un blocco SAR-PDU ;
PARAMETER: contiene i 48 byte di payload della cella ATM.
Durante la fase di inizializzazione AAL Rx il dispositivo ATM_PC_BOARD inizializza a zero il valore di una variabile Rx_Pointer.
La variabile Rx_Pointer indica il livello di riempimento del buffer utilizzato per la ricostruzione del pacchetto.
Dopo la fase ATM__Rx il dispositivo ATM_PC_BOARD si porta in una fase COPY_PAYLOAD nella quale il payload della cella ATM viene copiato in un buffer di ricezione alla posizione indicata dal valore attuale della variabile Rx_Pointer .
Dopo la fase COPY_PAYLOAD il dispositivo ATM_PC_BOARD si porta in una fase TEST_ENDOFSEQ nella quale viene verificato se il valore attuale del campo ENDOFSEQ ha un valore logico vero.
Nel caso in cui il test TEST__ENDOFSEQ dia esito negativo il dispositivo ATM_PC_BOARD si porta in una fase INC_RX_POINTER nella quale il valore attuale della variabile Rx_Pointer viene incrementato di quarantotto ed il ciclo riprende dalla fase COPY_PAYLOAD.
Nel caso in cui il test TEST_ENDOFSEQ dia esito positivo, ciò significa che il pacchetto CPCS-PDU è completo.
In questo caso il dispositivo ATM_PC_BOARD si porta in una fase TEST CRC nella quale viene verificata la correttezza del codice CRC calcolato in base ai dati contenuti nel pacchetto COCS-PDU stesso.
Nel caso in cui il test TEST_CRC dia esito negativo il dispositivo ATM_PC_BOARD si porta in una fase REJECT_MSG nella quale il messaggio CPCS-PDU attuale viene scartato.
Dopo la fase REJECT_MSG il dispositivo ATM_PC_BOARD si porta in una fase NUL_RX_POINTER nella quale il valore attuale della variabile Rx_Pointer viene impostato a zero.
Nel caso in cui il test TEST_CRC dia esito positivo il dispositivo ATM_PC_BOARD si porta in una fase TEST__CPCS_LENGTH nella quale viene verificata la coerenza del valore codificato nel campo "length" dell'informazione di controllo CPCS (trailer CPCS) del pacchetto appena ricevuto con il numero di byte effettivamente ricevuto dalla rete.
Nel caso in cui il test TEST_CPCS_LENGTH dia esito negativo il dispositivo ATM_PC_BOARD si riporta nella fase REJECT_MSG .
Nel caso in cui il test TEST_CPCS_LENGTH dia esito positivo il dispositivo ATM_PC_BOARD si porta in una fase SSCS_Rx nella quale invia verso il livello SSCS un pacchetto SSCS di lunghezza pari al valore codificato nel campo "length" dell'informazione di controllo del CPCS (trailer CPCS).
I singoli campi della primitiva intermodulo IMP assumono, durante la fase SSCS_Rx, i seguenti valori:
ENDOFSEQ: il contenuto di questo campo non è, in questa fase, significativo;
WHEREFROM: indica il modulo CPCS , da cui proviene il pacchetto dati ;
WHERETO: indica il modulo SSCS, verso il quale il pacchetto dati è diretto;
REQTYPE : indica il tipo di richiesta effettuata da CPCS verso SSCS (trasferimento di pacchetto SSCS);
REFERENCE: indica la connessione ATM;
LENGTH : indica il valore contenuto nel campo "length" dell'informnazione di controllo CPCS (trailer CPCS);
PARAMETER: contiene il pacchetto dati SSCS-PDU.
Infine il dispositivo ATM_PC_BOARD si porta nella fase NUL_RX_POINTER ed il ciclo riprende.
Nell’esempio di Fig. 9 il pacchetto dati da trasmettere è diretto verso il sottolivello SSCS. Il caso in cui il pacchetto dati venga inviato direttamente all <*>applicativo è concettualmente identico e, pertanto, non verrà illustrato.
Utilmente, grazie all'indipendenza dei singoli stati di trasmissione e di ricezione, le funzioni di trasmissione e di ricezione vengono svolte contemporaneamente in parallelo.
Ciò permette di riassemblare un pacchetto diretto all'applicazione o a SSCS in parallelo con la segmentazione di un pacchetto proveniente dalla stessa.
Claims (15)
- RIVENDICAZ IONI 1. Dispositivo per il collegamento di un personal computer ad una rete di tipo ATM, detto dispositivo (ATM__PC_BOARD) essendo collegato, tramite un'interfaccia per personal computer (PC_BUS), a detto personal computer (PC) ed essendo collegato, tramite un'interfaccia seriale (E/0), ad una terminazione di linea (LT) di detta rete di tipo ATM, detto personal computer attuando programmi applicativi che comprendono la funzione di trasmettere /ricevere dati verso/da detta terminazione di linea (LT) di detta rete di tipo ATM, essendo i dati trasmessi/ricevuti da detto personal computer (PC) in un generico formato di applicativo (HLP), detta terminazione di linea (LT) essendo atta a scambiare dati in un formato fisico ATM (PHY) nel quale le informazioni relative ai vari servizi sono organizzate sotto forma di unità informative di lunghezza fissa denominate celle ATM, caratterizzato dal fatto che detto dispositivo (ATM__PC_BOARD) comprende una scheda transputer (TRANSP_BOARD) che svolge operazioni di trasformazione dei dati trasmessi da detto personal computer (PC) con detto generico formato di applicativo (HLP) in dati con un formato (AAL-PDU) proprio del livello di protocollo di adattamento ATM (AAL) e viceversa, e mezzi (ATM_TRAN, ATM_TC, STTF, RTFE) che svolgono operazioni di trasformazione dei dati trasmessi da detta terminazione di linea (LT) con detto formato fisico ATM (PHY) in dati con detto formato (AAL-PDU) proprio di detto livello di protocollo di adattamento ATM (AAL) e viceversa.
- 2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi (ATM_TRAN, ATM_TC, STTF, RTFE) che svolgono operazioni di trasformazione dei dati trasmessi da detta terminazione di linea (LT) con detto formato fisico ATM (PHY) in dati con detto formato (AAL-PDU) proprio di detto livello di protocollo di adattamento ATM (AAL) e viceversa comprendono: un dispositivo (ATM_TRAN) che svolge funzionalità proprie del livello di protocollo ATM e collegato, tramite un'interfaccia transputer (TLINK), a detta scheda transputer (TRANSP_BOARD); un dispositivo (ATM__TC) che svolge funzionalità proprie del livello di protocollo fisico ATM (PHY) e collegato, tramite un'interfaccia parallela (Pb), a detto dispositivo (ATM_TRAN) per l’elaborazione dei dati ad un livello di protocollo ATM; - un dispositivo (STTF) per il trasporto terminale STM-1 e di terminazione dell'High Order Path per SDH collegato a detto dispositivo (ATM_TC) per l'elaborazione dei dati ad un livello di protocollo fisico ATM (PHY); - un convertitore parallelo seriale (RTFE) collegato a detto dispositivo (STTF) per il trasporto terminale STM-1 e collegato, tramite detta interfaccia seriale (E/0), a detta terminazione di linea (LT) di detta rete di tipo ATM.
- 3. Dispositivo secondo la rivendicazione 2, caratterizzato dal fatto che detto dispositivo (ATM_TRAN) per l'elaborazione dei dati ad un livello di protocollo ATM comprende : - un blocco (DPU) per il trasferimento upstream dei dati provenienti da detta interfaccia transputer (TLINK) e diretti verso detta interfaccia parallela (Pb), detto blocco (DPU) comprendendo un adattatore seriale parallelo (SP_UP) collegato a detta interfaccia transputer (TLINK) e collegato ad una memoria di disaccoppiamento (FIFO_MSG_UP); - un generatore (HEC_GENERATOR) di codici di controllo (HEC) per celle ATM collegato all'uscita di detta memoria di disaccoppiamento (FIFO_MSG_UP); - un multiplexer (HEC_MUX_UP) collegato alle uscite di detta memoria di disaccoppiamento (FIFO_MSG_UP) e di detto generatore (HEC_GENERATOR) di codici di controllo; - una memoria tampone (FIFO_TMR_UP) collegata all'uscita di detto multiplexer (HEC_MUX_UP) e collegata (CELL_DATA_UP ) a detta interfaccia parallela (Pb).
- 4. Dispositivo secondo la rivendicazione 3, caratterizzato dal fatto che detto dispositivo (ATM_TRAN) per l'elaborazione dei dati ad un livello di protocollo ATM comprende un'unità di comando (CELL_RATE_DEC_UP) collegata (Wr_msg_up, Rd_msg_up) a detta memoria di disaccoppiamento (FIFO_MSG_UP ) e collegata (Rd_lnk_up) a detto adattatore seriale parallelo (SP_UP), ed un generatore di base di tempi (TIME__BASE_GEN_UP) collegato (DATA__MASK_UP, CELL_START_UP , DATA_CK_UP) a detta interfaccia parallela (Pb), collegato (Req_to_send, Ack_to_send) a detta unità di comando (CELL_RATE_DEC_UP), e collegato (wr_tmr_up, rd_tmr_up) a detta memoria tampone (FiFO__TMR_UP).
- 5. Dispositivo secondo la rivendicazione 4, caratterizzato dal fatto che detto blocco (DPU) per il trasferimento upstream dei dati comprende un blocco generatore di celle ATM vuote (EMPTY_CELL_ROM, CELL_MUX_UP) collegato (CELL_DATA_UP) a detta interfaccia parallela (Pb) e collegato (Cell_address) a detto generatore di base di tempi (TIME_BASE_GEN_UP).
- 6. Dispositivo secondo la rivendicazione 2, caratterizzato dal fatto che detto dispositivo (ATM_TRAN) per l'elaborazione dei dati ad un livello di protocollo ATM comprende un blocco (DPD) per il trasferimento downstream dei dati provenienti da detta interfaccia parallela (Pb) e diretti verso detta interfaccia transputer (TLINK), detto blocco (DPD) comprendendo una memoria tampone (FIFO_TMR_DN) collegata (CELL_DATA_DN) a detta interfaccia parallela (Pb), un rilevatore correttore di codici (HEC__DET_CORR) collegato (CELL_DATA_DN) a detta interfaccia parallela (Pb) e a detta memoria tampone (FIFO_TMR_DN), un multiplexer (HEC_MUX_DN) collegato a detta memoria tampone (FiFO_TMR_DN) e a detto rilevatore correttore di codici (HEC_DET_CORR), un selettore di canali (CHANNEL_SELECTOR) collegato all'uscita di detto multiplexer (HEC_MUX_DN), una linea di ritardo (DELAY_LINE) collegata all'uscita di detto multiplexer (HEC_MUX_DN), una memoria di disaccoppiamento (FIFO_MSG_DN ) collegata all'uscita di detta linea di ritardo (DELAY_LINE), ed un adattatore parallelo seriale (PS_DN) collegato all'uscita di detta memoria di disaccoppiamento (FIFO_MSG_DN) e collegato a detta interfaccia transputer (TLINK).
- 7. Dispositivo secondo la rivendicazione 6, caratterizzato dal fatto che detto dispositivo (ATM_TRAN) per l'elaborazione dei dati ad un livello di protocollo ATM comprende un'unità di comando (CELL_RATE_DEC_DN) collegata (Wr_msg_dn, Rd_msg_dn) a detta memoria di disaccoppiamento (FIFO_MSG_DN ) e collegata (Rd_lnk_dn) a detto adattatore parallelo seriale (PS_UP), ed un generatore di base di tempi (TIME_BASE_GEN_DN) collegato (DATA__MASK_DN, CELL_START_DN , DATA_CK_DN) a detta interfaccia parallela (Pb), collegato (Read_cell) a detta unità di comando (CELL_RATE_DEC_DN ), collegato (wr_tmr_dn, rd_tmr_dn) a detta memoria tampone (FIFO_TMR_DN), collegato (Wrong_cell) a detto rilevatore correttore di codici (HEC_DET_CORR ) e collegato (Valid_cell) a detto selettore di canali (CHANNELJSELECTOR) .
- 8. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detta scheda transputer (TRANSP_BOARD ) comprende unità di memoria interne (TRAM).
- 9. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detta scheda transputer (TRANSP__BOARD ) comprende un numero di transputer maggiore di uno.
- 10. Metodo per il collegamento di un personal computer ad una rete di tipo ATM, detto personal computer (PC) attuando programmi applicativi che comprendono la funzione di trasmettere /ricevere dati verso/da una terminazione di linea (LT) di detta rete di tipo ATM, essendo i dati trasmessi/ricevuti da detto personal computer (PC) in un generico formato di applicativo (HLP), essendo i dati trasmessi/ricevuti da detta terminazione di linea (LT) in un formato fisico ATM (PHY) nel quale le informazioni relative ai vari servizi sono organizzate sotto forma di unità informative di lunghezza fissa denominate celle ATM, essendo la conversione dei dati trasmessi da detto personal computer in celle ATM realizzata attraverso la seguente successione ordinata di livelli di protocolli: livello di applicativo {HLP); livello di adattamento ATM (AAL); livello ATM (ATML); e - livello fisico ATM (PHY), essendo detto livello di adattamento ATM (AAL) diviso in: - sottolivello di convergenza (CS); e sottolivello di segmentazione e riassemblaggio (SAR), essendo detto sottolivello di convergenza (CS) diviso in: - sottolivello di convergenza specifico del servizio (SSCS ); e sottolivello di convergenza comune (CPCS), essendo la conversione delle celle ATM in dati ricevibili da detto personal computer (PC) realizzata attraverso detta successione ordinata di livelli di protocolli eseguita in ordine inverso rispetto all'ordine precedente, caratterizzato dal fatto che i dati trasmessi da detto personal computer (PC) con detto formato di applicativo (HLP) vengono convertiti in dati con un formato (AAL-PDU) proprio di detto livello di protocollo di adattamento ATM (AAL) mediante una scheda transputer (TRANSP_BOARD) indipendente da detto personal computer (PC), e dal fatto che i dati con detto formato (AAL-PDU) proprio di detto livello di protocollo di adattamento ATM (AAL) vengono convertiti in dati con detto formato di applicativo (HLP) mediante detta scheda transputer (TRANSP_BOARD).
- 11. Metodo secondo la rivendicazione 10, caratterizzato dal fatto che detti dati con detto formato (AAL-PDU) proprio di detto livello di protocollo di adattamento ATM (AAL) forniti da detta scheda transputer (TRANSP_BOARD ) vengono convertiti in un formato proprio di detto livello di protocollo ATM ATML) mediante le seguenti fasi di: - convertire i dati forniti da detta scheda transputer in un formato parallelo; - inserire detti dati convertiti in formato parallelo in una memoria di disaccoppiamento (FIFO_MSG_UP); calcolare un codice di controllo (HEC); - inserire detto codice di controllo (HEC) e detti dati memorizzati in detta memoria di disaccoppiamento (FIFO_MSG_UP ) all'interno di una memoria tampone (FIFO_TMR_UP ) in modo tale da creare una cella ATM; - scandire periodicamente detta memoria tampone (FIFO_TMR_UP ) per verificare la presenza di dati in un formato proprio di detto livello di protocollo ATM (ATML), cioè di una cella ATM completa.
- 12. Metodo secondo la rivendicazione 11, caratterizzato dal fatto che detta fase di scandire periodicamente detta memoria tampone (FIFO_TMR_UP) per verificare la presenza di una cella ATM completa comprende l'ulteriore fase di, in caso di assenza di una cella ATM completa , generare una cella ATM vuota.
- 13. Metodo secondo la rivendicazione 10, caratterizzato dal fatto che detti dati in un formato proprio di detto livello di protocollo ATM (ATML) vengono convertiti in detto formato (AAL-PDU) proprio di detto livello di protocollo di adattamento ATM (AAL) mediante le seguenti fasi di: - memorizzare i dati che giungono in un formato proprio di detto livello di protocollo ATM (ATML), cioè sotto forma di cella ATM, in una memoria tampone (FIFO_TMR_DN); estrarre un codice di controllo (HEC) da detta cella ATM memorizzata in detta memoria tampone (FIFO_TMR_DN); verificare l'assenza di errori all'interno di detta cella ATM mediante le informazioni contenute in detto codice di controllo (HEC); - in caso di presenza di errori all'interno di detta cella ATM, tentare di correggere detta cella ATM mediante le informazioni contenute in detto codice di controllo (HEC); verificare l'appartenenza di detta cella ATM ad uno dei canali riguardanti il programma applicativo attuato da detto personal computer (PC); in caso di appartenenza di detta cella ATM ad uno di detti canali, memorizzare detta cella ATM in una memoria tampone (FIFO_TMR_DN); - convertire i dati memorizzati in detta memoria tampone (FIFO_TMR_DN) in dati in un formato seriale; inviare detti dati in formato seriale verso detta scheda transputer (TRANSP_BOARD ).
- 14. Metodo secondo la rivendicazione 13, caratterizzato dal fatto che detta fase di tentare di correggere detta cella ATM mediante le informazioni contenute in detto codice di controllo (HEC) comprende l'ulteriore fase di, in caso di impossibilità a correggere detta cella ATM, generare un segnale d'errore (Wrong_cell ).
- 15. Metodo secondo la rivendicazione 10, caratterizzato dal fatto che tutte le comunicazioni tra i vari livelli di detta successione ordinata di livelli di protocollo vengono effettuate mediante scambi di primitive intermodulo (IMP) con un formato comune, dette primitive intermodulo (IMP) comprendendo i seguenti campi: un campo di tipo logico (ENDOFSEQ) indicante se la primitiva (IMP) trasporta una cella ATM intermedia o finale di una sequenza di celle ATM che trasporta un messaggio; un campo (WHEREFROM) indicante il livello di protocollo che ha inviato il messaggio; - un campo (WHERETO) indicante il livello di protocollo che ha ricevuto il messaggio; - un campo (REQTYPE) indicante il tipo di richiesta effettuata al livello di protocollo ricevente; un campo (REFERENCE) indicante la connessione ATM; un campo (LENGTH) indicante la lunghezza del messaggio contenuto nel payload di detta primitiva intermodulo (IMP); e - un campo payload di lunghezza variabile indicata dal valore di detto campo (LENGTH) indicante la lunghezza del messaggio.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT94MI002140A IT1275646B1 (it) | 1994-10-20 | 1994-10-20 | Dispositivo e metodo per il collegamento di un personal computer ad una rete di tipo atm |
| EP95115115A EP0708574A3 (en) | 1994-10-20 | 1995-09-26 | Device and method for the connection of a personal computer to an ATM network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT94MI002140A IT1275646B1 (it) | 1994-10-20 | 1994-10-20 | Dispositivo e metodo per il collegamento di un personal computer ad una rete di tipo atm |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| ITMI942140A0 ITMI942140A0 (it) | 1994-10-20 |
| ITMI942140A1 true ITMI942140A1 (it) | 1996-04-20 |
| IT1275646B1 IT1275646B1 (it) | 1997-10-17 |
Family
ID=11369739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT94MI002140A IT1275646B1 (it) | 1994-10-20 | 1994-10-20 | Dispositivo e metodo per il collegamento di un personal computer ad una rete di tipo atm |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0708574A3 (it) |
| IT (1) | IT1275646B1 (it) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2322515A (en) * | 1997-02-21 | 1998-08-26 | Northern Telecom Ltd | Adaptation layer switching |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2189112B (en) * | 1986-04-10 | 1990-03-14 | Stc Plc | Automatic telecommunications switching system |
-
1994
- 1994-10-20 IT IT94MI002140A patent/IT1275646B1/it active IP Right Grant
-
1995
- 1995-09-26 EP EP95115115A patent/EP0708574A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0708574A2 (en) | 1996-04-24 |
| EP0708574A3 (en) | 1998-09-09 |
| IT1275646B1 (it) | 1997-10-17 |
| ITMI942140A0 (it) | 1994-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1623302B (zh) | 具有集成以太网交换机接口的atm端口模块 | |
| US5999528A (en) | Communications system for receiving and transmitting data cells | |
| EP0700229B1 (en) | Connectionless communications system, test method, and intra-station control system | |
| JP4602794B2 (ja) | Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム | |
| CN101834664B (zh) | 一种sdh多域综合测试装置及测试方法 | |
| CA2098358C (en) | Optical switch for fast cell-switching networks | |
| JPH10150446A (ja) | Ａｔｍ交換システム | |
| CN1111981C (zh) | 具有基于atm连接方案的移动通信系统 | |
| US6760327B1 (en) | Rate adjustable backplane and method for a telecommunications node | |
| EP0772371B1 (en) | Verification of network transporter in networking environments | |
| US6628657B1 (en) | Method and system for transporting synchronous and asynchronous traffic on a bus of a telecommunications node | |
| US6778529B1 (en) | Synchronous switch and method for a telecommunications node | |
| US6175567B1 (en) | Method and system for multiplexing/demultiplexing asynchronous transfer mode interprocessor communication (ATM IPC) cell in exchange | |
| KR100243415B1 (ko) | 프레임 릴레이 망 연동용 에이티엠 스위치 정합장치 | |
| JPH07221762A (ja) | パケット処理方法および通信インターフェイス装置 | |
| ITMI942140A1 (it) | Dispositivo e metodo per il collegamento di un personal computer ad una rete di tipo atm | |
| KR20010060481A (ko) | 에이티엠-피오엔 시스템의 광망유니트 기능 처리장치 | |
| JP2005516476A (ja) | 可変ビットレートリアルタイムサービス用のａｔｍアダプテーションレイヤ２の実装方法 | |
| KR0185859B1 (ko) | 에이에이엘 타입 1에서의 고정비트율 데이터 처리장치에 있어서 구조적 데이터 전달방법 | |
| KR0185866B1 (ko) | 에이에이엘 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법 | |
| ITMI951607A1 (it) | Dispositivo e metodo per l'implementazione di funzioni di protocollo del livello di adattamento atm (aal) in una rete | |
| KR0185861B1 (ko) | 에이에이엘 타입 1에서의 구조적 데이터 전달을 위한 포인터 발생장치 및 그 발생방법 | |
| KR100705569B1 (ko) | 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한신호 경로 검증 장치 및 그 방법 | |
| US7224694B2 (en) | Apparatus for and method of generating pointers for transfer of structured data in AAL1 | |
| KR100470331B1 (ko) | Ａａｌ０와 ａａｌ１ ｓａｒ 계층에서 셀 송신 스케쥴링장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted | ||
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19971020 |