CN101529581A - 具有改进的体到栅极对准的沟槽fet - Google Patents

具有改进的体到栅极对准的沟槽fet Download PDF

Info

Publication number
CN101529581A
CN101529581A CNA2007800395926A CN200780039592A CN101529581A CN 101529581 A CN101529581 A CN 101529581A CN A2007800395926 A CNA2007800395926 A CN A2007800395926A CN 200780039592 A CN200780039592 A CN 200780039592A CN 101529581 A CN101529581 A CN 101529581A
Authority
CN
China
Prior art keywords
groove
body region
dielectric layer
recessed
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800395926A
Other languages
English (en)
Other versions
CN101529581B (zh
Inventor
内森·L·克拉夫特
阿肖克·沙拉
史蒂文·P·萨普
哈姆扎·耶尔马兹
丹尼尔·卡拉菲特
帝恩·E·普罗布斯特
罗德尼·S·里德利
托马斯·E·格雷布斯
克里斯托弗·B·科康
约瑟夫·A·叶季纳科
加里·M·多尔尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101529581A publication Critical patent/CN101529581A/zh
Application granted granted Critical
Publication of CN101529581B publication Critical patent/CN101529581B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

如下形成场效应晶体管。在第一导电类型的半导体区域中形成沟槽。用一种或多种材料部分地填充每个沟槽。执行双通角度注入以通过半导体区域的上部表面和未被一种或多种材料覆盖的上部沟槽侧壁将第二导电类型的杂质注入到半导体区域中。执行高温处理以将注入的杂质更深地推进到台地区域中从而在相邻沟槽之间形成第二导电类型的体区域。之后在每个体区域中形成第一导电类型的源极区域。

Description

具有改进的体到栅极对准的沟槽FET
相关申请的交叉参考
本申请是2004年12月29日提交的第11/026,276号美国申请的部分继续，其要求2003年12月30日提交的第60/533,790号美国临时申请的权益，通过引证的方式将这两项申请整体结合于此。
技术领域
本发明大体上涉及半导体功率器件技术，更具体地，涉及具有改进的体到栅极对准的沟槽栅极场效应晶体管。
背景技术
在传统的沟槽栅极场效应晶体管(FET)中，体区域到栅极电极底部的对准影响了晶体管沟道长度并因此影响了导通电阻RDS(on)和栅极-漏极电荷QGD。如果体区域延伸得太深，则RDS(on)增加且QGD降低。如果体区域太浅，则QGD增加且RDS(on)降低。不幸的是，该对准服从于由于多个因素的多个较大变化，多个因素包括在外延层中形成的体区域和外延层两者的掺杂浓度的变化、体推进(drive-in)过程、以及沟槽凹入。在诸如屏蔽的栅极FET的更复杂的结构中，诸如屏蔽电极凹入和电极间电介质(即，使屏蔽和栅极电极彼此绝缘的电介质层)厚度的附加因素可导致更大的变化。该大变化表现为数据单表上较高的最高价格并限制了产品的可销售性。
因此，需要一种提供沟槽FET中体区域到栅极电极底部对准的严格控制技术。
发明内容
根据本发明的一个实施例，场效应晶体管按照如下形成。在第一导电类型的半导体区域中形成沟槽。用一种或多种材料部分地填充每个沟槽。执行双通角度注入以通过半导体区域的上部表面和未被一种或多种材料覆盖的上部沟槽侧壁将第二导电类型的杂质注入到半导体区域中。执行高温处理以将注入的杂质更深地推进到台地区域从而在相邻沟槽之间形成第二导电类型的体区域。之后在每个体区域中形成第一导电类型的源极区域。
在一个实施例中，体区域在沟槽附近比在相邻沟槽之间的台地区域中部中延伸得深。
在另一个实施例中，通过用电介质材料填充沟槽来部分地填充沟槽，并且之后使电介质材料凹入到每个沟槽中的第一深度处。
在另一个实施例中，在双通角度注入之后，电介质材料被进一步凹入，其中电介质材料的剩余部分在每个沟槽的底部部分中形成厚底部电介质。
在另一个实施例中，高温处理是用于形成为每个沟槽的侧壁加衬的栅极电介质层的过程。
在另一个实施例中，形成为每个沟槽的侧壁加衬的栅极电介质层，并且高温处理包括体推进过程。
在另一个实施例中，形成为每个沟槽的侧壁加衬的栅极电介质层。之后在每个沟槽中形成栅极电极。在体区域中形成第一导电类型的源极区域。在体区域中形成第二导电类型的重体区域使得重体区域具有比体区域高的掺杂浓度。
在另一个实施例中，如下部分地填充沟槽。用屏蔽电极填充每个沟槽的底部部分，其中屏蔽电极与半导体区域绝缘。用电介质材料填充每个沟槽的剩余部分。之后电介质材料被凹入到每个沟槽中的第一深度处。
在另一个实施例中，在双通角度注入之后，电介质材料被进一步凹入从而电介质材料的剩余部分在每个沟槽中的屏蔽电极之上形成电极间电介质层。
在另一个实施例中，形成为每个沟槽的下部侧壁加衬的屏蔽电介质层，其中屏蔽电介质层使每个沟槽中的屏蔽电极与半导体区域绝缘。形成为每个沟槽的上部侧壁加衬的栅极电介质层。栅极电介质层比屏蔽电介质层薄。在每个沟槽的上部部分形成栅极电极，其中每个栅极电极与其下面的屏蔽电极绝缘。在与沟槽相邻的体区域中形成第一导电类型的源极区域。在体区域中形成第二导电类型的重体区域，其中重体区域具有比体区域高的掺杂浓度。
在另一个实施例中，如下部分地填充沟槽。形成为每个沟槽的底部和侧壁加衬的屏蔽电介质层。用导电材料填充每个沟槽。之后使导电材料凹入到每个沟槽中的第一深度处。
在另一个实施例中，在双通角度注入之后，导电材料被进一步凹入到每个沟槽中从而每个导电材料的剩余部分在每个沟槽中形成屏蔽电极。
在另一个实施例中，在双通角度注入之前，使屏蔽电介质层未被凹入的导电材料覆盖的部分变薄。
在另一个实施例中，形成为每个沟槽的上部侧壁加衬的栅极电介质层，其中栅极电介质层比屏蔽电介质层薄。在每个沟槽的上部部分形成栅极电极使得每个栅极电极与其下面的屏蔽电极绝缘。在与沟槽相邻的体区域中形成第一导电类型的源极区域。在体区域中形成第二导电类型的重体区域。重体区域具有比体区域高的掺杂浓度。
下面的详细描述和附图提供了对本发明本质和优点的更好理解。
附图说明
图1A-1F示出了根据本发明一个实施例的在一个过程的不同阶段看到的简化截面图，该过程用于形成具有改进的体到栅极对准的沟槽栅极FET；
图2A到2F示出了根据本发明一个实施例的在一个过程的不同阶段看到的简化截面图，该过程用于形成具有改进的体到栅极对准的屏蔽的栅极FET；以及
图3A到3E示出了根据本发明另一个实施例的在另一个过程的不同阶段看到的简化截面图，该另一个过程用于形成具有改进的体到栅极对准的屏蔽的栅极FET。
具体实施方式
根据本发明的实施例，形成具有体区域和栅极电极底部之间基本上改进的对准的沟槽场效应器件。在一个实施例中，如下示出了一种方法，该方法用于形成沟槽FET的体区域，其基本上最小化了体区域深度上的变化。用一个或多个材料部分地填充延伸到第一导电类型的半导体区域中的沟槽。之后执行双通角度注入以将第二导电类型的杂质通过未被一个或多个材料覆盖的上部沟槽侧壁和半导体区域的上部表面注入到半导体区域中。之后执行高温处理(其可以是用于形成栅极电介质或快速热退火或体推进的过程)以将注入的杂质更深地推进到半导体区域中，从而在相邻沟槽之间形成体区域。
由于通过沟槽的上部侧壁(以及半导体区域的顶部表面)注入体杂质，因此相比于传统方法(在传统方法中，所有体杂质通过半导体区域的顶部表面进入到半导体区域中)，所注入的大量杂质进入到半导体区域中更深的位置处。因此，注入的杂质不需要如传统方法中的那么多的被推进。这显著地减小了体推进需要，最小化了体区域的深度的变化。该技术有利地实现在沟槽栅极FET中，如通过图1A-1F描述的处理序列示例出的，并且实现在屏蔽的栅极FET中，如通过图2A-2F和3A-3F描述的处理序列示例出的。下面详细描述这些示例性实施例。
图1A-1F示出了根据本发明一个实施例的在一个过程的不同阶段看到的简化截面图，该过程用于形成具有改进的体到栅极对准的沟槽栅极FET。在图1A中，沟槽112形成在n-型半导体区域114中。在一个实施例中，半导体区域114包括高掺杂的n-型衬底(如图1F中示出的区域142)和在该衬底之上延伸的低掺杂的n-型外延层，以及根据设计和性能目的可以终止于外延层或衬底中的沟槽112。使用传统方法(例如氧化物沉积)用电介质材料116A(例如包括氧化物)填充沟槽112。电介质材料116A可以在相邻沟槽112之间的台地(mesa)区域之上延伸。在该公开中，“台地区域”用于指半导体区域在相邻沟槽之间延伸的部分。
在图1B中，执行第一电介质凹入以使用(例如)诸如湿蚀刻的定时电介质蚀刻使电介质材料116A在沟槽112中凹入一个预定的深度。电介质材料116B凹入的深度是在还没有形成的体区域底部和台地区域的顶部表面118之间的。在图1C中，不使用模具的有效区域中的掩模，执行双通角度注入120，从而如所示的，p-型杂质通过台地区域的顶部表面118和暴露的上部沟槽侧壁两者而被注入到台地区域。凹入的电介质材料116B阻止注入的杂质通过下部沟槽侧壁进入台地区域。因此P-型区域132A形成在半导体区域114的上部部分中。由于通过暴露的上部沟槽侧壁的角度注入，比起沿台地区域的中部，p-型区域132A沿沟槽侧壁延伸得更深。注入剂量和能量部分地取决于目标阈值电压和推进过程。在其中使用很少推进过程的一个实施例中，使用较低的注入剂量(例如1×1012cm-3到1×1012cm-3的范围)和较高的注入能量(例如50keV到500KeV的范围)。
在图1D中，使用例如与在第一电介质蚀刻中使用的相似的定时湿电介质蚀刻，将电介质材料116B凹入到其最终深度。因此在沟槽112的底部部分中形成厚的底部电介质116C。在图1E中使用已知技术(例如栅极氧化)形成为沟槽侧壁加衬并在暴露的台地表面之上延伸的栅极电介质层138(例如包括氧化物)。之后执行体推进以将注入的杂质推进得更深，从而形成体区域132B。如所见，由于角度注入体区域132B具有凸起的中部轮廓。在一个实施例中，用于形成栅极电介质的相同高温处理用于将体杂质推进得更深，并且因此不需要单独的体推进过程。可选地，仅执行快速热处理来激活注入的杂质而不显著地推进它们。
该两步电介质蚀刻和中间双通角度体注入提供了许多优势。因为通过沟槽的上部侧壁注入了体杂质，因此，相比于传统方法(在传统方法中，所有的体杂质都通过顶部台地表面进入到台地区域)，注入的大量杂质进入更深位置的台地区域。因此，注入的杂质不需要被推进到如传统方法那么深。这显著地减少了体推进要求，其最小化体区域深度上的变化。因此在体深度和栅极电极的底部之间获得更好的对准。在该对准上的严格控制使得能够使用改进导通状态电阻RDS(on)和栅极-漏极电荷QGD的较短的沟道长度。在一个实施例中，第一电介质蚀刻使电介质材料116A凹入到体区域的最终目标深度和中部之间的一个深度。在另一个实施例中，通过确保利用第一次电介质凹入获得最终凹入深度的显著的量(例如大于50％)来最小化体推进。
在图1F中，使用已知技术来形成在沟槽112中凹入的栅极电极140(例如包括掺杂的多晶硅)。使用传统技术在体区域132B中形成高掺杂n-型源极区域146和p-型重体区域148。使用已知方法来形成与源极区域146和重体区域148接触的顶侧互连层152(例如包括金属)和电介质拱顶150(例如包括BPSG)。在其他实施例中，电介质材料150形成为具有这样的顶部表面，该顶部表面基本上与台地区域的顶部表面共面，或相对于台地区域的顶部表面稍微凹入，使得互连层152基本上平坦。
通过使用形成体区域中的相似技术，可以在屏蔽的栅极FET中实现与上述那些相似的优点。在屏蔽的栅极结构中，屏蔽电极或电极间电介质(IED)可以用来获得体区域和栅极电极底部之间改进的对准。图2A-2F根据本发明的一个实施例描述了其中使用IED来获得改进的体到栅极对准的示例性过程序列。
在图2A中，使用传统硅蚀刻技术在半导体区域214中形成沟槽212。如在之前的实施例中，半导体区域214可以包括高掺杂n-型衬底(如图2F中示出的区域242)和在该衬底之上延伸的低掺杂n-型外延层。沟槽212根据设计和性能目标可以终止于外延层或衬底中。使用传统技术形成为沟槽侧壁和底部加衬并在台地区域之上延伸的屏蔽电介质层222(例如包括氧化物)。使用已知方法来形成填充每个沟槽212的下部部分的屏蔽电极236(例如包括多晶硅)。使用传统方法(例如氧化物沉积)形成电介质材料216A(例如包括氧化物)以填充沟槽112。如所示，电介质材料216A可以在沟槽212之间的台地区域之上延伸。在一个实施例中，在形成电介质材料216A之前，屏蔽电介质层222的暴露部分被移除。可选地，在形成电介质材料216A之前，将屏蔽电介质层222的暴露部分变薄使得电介质的薄层沿上部沟槽侧壁以及在台地表面之上保留，使得通过电介质的薄层执行之后的双通注入(图2C)。
在图2B中，执行第一电介质凹入以使用(例如)诸如湿蚀刻的定时电介质蚀刻来将电介质材料216A和屏蔽电介质222凹入到沟槽212中的第一深度处。电介质材料216A凹入的深度处于还没有形成的体区域底部和半导体区域214的顶部表面218之间。在图2C中，没有使用模具的有效区域中的掩模，执行双通角度注入220从而如所示的p-型杂质通过台地区域的顶部表面218和暴露的上部沟槽侧壁被注入到台地区域。因此P-型区域232A形成在半导体区域214的上部部分中。作为到暴露的上部沟槽侧壁的角度注入的结果，p-型区域232A沿沟槽侧壁延伸的深度比在沿台地区域中部延伸的深度深。
在图2D中，使用例如类似于在第一次电介质蚀刻中使用的定时湿电介质蚀刻使电介质层216B和屏蔽电极222第二次凹入，到达最终深度。因此在每个屏蔽电极224之上形成电极间电介质216C。在图2E中，使用已知技术(例如栅极氧化)来形成为上部沟槽侧壁加衬并且在暴露的台地表面之上延伸的栅极电介质层238(例如包括氧化物)。之后执行体推进以更深地推进注入的杂质，从而形成体区域232B。如可见的，由于角度注入，体区域232B具有凸起的中部轮廓。在一个实施例中，形成栅极电介质所使用的相同高温处理用于在体区域中更深地推进杂质，并且因此不需要单独的体推进过程。可选地，仅执行快速热处理来激活注入的杂质而不显著地推进它们。
该两步电介质蚀刻和中间角度体注入在屏蔽的栅极结构中是非常有利的，这是因为屏蔽电极和电极间电介质(在之前的实施例中没有出现)导致栅极电极底部和体区域之间对准的更大变化。改善的对准使得沟道长度的显著变短，其依次基本上改善了导通状态电阻RDS(on)和栅极-漏极电荷QGD。在一个实施例中，第一电介质蚀刻将电介质材料216A凹入到体区域的中部和最终目标深度之间的一个深度。在另一个实施例中，利用第一电介质凹入来获得最终电介质凹入深度的显著量(例如大于50％)。
在图2F中，使用已知技术形成凹入到每个沟槽212中的栅极电极236(例如包括掺杂多晶硅)。使用传统技术在体区域232B中形成高掺杂n-型源极区域246和p-型重体区域248。使用已知方法来形成与源极区域246和重体区域248相接触的顶侧互联层252(例如包括金属)和电介质拱顶(例如包括BPSG)。在其他实施例中，电介质材料250形成为具有基本上与台地区域的顶部表面共面的顶部表面或相对于台地区域的顶部表面轻微凹入的顶部表面，使得互联层252基本上平坦。
图3A-3F根据本发明的另一个实施例描绘了其中屏蔽电极用于获得改进的体到栅极对准的示例性过程序列。在图3A中，使用传统的硅蚀刻技术在半导体区域214中形成沟槽312。如在之前的实施例中，半导体区域314可以包括高掺杂n-型衬底和在该衬底之上延伸的低掺杂n-型外延层。沟槽312可以终止于外延层或衬底中。使用传统技术来形成为沟槽侧壁和底部加衬且在台地区域之上延伸的屏蔽电介质层322A。使用已知方法形成填充沟槽312的导电材料336A(例如包括多晶硅)。
在图3B中，使用已知技术执行第一屏蔽电极凹入以使导电材料336A凹入到沟槽312中的第一深度处。第一深度可以处于还未形成的体区域底部和台地区域的顶部表面318之间。将屏蔽电介质层322A的暴露部分预先变薄用于随后的体注入。在图3C中，没有使用模具的有效区域中的掩模，执行双通角度注入320从而p-型杂质通过台地区域的顶部表面318和未被凹入的导电材料336B覆盖的上部沟槽侧壁被注入到台地区域。因此形成P-型区域332A。作为通过上部沟槽侧壁的角度注入的结果，p-型区域332A沿沟槽侧壁延伸的深度比在台地区域中部延伸的深度深。
在图3D中，导电材料336B被进一步凹入到其最终深度。屏蔽电介质层的变薄的部分322B在导电材料336B凹入时阻止台地区域的凹入。在导电材料凹入到其最终深度之后，移除屏蔽电介质层的暴露部分。之后使用已知技术或上述参考申请中披露的多种技术之一在每个屏蔽电极224之上形成电极间电介质316。在图3E中，使用已知技术(例如栅极氧化)来形成为上部沟槽侧壁加衬且在台地表面之上延伸的栅极电介质层338(例如包括氧化物)。
之后执行体区域推进过程以更深地推进所注入的杂质从而形成体区域332B。如可见的，体区域332B由于角度注入而具有抬高的中部轮廓。在一个实施例中，用于形成栅极电介质的相同高温处理用于将杂质在体中推进得更深，并因此不需要独立的体推进过程。可选地，仅执行快速热处理来激活注入的杂质而不显著地推进它们。
随后的用于完成该结构的处理步骤与结合图2F在上面描述的那些步骤相似，因此不再重复。该实施例的优点与上面描述的图3A-3F实施例的优点相似。
虽然在上面描述并示出了一定数量的具体实施例，但本发明的实施例并不限于此。例如，虽然在n-沟道FET中实现了根据本发明实施例的技术，但该技术也可以通过仅改变各个区域的导电类型而实现在p-沟道FET中。此外，虽然该技术在MOSFET中实现，但是它们也可以仅通过对上述实施例使用相反的导电类型衬底而在IGBT中实现。此外，虽然上述各实施例在传统的硅中实现，但这些实施例和它们明显的变形也可以在金刚砂、砷化镓、氮化镓、金刚石或其他半导体材料中实现。另外，在不背离本发明范围的情况下，本发明的一个或多个实施例的特征可以有利地与上述参考申请中披露的一个或多个实施例的特征结合以获得装置性能和物理特性的进一步改进。
因此，本发明的范围不应参照上述的说明确定，而是应该参照所附权利要求以及其等价物的全部范围来确定。

Claims (44)

1.一种形成场效应晶体管的方法，包括：
在第一导电类型的半导体区域中形成沟槽；
用一种或多种材料部分地填充每个沟槽；
执行双通角度注入，以通过所述半导体区域的上部表面以及通过未被所述一种或多种材料覆盖的上部沟槽侧壁，将第二导电类型的杂质注入到所述半导体区域中，
执行高温处理以将注入的杂质更深地推进到台地区域中，从而在相邻沟槽之间形成所述第二导电类型的体区域；以及
在每个体区域中形成所述第一导电类型的源极区域。
2.根据权利要求1所述的方法，其中，所述体区域在所述沟槽附近比在相邻沟槽之间的所述台地区域的中部延伸得深。
3.根据权利要求1所述的方法，其中，所述部分地填充所述沟槽的步骤包括：
用电介质材料填充所述沟槽；以及
执行第一电介质凹入以使所述电介质材料凹入到每个沟槽中的第一深度处。
4.根据权利要求3所述的方法，还包括：
在所述双通角度注入之后，执行第二电介质凹入以使所述电介质材料进一步凹入，其中在所述第二电介质凹入之后所述电介质材料的剩余部分在每个沟槽的底部部分中形成厚的底部电介质。
5.根据权利要求4所述的方法，其中，所述高温处理包括形成为每个沟槽的侧壁加衬的栅极电介质层。
6.根据权利要求4所述的方法，还包括形成为每个沟槽的侧壁加衬的栅极电介质层，其中所述高温处理包括体推进处理。
7.根据权利要求4所述的方法，还包括：
形成为每个沟槽的侧壁加衬的栅极电介质层；
在每个沟槽中形成栅极电极；
在所述体区域中形成所述第一导电类型的源极区域；以及
在所述体区域中形成所述第二导电类型的重体区域，所述重体区域具有比所述体区域高的掺杂浓度。
8.根据权利要求1所述的方法，其中，所述部分地填充所述沟槽的步骤包括：
用屏蔽电极填充每个沟槽的底部部分，所述屏蔽电极与所述半导体区域绝缘；
用电介质材料填充每个沟槽的剩余部分；
执行第一电介质凹入以使所述电介质材料凹入到每个沟槽中的第一深度处。
9.根据权利要求8所述的方法，还包括：
在所述双通角度注入之后，执行第二电介质凹入，以使所述电介质材料进一步凹入，其中在所述第二电介质凹入之后所述电介质材料的剩余部分在每个沟槽中的所述屏蔽电极之上形成电极间电介质层。
10.根据权利要求9所述的方法，其中所述高温处理包括形成为每个沟槽的上部侧壁加衬的栅极电介质层。
11.根据权利要求9所述的方法，还包括形成为每个沟槽的上部侧壁加衬的栅极电介质层，其中所述高温处理包括体推进处理。
12.根据权利要求9所述的方法，还包括：
形成为每个沟槽的下部侧壁加衬的屏蔽电介质层，所述屏蔽电介质层使每个沟槽中的所述屏蔽电极与所述半导体区域绝缘；
形成为每个沟槽的上部侧壁加衬的栅极电介质层，所述栅极电介质层比所述屏蔽电介质层薄；
在每个沟槽的上部部分中形成栅极电极，每个栅极电极均与其下面的屏蔽电极绝缘；
在与所述沟槽相邻的体区域中形成所述第一导电类型的源极区域；以及
在所述体区域中形成所述第二导电类型的重体区域，所述重体区域具有比所述体区域高的掺杂浓度。
13.根据权利要求1所述的方法，其中，所述部分地填充所述沟槽的步骤包括：
形成为每个沟槽的底部和侧壁加衬的屏蔽电介质层；
用导电材料填充每个沟槽；以及
使所述导电材料凹入到每个沟槽中的第一深度处。
14.根据权利要求13所述的方法，还包括：
在所述双通角度注入之后，使所述导电材料进一步凹入到每个沟槽中，每个导电材料的剩余部分在每个沟槽中形成屏蔽电极。
15.根据权利要求14所述的方法，还包括：
在执行所述双通角度注入之前，使所述屏蔽电介质层的未被凹入的所述导电材料覆盖的部分变薄。
16.根据权利要求14所述的方法，其中，所述高温处理包括形成为每个沟槽的上部侧壁加衬的栅极电介质层。
17.根据权利要求14所述的方法，还包括形成为每个沟槽的上部侧壁加衬的栅极电介质层，其中所述高温处理包括体推进处理。
18.根据权利要求14所述的方法，还包括：
形成为每个沟槽的上部侧壁加衬的栅极电介质层，所述栅极电介质层比所述屏蔽电介质层薄；
在每个沟槽的上部部分中形成栅极电极，每个栅极电极均与其下面的屏蔽电极绝缘；
在相邻于所述沟槽的体区域中形成所述第一导电类型的源极区域；以及
在所述体区域中形成所述第二导电类型的重体区域，所述重体区域具有比所述体区域高的掺杂浓度。
19.一种形成场效应晶体管的方法，包括：
在第一导电类型的半导体区域中形成沟槽；
用电介质材料填充所述沟槽；
使所述电介质材料凹入到每个沟槽中的第一深度处；
执行双通角度注入，以通过未被凹入的所述电介质材料覆盖的上部沟槽侧壁，将第二导电类型的杂质注入到相邻沟槽之间的台地区域；
在所述双通角度注入之后，使凹入的所述电介质材料进一步凹入；以及
执行高温处理以将注入的所述杂质更深地推进到所述台地区域中，从而在所述半导体区域中形成所述第二导电类型的体区域。
20.根据权利要求19所述的方法，其中，在所述第二电介质凹入之后所述电介质材料的剩余部分在每个沟槽的底部部分中形成厚的底部电介质。
21.根据权利要求19所述的方法，其中，所述高温处理包括形成为每个沟槽的侧壁加衬的栅极电介质层。
22.根据权利要求19所述的方法，还包括形成为每个沟槽的侧壁加衬的栅极电介质层，其中所述高温处理包括体推进处理。
23.根据权利要求19所述的方法，还包括：
形成为每个沟槽的侧壁加衬的栅极电介质层；以及
在每个沟槽中形成栅极电极。
24.根据权利要求19所述的方法，还包括：
在所述体区域中形成所述第一导电类型的源极区域；
在所述体区域中形成所述第二导电类型的重体区域，所述重体区域具有比所述体区域高的掺杂浓度。
25.根据权利要求19所述的方法，其中，所述体区域在所述沟槽附近比在相邻沟槽之间的所述台地区域的中部延伸得深。
26.根据权利要求19所述的方法，其中，所述半导体包括衬底和在所述衬底之上延伸的外延层，所述外延层具有比所述衬底低的掺杂浓度，所述沟槽延伸至且终止于所述外延层中。
27.一种形成屏蔽的栅极场效应晶体管的方法，包括：
在第一导电类型的半导体区域中形成沟槽；
用屏蔽电极填充每个沟槽的底部部分，所述屏蔽电极与所述半导体区域绝缘；
用电介质材料填充每个沟槽的剩余部分；
使所述电介质材料凹入到每个沟槽中的第一深度处；
执行双通角度注入，以通过未被凹入的所述电介质材料覆盖的上部沟槽侧壁，将第二导电类型的杂质注入到相邻沟槽之间的台地区域中；
在所述双通角度注入之后，使凹入的所述电介质材料进一步凹入；以及
执行高温处理以将注入的所述杂质更深地推进到所述台地区域中，从而在所述半导体区域中形成所述第二导电类型的体区域。
28.根据权利要求27所述的方法，其中，在所述两个凹入步骤之后所述电介质材料的剩余部分在每个沟槽中的所述屏蔽电极之上形成电极间电介质层。
29.根据权利要求27所述的方法，其中，所述高温处理包括形成为每个沟槽的上部侧壁加衬的栅极电介质层。
30.根据权利要求27所述的方法，还包括形成为每个沟槽的上部侧壁加衬的栅极电介质层，其中所述高温处理包括体推进处理。
31.根据权利要求27所述的方法，还包括：
形成为每个沟槽的下部侧壁加衬的屏蔽电介质层，所述屏蔽电介质层将每个沟槽中的所述屏蔽电极与所述半导体区域绝缘；
形成为每个沟槽的上部侧壁加衬的栅极电介质层，所述栅极电介质层比所述屏蔽电介质层薄；以及
在每个沟槽的上部部分中形成每个沟槽中的栅极电极，每个栅极电极均与其下面的屏蔽电极绝缘。
32.根据权利要求27所述的方法，还包括：
在与所述沟槽相邻的体区域中形成所述第一导电类型的源极区域；
在所述体区域中形成所述第二导电类型的重体区域，所述重体区域具有比所述体区域高的掺杂浓度。
33.根据权利要求27所述的方法，其中，所述体区域在所述沟槽附近比在相邻沟槽之间的所述台地区域的中部延伸得深。
34.根据权利要求27所述的方法，其中，所述半导体包括衬底和在所述衬底之上延伸的外延层，所述外延层具有比所述衬底低的掺杂浓度，所述沟槽延伸至并终止于所述外延层中。
35.根据权利要求27所述的方法，其中，所述半导体包括衬底和在所述衬底之上延伸的外延层，所述外延层具有比所述衬底低的掺杂浓度，所述沟槽延伸通过所述外延层并终止于所述衬底中。
36.一种形成屏蔽的栅极场效应晶体管的方法，包括：
在第一导电类型的半导体区域中形成沟槽；
形成为每个沟槽的底部和侧壁加衬的屏蔽电介质层；
用导电材料填充每个沟槽；
使所述导电材料凹入到每个沟槽中的第一深度处；
执行双通角度注入，以通过未被凹入的所述导电材料覆盖的上部沟槽侧壁，将第二导电类型的杂质注入到相邻沟槽之间的台地区域中；
在所述双通角度注入之后，使所述导电材料进一步凹入到每个沟槽中，每个导电材料的剩余部分在每个沟槽中形成屏蔽电极；以及
执行高温处理以将注入的所述杂质更深地推进到所述台地区域中，从而在所述半导体区域中形成所述第二导电类型的体区域。
37.根据权利要求36所述的方法，还包括：
在执行所述双通角度注入之前，使所述屏蔽电介质层未被凹入的所述导电材料覆盖的部分变薄。
38.根据权利要求36所述的方法，其中，所述高温处理包括形成为每个沟槽的上部侧壁加衬的栅极电介质层。
39.根据权利要求36所述的方法，还包括形成为每个沟槽的上部侧壁加衬的栅极电介质层，其中所述高温处理包括体推进处理。
40.根据权利要求36所述的方法，还包括：
形成为每个沟槽的上部侧壁加衬的栅极电介质层，所述栅极电介质层比所述屏蔽电介质层薄；以及
在每个沟槽的上部部分中形成每个沟槽中的栅极电极，每个栅极电极均与其下面的屏蔽电极绝缘。
41.根据权利要求36所述的方法，还包括：
在与所述沟槽相邻的体区域中形成所述第一导电类型的源极区域；
在所述体区域中形成所述第二导电类型的重体区域，所述重体区域具有比所述体区域高的掺杂浓度。
42.根据权利要求36所述的方法，其中，所述体区域在所述沟槽附近比在相邻沟槽之间的所述台地区域的中部延伸得深。
43.根据权利要求36所述的方法，其中，所述半导体包括衬底和在所述衬底之上延伸的外延层，所述外延层具有比所述衬底低的掺杂浓度，所述沟槽延伸至并终止于所述外延层中。
44.根据权利要求36所述的方法，其中，所述半导体包括衬底和在所述衬底之上延伸的外延层，所述外延层具有比所述衬底低的掺杂浓度，所述沟槽延伸通过所述外延层并终止于所述衬底中。
CN2007800395926A 2006-10-23 2007-10-16 具有改进的体到栅极对准的沟槽fet Expired - Fee Related CN101529581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/551,992 2006-10-23
US11/551,992 US7416948B2 (en) 2003-12-30 2006-10-23 Trench FET with improved body to gate alignment
PCT/US2007/081554 WO2008147437A1 (en) 2006-10-23 2007-10-16 Trench fet with improved body to gate alignment

Publications (2)

Publication Number Publication Date
CN101529581A true CN101529581A (zh) 2009-09-09
CN101529581B CN101529581B (zh) 2013-02-13

Family

ID=37911470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800395926A Expired - Fee Related CN101529581B (zh) 2006-10-23 2007-10-16 具有改进的体到栅极对准的沟槽fet

Country Status (7)

Country Link
US (1) US7416948B2 (zh)
KR (1) KR101389412B1 (zh)
CN (1) CN101529581B (zh)
AT (1) AT506507A2 (zh)
DE (1) DE112007002488T5 (zh)
TW (1) TWI438846B (zh)
WO (1) WO2008147437A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013067888A1 (zh) * 2011-11-08 2013-05-16 无锡华润上华半导体有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
CN103620749A (zh) * 2011-05-06 2014-03-05 克里公司 具有低源极电阻的场效应晶体管器件
CN113594043A (zh) * 2021-09-28 2021-11-02 杭州芯迈半导体技术有限公司 沟槽型mosfet器件及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393749B2 (en) 2005-06-10 2008-07-01 Fairchild Semiconductor Corporation Charge balance field effect transistor
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US7544571B2 (en) * 2006-09-20 2009-06-09 Fairchild Semiconductor Corporation Trench gate FET with self-aligned features
KR100879733B1 (ko) * 2007-06-26 2009-01-20 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
ATE515064T1 (de) 2007-10-29 2011-07-15 Nxp Bv Graben-gate-mosfet und verfahren zu dessen herstellung
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP7465123B2 (ja) 2020-03-12 2024-04-10 株式会社東芝 半導体装置
JP7417499B2 (ja) * 2020-09-14 2024-01-18 株式会社東芝 半導体装置の製造方法及び半導体装置
US20220208995A1 (en) 2020-12-30 2022-06-30 Stmicroelectronics S.R.L. Split-gate trench mos transistor with self-alignment of gate and body regions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9512089D0 (en) 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
KR19980014820A (ko) * 1996-08-16 1998-05-25 김광호 트랜치 게이트형 모스 전계효과 트랜지스터 및 그 제조방법
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
US6316806B1 (en) * 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
JP4699692B2 (ja) * 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
DE102004024661B4 (de) * 2004-05-18 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines Trenchtransistors
JP4976658B2 (ja) * 2005-04-05 2012-07-18 セイコーインスツル株式会社 半導体装置の製造方法
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620749A (zh) * 2011-05-06 2014-03-05 克里公司 具有低源极电阻的场效应晶体管器件
CN103620749B (zh) * 2011-05-06 2017-07-14 克里公司 具有低源极电阻的场效应晶体管器件
WO2013067888A1 (zh) * 2011-11-08 2013-05-16 无锡华润上华半导体有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
CN113594043A (zh) * 2021-09-28 2021-11-02 杭州芯迈半导体技术有限公司 沟槽型mosfet器件及其制造方法

Also Published As

Publication number Publication date
CN101529581B (zh) 2013-02-13
TW200832565A (en) 2008-08-01
TWI438846B (zh) 2014-05-21
KR20090078816A (ko) 2009-07-20
KR101389412B1 (ko) 2014-04-25
DE112007002488T5 (de) 2009-09-10
US7416948B2 (en) 2008-08-26
US20070082441A1 (en) 2007-04-12
AT506507A2 (de) 2009-09-15
WO2008147437A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
CN101529581B (zh) 具有改进的体到栅极对准的沟槽fet
US7767524B2 (en) Method and structure for forming a shielded gate field effect transistor
US8101484B2 (en) Method of forming a FET having ultra-low on-resistance and low gate charge
US8319278B1 (en) Power device structures and methods using empty space zones
TWI524521B (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體 及其製造方法
US20130224919A1 (en) Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance
JP2011512677A (ja) 半導体素子構造及び関連プロセス
CN101490847A (zh) 平面分离栅极高性能金属氧化物半导体场效应晶体管结构及制造方法
WO2006127914A2 (en) Trench-gate field effect transistors and methods of forming the same
WO2004061975A1 (en) Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US20040142523A1 (en) Method of forming vertical mosfet with ultra-low on-resistance and low gate charge
CN101536165B (zh) 具有自对准特征的沟槽栅极fet
CN103367444A (zh) 顶部漏极横向扩散金属氧化物半导体
CN101385151B (zh) 具有自偏压电极的横向功率器件
CN104701368B (zh) 射频ldmos器件及其制造方法
CN115458591A (zh) 一种具有低导通电阻和低开关损耗的sic半导体功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130213

Termination date: 20211016