CN101527564A - 非整数分频器及其方法 - Google Patents

非整数分频器及其方法 Download PDF

Info

Publication number
CN101527564A
CN101527564A CN200810082092A CN200810082092A CN101527564A CN 101527564 A CN101527564 A CN 101527564A CN 200810082092 A CN200810082092 A CN 200810082092A CN 200810082092 A CN200810082092 A CN 200810082092A CN 101527564 A CN101527564 A CN 101527564A
Authority
CN
China
Prior art keywords
signal
clock
phase
coupled
phase place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810082092A
Other languages
English (en)
Other versions
CN101527564B (zh
Inventor
管继孔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN2008100820927A priority Critical patent/CN101527564B/zh
Publication of CN101527564A publication Critical patent/CN101527564A/zh
Application granted granted Critical
Publication of CN101527564B publication Critical patent/CN101527564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种非整数分频器，其包含：一多相时钟产生器，用来产生对应一输入讯号的多个不同相位的时钟讯号；一第一相位选择单元，依据一第一相位选择讯号自该多个时钟讯号中择一输出为一第一时钟讯号；一第二相位选择单元，依据一第二相位选择讯号自该多个时钟讯号中择一输出为一第二时钟讯号；一无突波多工器，用来选择性输出该第一、第二时钟讯号的其中之一；一控制电路，依据一除数设定产生该第一、第二相位选择讯号，并控制该无突波多工器切换该第一、第二时钟讯号的时序；以及一计数器，用来依据该无突波多工器的输出产生一分频讯号。

Description

非整数分频器及其方法
技术领域
本发明涉及分频电路的技术，特别是涉及采用相位吞噬技术的非整数分频器及其方法。
背景技术
分频电路的应用范围相当广泛，例如频率合成器、锁相回路、通讯装置等等，都需要利用分频电路来产生具有适当频率的讯号。现有的分频电路多半设计用来进行整数分频的运作。然而，整数分频电路的实际应用范围有其局限性。例如，当系统需要对一特定讯号进行非整数分频时，便难以利用整数分频器来达到所需的目的。
发明内容
有鉴于此，本发明的目的之一在于提供非整数分频器及其相关方法，以解决上述问题。
本发明的实施例中提供了一种非整数分频器，其包含有：一多相时钟产生器，用来产生对应一输入讯号的多个不同相位的时钟讯号；一第一相位选择单元，耦接于该多相时钟产生器，用来依据一第一相位选择讯号选择该多个时钟讯号的其中之一以作为一第一时钟讯号；一第二相位选择单元，耦接于该多相时钟产生器，用来依据一第二相位选择讯号选择该多个时钟讯号的其中之一以作为一第二时钟讯号；一无突波多工器，耦接于该第一、第二相位选择单元，用来选择性输出该第一、第二时钟讯号的其中之一；一控制电路，耦接于该第一、第二相位选择单元与该无突波多工器，用来依据一除数设定产生该第一、第二相位选择讯号，并控制该无突波多工器切换该第一、第二时钟讯号的时序；以及一计数器，耦接于该无突波多工器，用来依据该无突波多工器的输出产生一分频讯号。
本发明的实施例还提供一种非整数分频方法，其包含有：(a)产生对应一输入讯号的多个不同相位的时钟讯号；(b)依据一第一相位选择讯号选择该多个时钟讯号的其中之一以作为一第一时钟讯号；(c)依据一第二相位选择讯号选择该多个时钟讯号的其中之一以作为一第二时钟讯号；(d)选择性输出该第一、第二时钟讯号的其中之一；(e)依据一除数设定产生该第一、第二相位选择讯号，并控制步骤(d)切换该第一、第二时钟讯号的时序；以及(f)依据步骤(d)的输出产生一分频讯号。
附图说明
图1为本发明的非整数分频器的一实施例简化后的方块图。
图2为图1中的多相时钟产生器所产生的多个不同相位的时钟讯号的一实施例的示意图。
图3为图1中的控制电路的一实施例的方块图。
图4为图1中的无突波多工器的一实施例的方块图。
图5为图1中的无突波多工器由一第一时钟讯号切换至一第二时钟讯号的一实施例的时序图。
图6为图1中的无突波多工器由一第一时钟讯号切换至一第二时钟讯号的另一实施例的时序图。
附图符号说明
100                   非整数分频器
110                   多相时钟产生器
120、130              相位选择单元
140                   无突波多工器
150                   计数器
160                   控制电路
310                   决定单元
312                   计算单元
314、324              延迟级
320                   工作时钟产生器
322                   D型触发器
330、340、350、360    缓冲级
410                   同步单元
420、430              控制逻辑
440、450              门控单元
460                   逻辑单元
500、600              时序图
512、524、614、624    负缘
522、612、622         正缘
具体实施方式
请参考图1，其所绘示为本发明一实施例的非整数分频器(fraction-Nfrequency divider)100简化后的方块图。非整数分频器100用来依据一除数设定Di对一输入讯号Si进行非整数分频，以产生一分频讯号CKOUT。如图所示，非整数分频器100包含有一多相时钟产生器110、一第一相位选择单元120、一第二相位选择单元130、一无突波多工器(glitch-freemultiplexer)140、一计数器150、以及一控制电路160。多相时钟产生器110用来产生对应该输入讯号Si的多个不同相位的时钟讯号CKP0-CKPn-1，如图2所示。多相时钟产生器110所产生的该多个时钟讯号CKP0-CKPn-1的频率皆与该输入讯号Si相同。接着，该多个时钟讯号CKP0-CKPn-1会平行输入第一及第二相位选择单元120及130。实作上，多相时钟产生器110可用一多相锁相回路(multi-phase PLL)或一延迟锁定回路(DLL)等电路来实现，而第一相位选择单元120与第二相位选择单元130则皆可用一多工器来实现。
在非整数分频器100中，控制电路160用来依据一除数设定Di产生(或调整)一第一相位选择讯号PN1与一第二相位选择讯号PN2，以控制第一、第二相位选择单元120及130的运作。进一步而言，第一相位选择单元120会依据该第一相位选择讯号PN1选择并输出该多个时钟讯号CKP0-CKPn-1的其中之一，以作为一第一时钟讯号CK1，而第二相位选择单元130则会依据该第二相位选择讯号PN2选择并输出该多个时钟讯号CKP0-CKPn-1的其中之一，以作为一第二时钟讯号CK2。无突波多工器140则会接收该第一、第二时钟讯号CK1及CK2，并依据控制电路160的指示来选择性输出该第一、第二时钟讯号CK1及CK2的其中之一，以提供一无突波时钟讯号(glitch-freeclock)GFCK。接着，计数器150会依据该无突波时钟讯号GFCK产生一分频讯号CKOUT。
在运作上，控制电路160会依据该除数设定Di交替地(alternately)调整该第一、第二相位选择讯号PN1及PN2，以轮流改变该第一、第二相位选择单元120及130两者的输出讯号(亦即该第一、第二时钟讯号CK1及CK2)的相位。无突波多工器140则会依据控制电路160的控制，交替地于该第一、第二时钟讯号CK1及CK2两者间进行切换。控制电路160会控制无突波多工器140切换该第一、第二时钟讯号CK1及CK2的时序，以避免无突波多工器140所输出的无突波时钟讯号GFCK中出现不该有的突波(glitch)。在本实施例中，控制电路160会在无突波多工器140完成切换时钟讯号的动作后，才调整未被选择的时钟讯号的相位。举例而言，当无突波多工器140由该第一时钟讯号CK1切换至该第二时钟讯号CK2后，控制电路160才会调整该第一相位选择讯号PN1，以控制第一相位选择单元120改变该第一时钟讯号CK1的相位。在第一相位选择单元120改变该第一时钟讯号CK1的相位的过程中，由于无突波多工器140的输出为该第二时钟讯号CK2，故即使该第一时钟讯号CK1在相位调整的过程中有突波产生，对无突波多工器140当时的输出也不会有任何影响。
请参考图3，其所绘示为本发明的控制电路160的一实施例的方块图。本实施例的控制电路160包含一决定单元310、一工作时钟产生器320、一第一缓冲级(buffering stage)330、一第二缓冲级340、一第三缓冲级350、以及一第四缓冲级360。决定单元310会依据该除数设定Di产生对应于一目标相位Pt的一相位选择讯号Pnext，并依据前次输出的相位选择讯号所对应的一相位与该目标相位Pt间的相位关系来产生一判断讯号Neg0。在本例中，决定单元310包含有一计算单元312以及一第一延迟级(delay)314。第一延迟级314用来施加一第一延迟量子计数器150所输出的分频讯号CKOUT。计算单元312则会依据该除数设定Di计算出无突波多工器140下一次切换时应选择的目标相位Pt，并判断该目标相位Pt与该无突波时钟讯号GFCK目前的相位Pcurrent两者间的关系。在本实施例中，若该目标相位Pt领先该无突波时钟讯号GFCK目前的相位Pcurrent，则计算单元312会将该判断讯号Neg0设为逻辑1；反之，若该目标相位Pt落后或相同于该无突波时钟讯号GFCK目前的相位Pcurrent，则计算单元312会将该判断讯号Neg0设为逻辑0。计算单元312会于第一延迟级314的输出讯号的一预定边缘(例如正缘)触发时，输出该判断讯号Neg0以及用来指示该目标相位Pt的相位选择讯号Pnext。
工作时钟产生器320用来依据计数器150所输出的分频讯号CKOUT，产生不同相位的一第一工作时钟W1与一第二工作时钟W2。在本实施例中，工作时钟产生器320利用一D型触发器(D-type flip-flop，DFF)322搭配一第二延迟级324来实现。如图3所示，D型触发器322的时钟输入端耦接于第二延迟级324的输出，其非反相数据输出端(non-inverted dataoutput)耦接于第一缓冲级330，而其反相数据输出端(inverted dataoutput)则耦接于其数据输入端与第二缓冲级340。第二延迟级324用来施加一第二延迟量子计数器150所输出的该分频讯号CKOUT，其中该第二延迟量大于第一延迟级314所提供的该第一延迟量。D型触发器322则会依据第二延迟级324的输出讯号来产生互为反相的第一工作时钟W1与第二工作时钟W2。
如图3所示，第一缓冲级330与第二缓冲级340两者皆耦接于决定单元310与工作时钟产生器320。第一缓冲级330与第二缓冲级340都会接收决定单元310所输出的相位选择讯号Pnext，但第一缓冲级330于该第一工作时钟W1的一预定边缘(例如正缘)触发时输出该相位选择讯号Pnext以作为该第一相位选择讯号PN1，而第二缓冲级340则于该第二工作时钟W2的一预定边缘(例如正缘)触发时输出该相位选择讯号Pnext以作为该第二相位选择讯号PN2。实作上，该第一、第二相位选择讯号PN1与PN2可能包含多个位，故第一缓冲级330与第二缓冲级340两者可用多个串接的触发器(例如图3所示的D型触发器)来实现。
在控制电路160中，第三缓冲级350用来接收该第二工作时钟W2，并于该分频讯号CKOUT的一预定边缘(例如正缘)触发时，输出该第二工作时钟W2以作为一选择讯号Sel。第四缓冲级360则用来接收该判断讯号Neg0，并于该分频讯号CKOUT的该预定边缘触发时，输出该判断讯号Neg0以作为一相位关系讯号Neg。本实施例的控制电路160即利用该选择讯号Sel与该相位关系讯号Neg，来控制无突波多工器140切换该第一、第二时钟讯号CK1及CK2的时序。在本实施例中，当该选择讯号Sel为逻辑0时，代表无突波多工器140需切换至该第一时钟讯号CK1；而当该选择讯号Sel为逻辑1时，则代表无突波多工器140需切换至该第二时钟讯号CK2。实作上，第三缓冲级350与第四缓冲级360皆可用一触发器(如图3所示的D型触发器)来实现。如图3所示，由于D型触发器322的反相数据输出端耦接于其数据输入端，故该选择讯号Sel会交替地于逻辑0与逻辑1两者间进行切换。
请参考图4，其为本发明的无突波多工器140的一实施例的方块图。在本例中，无突波多工器140包含有一同步单元410、一第一控制逻辑420、一第二控制逻辑430、一第一门控单元(gating unit)440、一第二门控单元450、以及一逻辑单元(logic unit)460。同步单元410用来将该选择讯号Sel及该相位关系讯号Neg两者与该无突波时钟讯号GFCK进行同步，以输出一同步后的选择讯号Seld与一同步后的相位关系讯号Negd。同步单元410可于该无突波时钟讯号GFCK的一特定边缘(例如正缘)触发时，将所收到的选择讯号Sel及相位关系讯号Neg输出成为同步后的选择讯号Seld与同步后的相位关系讯号Negd。实作上，可利用触发器来实现同步单元410的功能。在本实施例中，若该同步后的选择讯号Seld为逻辑1，代表无突波多工器140需由该第一时钟讯号CK1切换至该第二时钟讯号CK2；反的，若该同步后的选择讯号Seld为逻辑0，则代表无突波多工器140需由该第二时钟讯号CK2切换至该第一时钟讯号CK1。
接着，第一控制逻辑420与第二控制逻辑430会依据该同步后的选择讯号Seld与该同步后的相位关系讯号Negd，来分别控制第一门控单元440与第二门控单元450的运作。第一门控单元440会接收该第一时钟讯号CK1与第一控制逻辑420所产生的一第一门控讯号GE1，并于该第一门控讯号GE1致能时输出该第一时钟讯号CK1。当该第一门控讯号GE1处于禁能电平(在本实施例中为逻辑0电平)时，第一门控单元440会门除(gate off)该第一时钟讯号CK1，使其输出处于一预设逻辑电平(在本实施例中为逻辑0电平)。第二门控单元450则用来接收该第二时钟讯号CK2与第二控制逻辑430产生的一第二门控讯号GE2，并于该第二门控讯号GE2致能时输出该第二时钟讯号CK2。与第一门控单元440类似，当该第二门控讯号GE2处于禁能电平时，第二门控单元450会门除该第二时钟讯号CK2，使其输出处于该预设逻辑电平。实作上，第一门控单元440与第二门控单元450皆可用一与门(AND gate)来实现。至于逻辑单元460则用来对该第一、第二门控单元440及450两者的输出进行一预定逻辑运算，以产生该无突波时钟讯号GFCK。在本实施例中，该预定逻辑运算为一或运算(OR operation)，故可用一或门(OR gate)来实现逻辑单元460的功能。
进一步而言，无突波多工器140切换该第一时钟讯号CK1与该第二时钟讯号CK2的时序，取决于当时该第一时钟讯号CK1与该第二时钟讯号CK2两者相位的相对关系。如前所述，由于该同步后的相位关系讯号Negd依据该相位关系讯号Neg产生，故该第一时钟讯号CK1与该第二时钟讯号CK2两者当时的相位相对关系，可由该相位关系讯号Neg或该同步后的相位关系讯号Negd得知。假设无突波多工器140原先所选择的时钟讯号称为原时钟讯号，而该同步后的选择讯号Seld所指示的时钟讯号称为新时钟讯号。在本实施例中，若该同步后的相位关系讯号Negd为逻辑0，代表新时钟讯号的相位落后或等同于原时钟讯号的相位；反之，若该同步后的相位关系讯号Negd为逻辑1，则代表新时钟讯号的相位领先原时钟讯号的相位。依据该同步后的相位关系讯号Negd的值，无突波多工器140会有两种不同的时钟切换时序。
为方便说明起见，在此假设该同步后的选择讯号Seld为逻辑1，亦即控制电路160指示无突波多工器140需由该第一时钟讯号CK1切换至该第二时钟讯号CK2。以下将结合图5及图6来分别说明无突波多工器140的两种不同时钟切换模式。
图5所绘示为该第二时钟讯号CK2的相位落后或同时于该第一时钟讯号CK1时，无突波多工器140由该第一时钟讯号CK1切换至该第二时钟讯号CK2的一实施例的时序图500。在本例中，该同步后的相位关系讯号Negd为逻辑0。因此，当第一控制逻辑420收到该同步后的选择讯号Seld(在本例中为逻辑1)后，会在该第一时钟讯号CK1的一负缘512触发时，将该第一门控讯号GE1切换至禁能电平(亦即逻辑0电平)，并将一第二指示讯号IN2切换至一预设电平(在本例中为逻辑0电平)。如前所述，当该第一门控讯号GE1切换至逻辑0电平后，第一门控单元440的输出会处于逻辑0电平。
另一方面，第二控制逻辑430则会于该第二时钟讯号CK2的一正缘522触发时，接收该第二指示讯号IN2。由于该第二指示讯号IN2此时已被第一控制逻辑420切换至逻辑0电平，故第二控制逻辑430接着会在该第二时钟讯号CK2的一负缘524触发时，将该第二门控讯号GE2切换至逻辑1电平。当该第二门控讯号GE2被切换至逻辑1电平后，第二门控单元450便会开始输出该第二时钟讯号CK2至逻辑单元460，以完成本次的时钟切换动作。
图6则是该第二时钟讯号CK2的相位领先该第一时钟讯号CK1时，无突波多工器140由该第一时钟讯号CK1切换至该第二时钟讯号CK2的一实施例的时序图600。由于该同步后的相位关系讯号Negd于本例中为逻辑1，故当第一控制逻辑420收到该同步后的选择讯号Seld(在本例中为逻辑1)后，会在该第一时钟讯号CK1的一正缘612触发时，将该第二指示讯号IN2切换至逻辑0电平，并于该第一时钟讯号CK1的一负缘614触发时，将该第一门控讯号GE1切换至逻辑0电平。同样地，当该第一门控讯号GE1切换至逻辑0电平后，第一门控单元440的输出会处于逻辑0电平。
另一方面，第二控制逻辑430则会于该第二时钟讯号CK2的一正缘622触发时，接收该第二指示讯号IN2。由于该第二指示讯号IN2此时已被被第一控制逻辑420切换至逻辑0电平，故第二控制逻辑430接着会在该第二时钟讯号CK2的一负缘624触发时，将该第二门控讯号GE2切换至逻辑1电平。当该第二门控讯号GE2被切换至逻辑1电平后，第二门控单元450便会开始输出该第二时钟讯号CK2至逻辑单元460，以完成时钟切换的动作。
由时序图500与600可以发现，该第一时钟讯号CK1或该第二时钟讯号CK2中的某些讯号相位，在前述的时钟切换过程中会被无突波多工器140「吞噬」(swallow)掉而不会出现在该无突波时钟讯号GFCK中。因此，就某一角度而言，前述的非整数分频器100是利用「相位吞噬」的技术来对该输入讯号Si进行非整数分频。另外，由时序图500与600亦可发现无突波多工器140所输出的无突波时钟讯号GFCK中相当于少了一个周期的时钟触发。这点可藉由将非整数分频器100的除数设定Di减1的方式来加以补偿。利用这样的技术手段，便能让新时钟信号可以领先原时钟信号最多达半周期，使得非整数分频器100的使用能够不受时钟相位的限制。例如，假设多相时钟产生器110产生P个不同相位的时钟讯号，则前述的非整数分频器100所支持的除数的非整数部分，将涵盖-P/2到P/2-1之间的范围，足敷大多数应用的所需。
请注意，在前述图3的工作时钟产生器320中，第二延迟级324是耦接于D型触发器322的时钟输入端。此仅为一实施例，而非局限本发明的实际应用方式。实作上，亦可将第二延迟级324改置于D型触发器322的非反相数据输出端，并于D型触发器322的反相数据输出端设置与第二延迟级324实质上相同的另一延迟级，以达到同样的时序控制效果。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (13)

1.一种非整数分频器，其包含有：
一多相时钟产生器，用来产生对应一输入讯号的多个不同相位的时钟讯号；
一第一相位选择单元，耦接于该多相时钟产生器，用来依据一第一相位选择讯号选择该多个时钟讯号的其中之一以作为一第一时钟讯号；
一第二相位选择单元，耦接于该多相时钟产生器，用来依据一第二相位选择讯号选择该多个时钟讯号的其中之一以作为一第二时钟讯号；
一无突波多工器，耦接于该第一、第二相位选择单元，用来选择性输出该第一、第二时钟讯号的其中之一，以提供一无突波时钟讯号；
一控制电路，耦接于该第一、第二相位选择单元与该无突波多工器，用来依据一除数设定产生该第一、第二相位选择讯号，并控制该无突波多工器切换该第一、第二时钟讯号的时序；以及
一计数器，耦接于该无突波多工器，用来依据该无突波时钟讯号产生一分频讯号。
2.如权利要求1所述的非整数分频器，其中该无突波多工器包含有：
一第一控制逻辑，用来依据一第一指示讯号、该第一时钟讯号与该控制电路的控制，产生一第一门控讯号与一第二指示讯号；
一第二控制逻辑，耦接于该第一控制逻辑，用来依据该第二指示讯号、该第二时钟讯号与该控制电路的控制，产生一第二门控讯号与该第一指示讯号；
一第一门控单元，耦接于该第一控制逻辑，用来接收该第一时钟讯号与该第一门控讯号，并于该第一门控讯号致能时输出该第一时钟讯号；
一第二门控单元，耦接于该第二控制逻辑，用来接收该第二时钟讯号与该第二门控讯号，并于该第二门控讯号致能时输出该第二时钟讯号；以及
一逻辑单元，耦接于该第一、第二门控单元，用来依据该第一、第二门控单元的输出产生该无突波时钟讯号。
3.如权利要求1所述的非整数分频器，其中该控制电路包含有：
一决定单元，耦接于该计数器，用来依据该除数设定产生对应于一目标相位的一相位选择讯号，并依据前次输出的相位选择讯号所对应的一相位与该目标相位间的相位关系来产生一判断讯号；
一工作时钟产生器，耦接于该计数器，用来依据该分频讯号产生不同相位的一第一工作时钟与一第二工作时钟；
一第一缓冲级，耦接于该决定单元与该工作时钟产生器，用来接收该相位选择讯号，并于该第一工作时钟的一预定边缘触发时输出该相位选择讯号以作为该第一相位选择讯号；
一第二缓冲级，耦接于该决定单元与该工作时钟产生器，用来接收该相位选择讯号，并于该第二工作时钟的一预定边缘触发时输出该相位选择讯号以作为该第二相位选择讯号；
一第三缓冲级，耦接于该工作时钟产生器与该计数器，用来接收该第二工作时钟，并于该分频讯号的一预定边缘触发时输出该第二工作时钟以作为一选择讯号；以及
一第四缓冲级，耦接于该决定单元与该计数器，用来接收该判断讯号，并于该分频讯号的一预定边缘触发时输出该判断讯号以作为一相位关系讯号；
其中该无突波多工器依据该选择讯号与该相位关系讯号来决定该第一、第二时钟讯号的切换时序。
4.如权利要求3所述的非整数分频器，其中该无突波多工器包含有：
一同步单元，用来将该选择讯号及该相位关系讯号两者与该无突波时钟讯号进行同步，以输出一同步后的选择讯号与一同步后的相位关系讯号；
一第一控制逻辑，耦接于该同步单元，用来依据一第一指示讯号、该第一时钟讯号、该同步后的选择讯号与该同步后的相位关系讯号，产生一第一门控讯号与一第二指示讯号；
一第二控制逻辑，耦接于该同步单元与该第一控制逻辑，用来依据该第二指示讯号、该第二时钟讯号、该同步后的选择讯号与该同步后的相位关系讯号，产生一第二门控讯号与该第一指示讯号；
一第一门控单元，耦接于该第一控制逻辑，用来接收该第一时钟讯号与该第一门控讯号，并于该第一门控讯号致能时输出该第一时钟讯号；
一第二门控单元，耦接于该第二控制逻辑，用来接收该第二时钟讯号与该第二门控讯号，并于该第二门控讯号致能时输出该第二时钟讯号；以及
一逻辑单元，耦接于该第一、第二门控单元，用来依据该第一、第二门控单元的输出产生该无突波时钟讯号。
5.如权利要求3所述的非整数分频器，其中该工作时钟产生器包含有：
一延迟级，用来延迟该分频讯号；以及
一触发器，其时钟输入端耦接于该延迟单元的输出、其反相数据输出端耦接于其数据输入端与该第二缓冲级、而其非反相数据输出端则耦接于该第一缓冲级。
6.如权利要求3所述的非整数分频器，其中该工作时钟产生器包含有：
一触发器，其时钟输入端耦接于该分频讯号、其反相数据输出端耦接于其数据输入端与该第二缓冲级、而其非反相数据输出端则耦接于该第一缓冲级；
一第一延迟级，耦接于该触发器的非反相数据输出端；以及
一第二延迟级，耦接于该触发器的反相数据输出端。
7.如权利要求3所述的非整数分频器，其中该第一或第二缓冲级包含有多个串接的触发器。
8.如权利要求3所述的非整数分频器，其中该第三缓冲级包含有一触发器，其时钟输入端耦接于该分频讯号、其数据输入端耦接于该第二工作时钟。
9.如权利要求3所述的非整数分频器，其中该第四缓冲级包含有一触发器，其时钟输入端耦接于该分频讯号、其数据输入端耦接于该判断讯号。
10.一种非整数分频方法，其包含有：
(a)产生对应一输入讯号的多个不同相位的时钟讯号；
(b)依据一第一相位选择讯号选择该多个时钟讯号的其中之一以作为一第一时钟讯号；
(c)依据一第二相位选择讯号选择该多个时钟讯号的其中之一以作为一第二时钟讯号；
(d)选择性输出该第一、第二时钟讯号的其中之一，以提供一无突波时钟讯号；
(e)依据一除数设定产生该第一、第二相位选择讯号，并控制步骤(d)切换该第一、第二时钟讯号的时序；以及
(f)依据该无突波时钟讯号产生一分频讯号。
11.如权利要求10所述的方法，其中当该无突波时钟讯号由该第一时钟讯号切换至该第二时钟讯号后，步骤(e)才会调整该第一相位选择讯号。
12.如权利要求10所述的方法，其中步骤(e)包含有：
依据该除数设定产生对应于一目标相位的一相位选择讯号；
依据前次输出的相位选择讯号所对应的一相位与该目标相位间的相位关系产生一判断讯号；
依据该分频讯号产生不同相位的一第一工作时钟与一第二工作时钟；
接收该相位选择讯号，并于该第一工作时钟的一预定边缘触发时输出该相位选择讯号以作为该第一相位选择讯号；
接收该相位选择讯号，并于该第二工作时钟的一预定边缘触发时输出该相位选择讯号以作为该第二相位选择讯号；
接收该第二工作时钟，并于该分频讯号的一预定边缘触发时输出该第二工作时钟以作为一选择讯号；以及
接收该相位关系，并于该分频讯号的一预定边缘触发时输出该相位关系以作为一相位关系讯号；
其中步骤(d)依据该选择讯号与该相位关系讯号来决定该第一、第二时钟讯号的切换时序。
13.如权利要求12所述的方法，其中步骤(d)包含有：
(d1)将该选择讯号及该相位关系讯号两者与该无突波时钟讯号进行同步，以产生一同步后的选择讯号与一同步后的相位关系讯号；
(d2)依据一第二指示讯号、该第一时钟讯号、该同步后的选择讯号与该同步后的相位关系讯号，产生一第一门控讯号与一第一指示讯号；
(d3)依据该第一指示讯号、该第一时钟讯号、该同步后的选择讯号与该同步后的相位关系讯号，产生一第二门控讯号与该第二指示讯号；
(d4)接收该第一时钟讯号与该第一门控讯号，并于该第一门控讯号致能时输出该第一时钟讯号；
(d5)接收该第二时钟讯号与该第二门控讯号，并于该第二门控讯号致能时输出该第二时钟讯号；以及
(d6)对该第一、第二门控单元的输出进行一预定逻辑运算，以产生该无突波时钟讯号。
CN2008100820927A 2008-03-06 2008-03-06 非整数分频器及其方法 Active CN101527564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100820927A CN101527564B (zh) 2008-03-06 2008-03-06 非整数分频器及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100820927A CN101527564B (zh) 2008-03-06 2008-03-06 非整数分频器及其方法

Publications (2)

Publication Number Publication Date
CN101527564A true CN101527564A (zh) 2009-09-09
CN101527564B CN101527564B (zh) 2012-07-18

Family

ID=41095288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100820927A Active CN101527564B (zh) 2008-03-06 2008-03-06 非整数分频器及其方法

Country Status (1)

Country Link
CN (1) CN101527564B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386938A (zh) * 2010-09-02 2012-03-21 瑞昱半导体股份有限公司 一种通讯系统的接收装置
US9008206B2 (en) 2010-08-27 2015-04-14 Realtek Semiconductor Corp. Receiving apparatus with a single set of channels for processing plural sets of in-phase and quadrature phase signals
CN105676943B (zh) * 2015-12-31 2018-08-17 广州中大微电子有限公司 一种SoC芯片中I/Q解调时钟电路
CN111198835A (zh) * 2018-11-16 2020-05-26 瑞昱半导体股份有限公司 时钟产生装置及时钟产生方法
CN111313893A (zh) * 2020-02-28 2020-06-19 深圳市紫光同创电子有限公司 分频器和电子设备
CN115267327A (zh) * 2022-07-25 2022-11-01 青岛艾诺智能仪器有限公司 一种同步跟踪的谐波测量装置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157694A (en) * 1998-12-09 2000-12-05 Lucent Technologies, Inc. Fractional frequency divider
US6611573B2 (en) * 2001-08-14 2003-08-26 Sun Microsystems, Inc. Non-integer division of frequency
CN1996762A (zh) * 2005-12-26 2007-07-11 中兴通讯股份有限公司 一种分数分频器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9008206B2 (en) 2010-08-27 2015-04-14 Realtek Semiconductor Corp. Receiving apparatus with a single set of channels for processing plural sets of in-phase and quadrature phase signals
CN102386938A (zh) * 2010-09-02 2012-03-21 瑞昱半导体股份有限公司 一种通讯系统的接收装置
CN102386938B (zh) * 2010-09-02 2014-03-05 瑞昱半导体股份有限公司 一种通讯系统的接收装置
CN105676943B (zh) * 2015-12-31 2018-08-17 广州中大微电子有限公司 一种SoC芯片中I/Q解调时钟电路
CN111198835A (zh) * 2018-11-16 2020-05-26 瑞昱半导体股份有限公司 时钟产生装置及时钟产生方法
CN111198835B (zh) * 2018-11-16 2021-07-30 瑞昱半导体股份有限公司 时钟产生装置及时钟产生方法
CN111313893A (zh) * 2020-02-28 2020-06-19 深圳市紫光同创电子有限公司 分频器和电子设备
CN111313893B (zh) * 2020-02-28 2023-03-10 深圳市紫光同创电子有限公司 分频器和电子设备
CN115267327A (zh) * 2022-07-25 2022-11-01 青岛艾诺智能仪器有限公司 一种同步跟踪的谐波测量装置及方法
CN115267327B (zh) * 2022-07-25 2023-04-11 青岛艾诺智能仪器有限公司 一种同步跟踪的谐波测量装置及方法

Also Published As

Publication number Publication date
CN101527564B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
US7777534B2 (en) Fraction-N frequency divider and method thereof
CN101527564B (zh) 非整数分频器及其方法
US8305119B2 (en) Clock generation circuit
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
US7994828B2 (en) Frequency divider, frequency dividing method thereof, and phase locked loop utilizing the frequency divider
CN103869124B (zh) 具有交织采样功能的数字示波器及其工作方法
CN201663588U (zh) 一种实现多相位时钟分数分频的装置
KR100533915B1 (ko) 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법
CN103197728A (zh) 不同时钟域无毛刺时钟切换电路的实现方法及电路
US7236040B2 (en) Method and apparatus for generating multiphase clocks
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
EP2718780A1 (en) Apparatus for glitchless clock divider with fast clock change and method thereof
CN102832932A (zh) 分频器及分频方法
US6316982B1 (en) Digital clock with controllable phase skew
CN113037251B (zh) 一种时钟管理装置、时钟分频模块以及片上系统
JPS63211919A (ja) クロツク発生回路
US20030090303A1 (en) Frequency divider
JP2013046268A (ja) クロック分周装置
JP4434277B2 (ja) クロック生成回路およびその使用方法
US11437985B1 (en) Duty cycle correction circuit
JP3508762B2 (ja) 分周回路
CN100376081C (zh) 可共用计数器的延迟锁定回路及相关方法
CN110867199B (zh) 同步镜延迟电路和同步镜延迟操作方法
CN114337661B (zh) 基于pll电路的小数分频和动态移相系统
CN100381968C (zh) 系统时钟脉冲切换装置以及切换其频率的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant