CN101516033A - 错误更正电路与方法 - Google Patents

错误更正电路与方法 Download PDF

Info

Publication number
CN101516033A
CN101516033A CNA2008100807782A CN200810080778A CN101516033A CN 101516033 A CN101516033 A CN 101516033A CN A2008100807782 A CNA2008100807782 A CN A2008100807782A CN 200810080778 A CN200810080778 A CN 200810080778A CN 101516033 A CN101516033 A CN 101516033A
Authority
CN
China
Prior art keywords
decoding
signal
error correction
error
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100807782A
Other languages
English (en)
Inventor
林佐柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CNA2008100807782A priority Critical patent/CN101516033A/zh
Publication of CN101516033A publication Critical patent/CN101516033A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明揭露一种错误更正电路与方法，其应用于显示端口接口(DisplayPort)的接收端，利用ANSI10B/8B解码器在解码过程中发生解码错误时，主动去调整物理层的设定以及利用修正单元做数据修复处理，以提高输入数据的可靠度。

Description

错误更正电路与方法
技术领域
本发明涉及一种错误更正电路与方法，其应用于显示端口接口的接收端，以提高输入数据的可靠度。
背景技术
显示端口接口(DisplayPort)是由视频电子标准协会(video electronicsstandard association，VESA)所推广的新一代数字高速影音传输接口，包含一条主链路(main link)、一条辅助通道(auxiliary channel)以及一条热插拔检测(hot plug detect，HPD)信号线。主链路是一个高频宽、低延迟、单向的等时性(isochronous)串流传输接口，由1至4条数据传输通道(lane)所组成，以提供数字视频与音频同时串流传输的功能，每一条数据传输通道支持二种通道传输率(link rate)Flink：1.6或2.7Gbps，因此显示端口接口最多可达10.8Gbps的传输速率。
显示端口的发送端(transmitter)利用类似于快捷外围控制器接口(peripheral controller interface express，PCI-EXPRES S)的方式，将影像和声音的数据加载在高速的通道传输时钟(具有上述的通道传输率Flink)上，且利用美国国家标准局(American National Standards Institute，ANSI)8B/10B编码器(encoder)将原始的8比特(bit)数据信号以及控制信号编码为10比特直流平衡(dc-balanced)信号。逆向地，显示端口的接收端利用解码器以还原8比特数据信号和控制信号，但是，在通道品质不佳的情况下，可能导致接收到的信号有误(例如0变成1，或1变成0)，而无法在解码阶段找到正确的对应原始值，因而有可能让后面的数据信号无法正确被判读。
图1是在主链路上传输的主视频数据流封包(main video stream datapacking)的一个例子。参考图1，主链路100包含4条数据传输通道L0～L3，在每一条数据传输通道中，每一空白结束(blanking end)信号BE之后都是一个视频数据区的开始，而视频数据区结束之后再紧接着空白起始(blanking start)信号BS。至于在空白起始信号BS与空白结束信号BE之间则填入VB-ID信号、视频时间戳(time stamp)Mvid 7:0、音频时间戳Maud 7:0、甚至是音频数据。如果错误发生在视频数据区，可能会导致画面有错误的像素(pixel)值产生。甚至，当错误发生在空白起始信号BS、空白结束信号BE、或VB-ID信号等控制信号时，将可能导致接收端无法正确地形成水平同步信号(horizontal synchronization)、或垂直同步信号(verticalsynchronization)等重要的影像控制信号。为解决上述问题，因此提出本发明。
发明内容
有鉴于上述问题，本发明目的之一是提供一种错误更正电路，利用ANSI10B/8B解码器在解码过程中发生解码错误时，主动去调整物理层(physical layer，PHY)的设定以及利用数字逻辑方式做数据更正处理，以提高输入数据的可靠度。
为实现上述目的，本发明的错误更正电路被应用在一数字视频接口的接收端，用来在解码阶段进行错误更正处理，包含：至少一组转换电路以及一微处理器。每一组转换电路包含：一均衡器，接收一差分信号，用以放大该差分信号并产生一放大信号；一时钟追踪式数据恢复电路，接收该放大信号，用以产生一恢复数据；一串行至并行转换器，接收该恢复数据，用以执行串行至并行转换，并产生一并行数据；以及一解码器，接收该并行数据，用以产生一解码数据、一解码控制信号以及一解码错误信号的至少其中之一。微处理器则接收该解码错误信号，在一段预设时间内，若该解码错误信号的解码错误数目大于一临界值时，调整该均衡器以及该时钟追踪式数据恢复电路的至少其中之一。
本发明另一个目的是提供一种错误更正方法，应用在一数字视频接口的接收端，用来在解码阶段进行错误更正处理，该方法包含以下步骤：一判断步骤，在一段预设时间内，判断一解码错误信号的解码错误数目是否大于一临界值；以及一调整步骤，当该解码错误的数目大于一临界值时，调整一设定值，以设定一物理层。
本发明再一个目的是提供一种错误更正方法，应用在一数字视频接口的接收端，用来在解码阶段进行错误更正处理，该方法包含以下步骤：一判断步骤，在一段预设时间内，判断一解码错误信号的解码错误数目是否大于一临界值；以及一修正步骤，当该解码错误的数目大于该临界值时，根据该解码错误信号以修正一个或多个相对应的信号。
现在配合下列附图、实施例的详细说明及权利要求书，将上述及本发明的其他目的与优点详述于后。
附图说明
图1是在主链路上传输的主视频数据流封包的一个例子。
图2显示本发明错误更正电路的一实施例的框架示意图。
图3是调整均衡器的强度以改善解码错误状况的流程图。
图4显示一解码控制信号、一解码错误信号、一修正解码控制信号的时序图。
图5显示一原始解码数据、一解码错误信号、一修正解码数据的时序图。
图6是本发明错误更正方法的流程图。
【主要元件符号说明】
100主链路        200错误更正电路
210转换电路      211均衡器
212时钟追踪式数据恢复电路
213串行至并行转换器
214ANSI10B/8B解码器
250修正单元      260微处理器
具体实施方式
图2显示本发明错误更正电路的一实施例的框架示意图。
参考第2图，本发明错误更正电路200被应用在显示端口接口的接收端，包含一均衡器(equalizer)211、一时钟追踪式数据恢复电路(clock datarecovery，CDR)212、一串行至并行转换器(serial to parallel converter)213、一ANSI10B/8B解码器214、一修正单元250以及一微处理器(microprocessor，MCU)260。
转换电路210被设置在主链路其中的一个数据传输通道L0(当主链路有四个数据传输通道时，就需设置四组转换电路210)，均衡器211根据一增益(gain)值g将一差分(differential)信号放大之后，以产生一放大信号。时钟追踪式数据恢复电路212包含一锁相回路(phase-locked loop circuit，PLL)(图中未示出)，且根据一电荷泵电流值来设定该锁相回路的时钟频率。时钟追踪式数据恢复电路212接收并追踪该放大信号，以产生一恢复数据，串行至并行转换器213再将该恢复数据由串行格式(format)转换成并行格式，而产生10比特的并行数据。在接收端利用ANSI 10B/8B解码器(decoder)214再将上述的10比特直流平衡信号还原成原始的8比特数据信号和控制信号。ANSI10B/8B解码器214接收该10比特并行数据并解码之后，产生一解码错误信号DE0、一解码数据Dd0以及一解码控制信号CS0。
其中，该解码数据Dd0以及该解码控制信号CS0皆为8比特。当解码数据Dd0或解码控制信号CS0的某个比特组在传输过程有遭到破坏而无法正确解码时，ANSI10B/8B解码器214就会产生相对应的解码错误信号DE0(例如在正常解码时，解码错误信号DE0为低电压电平，而解码错误时，解码错误信号DE0即变成高电压电平)。
当解码错误(解码错误信号DE0为高电压电平)很频繁发生(即在一段预设时间内，解码错误数目NDE超出一临界值)时，微处理器260可以通过调整物理层的设定(例如：利用改变增益值来调整均衡器211的强度，或是改变电荷泵电流值来调整时钟追踪式数据恢复电路212的追踪能力或时钟频率)，以解决频繁发生的解码错误。以下，以数据传输通道L0的转换电路210为例，根据图2与图3说明如何调整均衡器的强度，以改善解码错误频繁发生的状况。
步骤S310：错误更正电路200正常运作(normal run)，并利用一增益值(等于一增益最小值)设定均衡器211。
步骤S320：经过一段预设时间T。例如：1ms。
步骤S330：微处理器260根据解码错误信号DE0，判断解码错误的数目NDE0是否超出一临界值。若是，跳到步骤S340。若否，表示在解码错误的数目NDE0是在可容忍的范围(tolerance)之内，并维持目前的增益值g，再回到步骤S310。
步骤S340：判断目前的增益值g是否等于一增益最大值。若是，回到步骤S310，否则跳到步骤S350。
步骤S350：提高目前的增益值(例如g＝g+1)，并设定均衡器211，再回到步骤S310。
通常，微处理器260会将增益值由最小值调整到最大值，再观察解码错误数目NDE0的相对应变化，只要解码错误数目NDE0一降到临界值以下，即表示均衡器调整成功，可跳出循环。否则，若增益值由最小值调整到最大值，还不见解码错误数目NDE0的减少，即表示均衡器调整失败，此时，可以再试着调整时钟追踪式数据恢复电路212。至于调整电荷泵电流值以减少频繁发生的解码错误的方法与图3的方法类似，故不予赘述。
在上述调整物理层设定的过程中，最坏的状况是，增益值以及电荷泵电流值已分别从最小值调整到最大值，但是解码错误的数目NDE都没有减少且仍然大于临界值，这表示调整已超出物理层的硬件极限，信号的本身根本就有问题，此时就要从信号的发送端或通道状态来除错(debug)或找问题点。
然而，对于已经发生解码错误的数据或控制信号，上述的物理层调整机制是无法修复的，必需另外利用一修正单元250来修复已经发生解码错误的数据与控制信号，来尽量降低解码错误所带来的不良效应。取决于主链路所包含的数据传输通道数目，修正单元250可接收一组至四组转换电路210的输出信号(即解码错误信号、解码数据以及解码控制信号)，以产生至少一修正信号，其中，该修正信号包含修正控制信号与修正数据的至少其中之一。至于修正单元250的工作原理说明如下。
在主链路只包含1条数据传输通道的情况下，请参考图2与图4，一般而言，其控制信号(包含空白起始信号BS、空白结束信号BE、VB ID信号...等等，由于显示端口接口所定义的控制信号繁多在此仅以图4空白起始信号BS为例)大多都会周期性地产生(假设以高电压电平脉冲(pulse)的型态产生)，若解码控制信号在应该出现空白起始信号BS的时刻却没出现，且在此同时伴随着ANSI10B/8B解码器214产生解码错误的现象(也就是解码错误信号变成高电压电平脉冲)，修正单元250会主动修复空白起始信号BS，也就是在解码控制信号中原先没有产生空白起始信号BS的相对应位置再补上一个高电压电平脉冲的空白起始信号BS，如图4所示的修正控制信号中的空白起始信号BS。
另一种情况是主链路包含2条以上的数据传输通道，此时，每一条数据传输通道均须设置一组转换电路210，同时，所有转换电路的输出都传送至同一个修正单元250。换言之，以主链路包含4条数据传输通道为例，本发明错误更正电路(图中未示出)须包含4组转换电路210、一微处理器260以及一修正单元250。其中，修正单元250接收4组转换电路210的输出信号，分别是解码错误信号DE0～DE3、解码数据Dd0～Dd3以及解码控制信号CS0～CS3。
因为公知的显示端口接口的发送端会做通道偏斜(lane skew)的动作(如图1所示)，所以控制信号(例如空白起始信号BS、或空白结束信号BE等)可以错开，避免因为某一时刻发生了无法预期的状况，而让所有数据传输通道的相同控制信号同时都遭到破坏。在主链路包含4条数据传输通道的情况下，修正单元250在接收4组解码错误信号DE0～DE3、解码数据Dd0～Dd3以及解码控制信号CS0～CS3后，先执行反偏斜(de-skew)的动作，再同时比对4组解码数据Dd0～Dd3以及4组解码控制信号CS0～CS3。在比对过程中，假设在一时间点t0发现其中三组解码控制信号CS0～CS2有包含空白起始信号BS，另一组解码控制信号CS3则没有，同时，该组解码控制信号CS3在ANSI10B/8B解码器214的解码过程中还伴随着产生解码错误的现象(也就是解码错误信号变成高电压电平)，此时，修正单元250会根据三组解码控制信号CS0～CS2中有关空白起始信号BS的信息，来修复解码控制信号CS3中的相对应空白起始信号BS。
另一方面，若解码错误的现象是发生在视频数据区时，参考图5，修正单元250会舍弃原始解码数据的像素值b，而利用其周围两个像素值a、c来推导出新的像素值，例如将像素值a、c通过一低通滤波器(low-pass filter)或执行内插(interpolation)，来产生一个新的像素值b’。至于解码错误的现象若是发生在音频数据区时，修正单元250也会采取与视频数据区相同的处理方式来修复数据，在此亦不予赘述。
图6是本发明错误更正方法的流程图。本发明错误更正方法被应用在显示端口接口的接收端，以下根据图2与图6逐一说明各步骤。
步骤S610：错误更正电路200正常运作，并经过一段预设时间T。
步骤S620：微处理器260根据解码错误信号DE0(或DE1、或DE2、或DE3)，判断解码错误数目NDE0(或NDE1、或NDE2、或NDE3)是否超出一临界值。若是，跳到步骤S630。若否，表示在解码错误数目NDE0(或NDE1、或NDE2、或NDE3)是在可容忍的范围(tolerance)之内，再回到步骤S610。
步骤S630：当解码错误数目NDE0(或NDE1、或NDE2、或NDE3)超出一临界值时，修正单元250接收解码错误信号DE0(或DE0～DE3)、解码数据Dd0(或Dd0～Dd3)以及解码控制信号CS0(或CS0～CS3)，以修复相对应的控制信号、音频信号或视频信号，再跳到步骤S640。
步骤S640：当解码错误数目NDE0(或NDE1、或NDE2、或NDE3)超出一临界值时，微处理器260调整物理层的设定，再回到步骤S610。
请注意，当解码错误数目NDE0(或NDE1、或NDE2、或NDE3)超出一临界值时，图6的流程图同时采取两种处理手段，第一种手段是尽可能修复已发生错误的数据或控制信号(步骤S630)。第二种手段主要是着眼于改善后续的输入信号的品质(步骤S640)：可通过调整接收端物理层的设定来实现。然而，若输入信号的品质不良是由发送端或通道品质不佳所造成，即使调整接收端物理层的设定也于事无补。当然，上述同时采取两种处理手段的方式，对于改善解码错误频繁发生的效果最为明显。在本发明另一实施例中，也可只采取其中一种处理手段，对于解决解码错误频繁发生的状况都会有实际的帮助。
在较佳实施例的详细说明中所提出的具体实施例仅用以方便说明本发明的技术内容，而非将本发明狭义地限制于上述实施例，在不超出本发明的精神及所附权利要求书的情况下所做的种种变化实施，皆属于本发明的范围。

Claims (16)

1.一种错误更正方法，应用在一数字视频接口的接收端，用来在解码阶段进行错误更正处理，该方法包含以下步骤：
一判断步骤，在一段预设时间内，判断一解码错误信号的一解码错误数目是否大于一临界值；以及
一调整步骤，当该解码错误的数目大于该临界值时，调整一设定值，以设定一物理层。
2.如权利要求1所述的错误更正方法，其中，该数字视频接口为一显示端口接口，以应用于该接收端的至少一条数据传输通道。
3.如权利要求1所述的错误更正方法，其中，该调整步骤包含调整一增益值以设定一均衡器，或调整一电荷泵电流值以设定一时钟追踪式数据恢复电路。
4.如权利要求1所述的错误更正方法，其中，该调整步骤包含以下步骤：
判断该设定值是否小于一预设最大值；
当该设定值小于该预设最大值时，递增该设定值；以及
当该设定值大于或等于该预设最大值时，设定该设定值等于该预设最大值。
5.如权利要求1所述的错误更正方法，还包含：
一修正步骤，当该解码错误数目大于该临界值时，根据该解码错误信号以修正一个或多个相对应的信号。
6.如权利要求5所述的错误更正方法，其中，所述相对应的信号为一解码控制信号、一解码视频数据以及一解码音频数据的至少其中之一。
7.一种错误更正方法，应用在一数字视频接口的接收端，用来在解码阶段进行错误更正处理，该方法包含以下步骤：
一判断步骤，在一段预设时间内，判断一解码错误信号的一解码错误的数目是否大于一临界值；以及
一修正步骤，当该解码错误的数目大于该临界值时，根据该解码错误信号以修正一个或多个相对应的信号。
8.如权利要求7所述的错误更正方法，其中，该数字视频接口为一显示端口接口。
9.如权利要求8所述的错误更正方法，其中，所述相对应的信号为一解码控制信号、一解码视频数据以及一解码音频数据的至少其中之一。
10.如权利要求9所述的错误更正方法，其中，在该修正步骤中，当该解码控制信号发生解码错误，且该显示端口接口的主链路包含至少二条数据传输通道时，则发生解码错误的任一条数据传输通道依据其他数据传输通道相同的解码控制信号来修正该解码控制信号，而该显示端口接口的主链路只包含一条数据传输通道时，则根据该控制信号来修正该解码控制信号。
11.如权利要求10所述的错误更正方法，其中，该控制信号为一周期性信号。
12.如权利要求9所述的错误更正方法，其中，在该修正步骤中，当该解码视频数据或该解码音频数据发生解码错误时，执行内插或低通滤波处理，来修正该解码视频数据或该解码音频数据。
13.如权利要求7所述的错误更正方法，还包含：
一调整步骤，当该解码错误的数目大于该临界值时，调整一设定值，以设定一物理层。
14.如权利要求13所述的错误更正方法，其中，该调整步骤包含调整一增益值以设定一均衡器，或是调整一电荷泵电流值以设定一时钟追踪式数据恢复电路。
15.一种错误更正电路，应用在一数字视频接口的接收端，用来在解码阶段进行错误更正处理，包含：
至少一组转换电路，每一组转换电路包含：
一均衡器，接收一差分信号，用以放大该差分信号并产生一放大信号；
一时钟追踪式数据恢复电路，接收该放大信号，用以产生一恢复数据；
一串行至并行转换器，接收该恢复数据，用以执行串行至并行转换，并产生一并行数据；以及
一解码器，接收该并行数据，用以产生一解码数据、一解码控制信号以及一解码错误信号的至少其中之一；以及
一微处理器，接收该解码错误信号，在一段预设时间内，若该解码错误信号的解码错误数目大于一临界值时，调整该均衡器以及该时钟追踪式数据恢复电路的至少其中之一。
16.如权利要求15所述的错误更正电路，其中，该每一组转换电路还包含：
一修正单元，接收该解码数据、该解码控制信号以及该解码错误信号的至少其中之一，以产生一修正控制信号，或是接收每一组转换电路的该解码数据、该解码控制信号以及该解码错误信号的至少其中之一，以产生一修正控制信号。
CNA2008100807782A 2008-02-18 2008-02-18 错误更正电路与方法 Pending CN101516033A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008100807782A CN101516033A (zh) 2008-02-18 2008-02-18 错误更正电路与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008100807782A CN101516033A (zh) 2008-02-18 2008-02-18 错误更正电路与方法

Publications (1)

Publication Number Publication Date
CN101516033A true CN101516033A (zh) 2009-08-26

Family

ID=41040286

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100807782A Pending CN101516033A (zh) 2008-02-18 2008-02-18 错误更正电路与方法

Country Status (1)

Country Link
CN (1) CN101516033A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103986547A (zh) * 2013-02-07 2014-08-13 联咏科技股份有限公司 移动产业处理器接口的信号接收方法及信号接收装置
CN107072515A (zh) * 2015-07-24 2017-08-18 奥林巴斯株式会社 图像数据传输系统
CN107579803A (zh) * 2016-07-05 2018-01-12 晨星半导体股份有限公司 包括错误更正程序的解码装置及解码方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103986547A (zh) * 2013-02-07 2014-08-13 联咏科技股份有限公司 移动产业处理器接口的信号接收方法及信号接收装置
CN103986547B (zh) * 2013-02-07 2017-09-05 联咏科技股份有限公司 移动产业处理器接口的信号接收方法及信号接收装置
CN107072515A (zh) * 2015-07-24 2017-08-18 奥林巴斯株式会社 图像数据传输系统
CN107072515B (zh) * 2015-07-24 2019-01-08 奥林巴斯株式会社 图像数据传输系统
CN107579803A (zh) * 2016-07-05 2018-01-12 晨星半导体股份有限公司 包括错误更正程序的解码装置及解码方法

Similar Documents

Publication Publication Date Title
JP3984590B2 (ja) サイドチャネルデータの送信方法およびその送信システム
KR101266067B1 (ko) 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
US8533573B2 (en) Error correction circuit and method thereof
US7511762B2 (en) Generation of a frame synchronized clock for a wireless video receiver
EP2421262B1 (en) Video signal receiption device and video signal transmission system
US10432435B2 (en) Methods and apparatus for enabling and disabling scrambling of control symbols
US20070011720A1 (en) HDMI Transmission Systems for Delivering Image Signals and Packetized Audio and Auxiliary Data and Related HDMI Transmission Methods
KR101889373B1 (ko) 데이터 스트림으로부터 재생성된 클록 신호들의 조정
US8516234B2 (en) Frequency and symbol locking using signal generated clock frequency and symbol identification
CN103106861A (zh) 在显示装置中传输数据的方法
WO2013150698A1 (ja) 映像信号送信装置及び受信装置
JP2003189122A (ja) デジタルビデオ信号伝送システム及び伝送方法
CN113132662A (zh) 一种基于fpga实现hdmi2.1接口数据传输方法、装置及转换盒
CN101516033A (zh) 错误更正电路与方法
US9319178B2 (en) Method for using error correction codes with N factorial or CCI extension
US9852103B2 (en) Bidirectional transmission of USB data using audio/video data channel
CN109286839B (zh) eDP接口驱动方法与FPGA主控芯片
US8793410B2 (en) Data rate throttling in an internal packet-based interface
WO2015159615A1 (ja) 送信装置、受信装置および送受信システム
US9647826B2 (en) Method for managing communications between two devices mutually connected via a serial link, for example a point-to-point serial interface protocol
US6944804B1 (en) System and method for measuring pseudo pixel error rate
KR102264645B1 (ko) 영상 신호 송신 장치, 영상 신호 수신 장치, 및 영상 신호 전송 시스템
JP2017005513A (ja) 画像データ受信装置
Oh et al. 31.4: A 3.4 Gbps/lane Low Overhead Clock Embedded Intra‐panel Interface for High Resolution and Large‐Sized TFT‐LCDs
US20100283893A1 (en) Processing interlaced video over dsi

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090826