CN101510562B - 减少热载流子效应的n型横向双扩散金属氧化物半导体管 - Google Patents
减少热载流子效应的n型横向双扩散金属氧化物半导体管 Download PDFInfo
- Publication number
- CN101510562B CN101510562B CN2009100300683A CN200910030068A CN101510562B CN 101510562 B CN101510562 B CN 101510562B CN 2009100300683 A CN2009100300683 A CN 2009100300683A CN 200910030068 A CN200910030068 A CN 200910030068A CN 101510562 B CN101510562 B CN 101510562B
- Authority
- CN
- China
- Prior art keywords
- type
- well region
- doped semiconductor
- shallow
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种减少热载流子效应的N型横向双扩散金属氧化物半导体管,包括:N型半导体衬底,在N型半导体衬底上面设置有P型阱区,在P型阱区上设置有N型阱区和N型掺杂半导体区,在N型阱区上设有N型源区和P型接触区,在N型掺杂半导体区上设有N型漏区,而场氧化层,金属层,栅氧化层,多晶硅栅以及氧化层设置在所述器件的上表面,其特征在于在P型阱区内设有轻掺杂浅N型区,所述的轻掺杂浅N型区位于N型阱区与N型掺杂半导体区之间,且轻掺杂浅N型区覆盖栅氧化层与N型掺杂半导体区形成的拐角。
Description
技术领域
本发明涉及功率半导体器件领域,更具体的说,是关于一种用于减少热载流子效应的N型横向双扩散金属氧化物半导体管(LDMOS)。
背景技术
在功率集成电路中,高压驱动管通常工作在高电压条件下,其器件沟道内横向电场以及电流密度都远大于其它器件,因而热载流子效应是高压驱动管设计中不可避免的问题,也是影响器件可靠性的主要因素,尤其是对于电流一直在硅和二氧化硅界面流动的横向双扩散金属氧化物半导体管,由于热载流子效应引起的失效问题就更加严重。
目前,针对高压横向双扩散金属氧化物半导体管的热载流子效应的解决办法大多是沿用低压器件部分的金属氧化物半导体管(MOS)的解决方法,引入降低电场的结构(如双扩散漏的器件结构等等),以减小强电场对器件的破坏作用,延长器件寿命,但这些办法大多不适用于横向双扩散金属氧化物半导体管。
某些特定工艺中也有采用对栅氧化层进行加固的方法,以降低产生的缺陷密度,减少器件的热载流子效应,提高器件的可靠性。比如在栅氧化层中掺F、Cl或用氮化硅代替二氧化硅等,但这类办法也存在有与现行普通工艺不兼容的缺点。
为了从根本上解决用于高压驱动管的横向双扩散金属氧化物半导体管的热载流子效应问题,需对传统器件结构进行优化,在不降低器件其他特性的前提下,延长器件寿命,保证器件的高可靠性。
发明内容
本发明提供一种减少热载流子效应的N型横向双扩散金属氧化物半导体管,本发明能够减少器件的热载流子效应,提高器件寿命,而且几乎不改变器件的击穿电压、导通电阻和漏极电流等其他特性。
本发明采用如下技术方案:
一种减少热载流子效应的N型横向双扩散金属氧化物半导体管,包括:N型半导体衬底,在N型半导体衬底上面设置有P型阱区,在P型阱区上设置有N型阱区和N型掺杂半导体区,在N型阱区上设有N型源区和P型接触区,在N型掺杂半导体区上设有N型漏区,在N型阱区的表面设有栅氧化层且栅氧化层自N型阱区延伸至P型阱区和N型掺杂半导体区,在N型阱区表面的N型源区、P型接触区和栅氧化层的以外区域及N型掺杂半导体区表面的N型漏区以外区域设有场氧化层,在栅氧化层的上表面设有多晶硅栅且多晶硅栅延伸至场氧化层的表面,在场氧化层、P型接触区、N型源区、多晶硅栅及N型漏区的表面设有氧化层,在N型源区、P型接触区、多晶硅栅和N型漏区上分别连接有金属层,在P型阱区内设有轻掺杂浅N型区,所述的轻掺杂浅N型区位于N型阱区与N型掺杂半导体区之间,且轻掺杂浅N型区覆盖栅氧化层与N型掺杂半导体区形成的拐角。
与现有技术相比,本发明具有如下优点:
(1)本发明的结构在栅氧化层的下方、紧靠N型掺杂半导体区边沿的位置设置有一个轻掺杂浅N型区,由于轻掺杂浅N型区的引入,使得紧靠栅氧化层下方的P型阱区到N型掺杂半导体区的浓度梯度降低,减小了栅氧化层下方的N型掺杂半导体区附近的电场强度,从而也就减少了热载流子注入到氧化层,相应的氧化层充电可以减小,器件由于热载流子效应造成的损伤降低,器件寿命增加。参照附图3,在加入轻掺杂浅N型区以后,栅氧化层下方的N型掺杂半导体区附近的电场强度明显降低,而且随着轻掺杂浅N型区的宽度的增加(Ld为轻掺杂浅N型区的宽度),电场强度降低的越明显。
(2)本发明的结构在栅氧化层的下方、紧靠N型掺杂半导体区边沿的位置设置有一个轻掺杂浅N型区,由于轻掺杂浅N型区的引入,可以有效的减少栅氧化层下方的N型掺杂半导体区附近的热载流子温度。参照图4,可以看到,在加入轻掺杂浅N型区以后,栅氧化层下方的N型掺杂半导体区附近的热载流子的温度明显减低,而且随着轻掺杂浅N型区的宽度的增加(Ld为轻掺杂浅N型区的宽度),热载流子的温度减低越明显。
(3)本发明结构的整个工艺过程完全可以基于标准金属氧化物半导体工艺线上实现,具有较好的兼容性。避免了在栅氧化层中掺F、Cl或用氮化硅代替二氧化硅等办法存在的与现行普通工艺不兼容的缺点。
(4)本发明结构在有效地抑制N型横向双扩散金属氧化物半导体管的热载流子效应的基础上,几乎没有改变器件的击穿电压、导通电阻和漏极电流等其他特性。
附图说明
图1是没有加轻掺杂浅N型区13的N型横向双扩散金属氧化物半导体管的结构示意图。
图2是加了轻掺杂浅N型区13的N型横向双扩散金属氧化物半导体管的结构示意图。
图3是没有加轻掺杂浅N型区13的N型横向双扩散金属氧化物半导体管及加了轻掺杂浅N型区13且宽度分别为1微米和2微米的N型横向双扩散金属氧化物半导体管沿着硅和二氧化硅界面的纵向电场大小比较图,其中,Ld为轻掺杂浅N型区13的宽度。
图4是没有加轻掺杂浅N型区13的N型横向双扩散金属氧化物半导体管及加了轻掺杂浅N型区13且宽度分别为1微米和2微米的N型横向双扩散金属氧化物半导体管沿着硅和二氧化硅界面的热载流子温度比较图,其中,Ld为轻掺杂浅N型区13的宽度。
具体实施方式
参照图2,一种减少热载流子效应的N型横向双扩散金属氧化物半导体管,包括:N型半导体衬底9,在N型半导体衬底9上面设置有P型阱区10,在P型阱区10上设置有N型阱区8和N型掺杂半导体区11,在N型阱区8上设有N型源区6和P型接触区7,在N型掺杂半导体区11上设有N型漏区12,在N型阱区8的表面设有栅氧化层3且栅氧化层3自N型阱区8延伸至P型阱区10和N型掺杂半导体区11,在N型阱区8表面的N型源区6、P型接触区7和栅氧化层3的以外区域及N型掺杂半导体区11表面的N型漏区12以外区域设有场氧化层1,在栅氧化层3的上表面设有多晶硅栅4且多晶硅栅4延伸至场氧化层1的表面,在场氧化层1、P型接触区7、N型源区6、多晶硅栅4及N型漏区12的表面设有氧化层5,在N型源区6、P型接触区7、多晶硅栅4和N型漏区12上分别连接有金属层2,在P型阱区10内设有轻掺杂浅N型区13,所述的轻掺杂浅N型区13位于N型阱区8与N型掺杂半导体区11之间,且轻掺杂浅N型区13覆盖栅氧化层3与N型掺杂半导体区11形成的拐角。
本实施例还采用如下技术措施来进一步提高本发明的性能:
轻掺杂浅N型区13的宽度不超过2微米。
轻掺杂浅N型区13的深度为N型掺杂半导体区11深度的0.4至0.6倍。
本发明采用如下方法来制备:
1、选择N型衬底,并在N型衬底上生长一层P型外延,然后是N型阱、N型掺杂半导体区和轻掺杂浅N型区注入。
2、接下来进行场氧化层的制备,然后是厚栅氧化层的生长,然后是厚栅氧的刻蚀并同时做薄栅氧区域的N型杂质注入,然后是薄栅氧化层的生长,然后是多晶硅栅的生长、刻蚀,接下来是源漏注入和衬底接触注入区,最后是引线孔,铝引线的制备及钝化处理,整个工艺过程完全可以基于标准外延低压金属氧化物半导体工艺线上实现。
Claims (2)
1.一种减少热载流子效应的N型横向双扩散金属氧化物半导体管,包括:N型半导体衬底(9),在N型半导体衬底(9)上面设置有P型阱区(10),在P型阱区(10)上设置有N型阱区(8)和N型掺杂半导体区(11),在N型阱区(8)上设有N型源区(6)和P型接触区(7),在N型掺杂半导体区(11)上设有N型漏区(12),在N型阱区(8)的表面设有栅氧化层(3)且栅氧化层(3)自N型阱区(8)延伸至P型阱区(10)和N型掺杂半导体区(11),在N型阱区(8)表面的N型源区(6)、P型接触区(7)和栅氧化层(3)的以外区域及N型掺杂半导体区(11)表面的N型漏区(12)和栅氧化层(3)以外区域设有场氧化层(1),在栅氧化层(3)的上表面设有多晶硅栅(4)且多晶硅栅(4)延伸至N型掺杂半导体区(11)的场氧化层(1)的表面,在场氧化层(1)、P型接触区(7)、N型源区(6)、多晶硅栅(4)及N型漏区(12)的表面设有氧化层(5),在N型源区(6)、P型接触区(7)、多晶硅栅(4)和N型漏区(12)上分别连接有金属层(2),其特征在于在P型阱区(10)内设有轻掺杂浅N型区(13),所述的轻掺杂浅N型区(13)位于N型阱区(8)与N型掺杂半导体区(11)之间,且轻掺杂浅N型区(13)覆盖栅氧化层(3)与N型掺杂半导体区(11)形成的拐角,轻掺杂浅N型区(13)的深度为N型掺杂半导体区(11)深度的0.4至0.6倍。
2.根据权利要求1所述的减少热载流子效应的N型横向双扩散金属氧化物半导体管,其特征在于轻掺杂浅N型区(13)的宽度不超过2微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100300683A CN101510562B (zh) | 2009-03-30 | 2009-03-30 | 减少热载流子效应的n型横向双扩散金属氧化物半导体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100300683A CN101510562B (zh) | 2009-03-30 | 2009-03-30 | 减少热载流子效应的n型横向双扩散金属氧化物半导体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101510562A CN101510562A (zh) | 2009-08-19 |
CN101510562B true CN101510562B (zh) | 2010-06-02 |
Family
ID=41002883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100300683A Expired - Fee Related CN101510562B (zh) | 2009-03-30 | 2009-03-30 | 减少热载流子效应的n型横向双扩散金属氧化物半导体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101510562B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111446299A (zh) * | 2020-05-11 | 2020-07-24 | 杰华特微电子(杭州)有限公司 | 一种ldmos器件及其制作方法 |
-
2009
- 2009-03-30 CN CN2009100300683A patent/CN101510562B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101510562A (zh) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101217162B (zh) | 高压n型金属氧化物半导体管及其制备方法 | |
CN103413822B (zh) | 降低浮空埋层半导体器件漏电流的方法 | |
CN102386211B (zh) | Ldmos器件及其制造方法 | |
KR20110054320A (ko) | 반도체 장치 | |
CN102201445B (zh) | 一种psoi横向超结功率半导体器件 | |
JP2015046444A (ja) | 半導体装置 | |
CN103474466A (zh) | 一种高压器件及其制造方法 | |
CN101510560B (zh) | 减少热载流子效应的p型横向双扩散金属氧化物半导体管 | |
CN103413830A (zh) | 一种横向高压mosfet及其制造方法 | |
CN102446966B (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
CN107863379A (zh) | 一种带有场板辅助掺杂区的n型ldmos结构 | |
CN102088030B (zh) | 横向双扩散金属氧化物半导体场效应管及其制造方法 | |
CN203617299U (zh) | 一种双扩散金属氧化物半导体 | |
CN202434527U (zh) | 超级接面金属氧化物半导体场效应晶体管结构 | |
CN103413831A (zh) | 一种横向高压器件及其制造方法 | |
CN101593773A (zh) | 沟槽型功率mos晶体管及利用其的集成电路 | |
CN101510562B (zh) | 减少热载流子效应的n型横向双扩散金属氧化物半导体管 | |
CN117374114A (zh) | 一种新型双复合GaN HEMT器件 | |
CN102386227B (zh) | 双向表面电场减弱的漏极隔离dddmos晶体管及方法 | |
CN115548106A (zh) | 一种具有P型栅的增强型GaN器件 | |
CN103378140B (zh) | 一种绝缘栅双极晶体管 | |
CN1996616A (zh) | 厚栅高压p型金属氧化物半导体管及其制备方法 | |
CN102867844A (zh) | 一种p型纵向高耐压的横向双扩散金属氧化物半导体晶体管 | |
CN114520262A (zh) | 一种增强型MIS-GaN器件 | |
CN101217163A (zh) | 高压p型金属氧化物半导体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20200330 |
|
CF01 | Termination of patent right due to non-payment of annual fee |