CN101493489A - 瞬时侦测电路以及集成电路 - Google Patents

瞬时侦测电路以及集成电路 Download PDF

Info

Publication number
CN101493489A
CN101493489A CNA2008101354987A CN200810135498A CN101493489A CN 101493489 A CN101493489 A CN 101493489A CN A2008101354987 A CNA2008101354987 A CN A2008101354987A CN 200810135498 A CN200810135498 A CN 200810135498A CN 101493489 A CN101493489 A CN 101493489A
Authority
CN
China
Prior art keywords
couples
node
detecting
coupled
section point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101354987A
Other languages
English (en)
Other versions
CN101493489B (zh
Inventor
柯明道
颜承正
廖期圣
陈东旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101493489A publication Critical patent/CN101493489A/zh
Application granted granted Critical
Publication of CN101493489B publication Critical patent/CN101493489B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种瞬时侦测电路以及集成电路，当一静电放电事件发生时，提供一告知信号给一外部仪器。瞬时侦测电路包括，一侦测单元、一设定单元以及一记忆单元。侦测单元耦接于一第一及第二电源线之间，用以侦测该静电放电事件。设定单元根据侦测结果，设定一第一节点的位准。记忆单元根据该第一节点的位准，控制该告知信号。当该静电放电事件发生时，该告知信号为一第一位准。

Description

瞬时侦测电路以及集成电路
技术领域
本发明有关于一种具有静电放电(electrostatic discharge；ESD)保护的瞬时(transient)侦测电路以及集成电路，特别是有关于一种当ESD事件发生时，可提供一告知信号给一外部仪器的瞬时侦测电路以及集成电路。
背景技术
对于集成电路而言，静电放电(Electrostatic discharge；ESD)事件是可靠度上相当重要的课题之一。为了符合组件层次(component-level)的ESD规范，可将ESD保护电路加在CMOS IC的输入/输出单元(I/O cell)以及电源线(VDD及VSS)之中。除此之外，针对COMS IC产品，在组件层次ESD应力中，系统层次(system level)的ESD可靠度逐渐受到重视。根据电磁兼容(electromagnetic compatibility；EMC)规范，对于系统层次的ESD可靠度测试需更将严格。
发明内容
本发明所要解决的技术问题在于提供一种瞬时侦测电路以及集成电路，当ESD事件发生时，可提供一告知信号给一外部仪器。
本发明提供一种瞬时侦测电路。当一静电放电事件发生时，瞬时侦测电路提供一告知信号给一外部仪器。瞬时侦测电路包括，一侦测单元、一设定单元以及一记忆单元。侦测单元耦接于一第一及第二电源线之间，用以侦测该静电放电事件。设定单元根据侦测结果，设定一第一节点之位准。记忆单元根据该第一节点之位准，控制该告知信号。当该静电放电事件发生时，该告知信号为一第一位准。
本发明另提供一种集成电路。当一静电放电事件发生时，集成电路提供一告知信号给一外部仪器。集成电路包括，一核心单元以及一瞬时侦测电路。核心单元耦接于一第一及第二电源线之间，用以执行相关功能。瞬时侦测电路包括，一侦测单元、一设定单元以及一记忆单元。侦测单元耦接于一第一及第二电源线之间，用以侦测该静电放电事件。设定单元根据侦测结果，设定一第一节点之位准。记忆单元根据该第一节点之位准，控制该告知信号。当该静电放电事件发生时，该告知信号为一第一位准。
本发明的瞬时侦测电路以及集成电路可以在ESD事件发生时，提供一告知信号给一外部仪器，可承受系统层级(system level)的ESD测试。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：
图1为本发明的测量系统的示意图；
图2为本发明的瞬时侦测电路的一可能实施例；
图3A～3B为本发明的侦测单元与设定单元的一可能实施例；
图4A～4B为本发明的侦测单元与设定单元的另一可能实施例；
图5A～5C为本发明的记忆单元的一可能实施例。
【主要组件符号说明】
100：测量系统；
110：集成电路；
120：外部仪器；
113、114：电源线；
111：核心单元；
112：瞬时侦测电路；
210：侦测单元；
220：设定单元；
230：记忆单元；
240：缓冲单元；
250：重置单元；
311、412：电阻；
312、411：电容；
510、520：逻辑模块；
322、423：N型晶体管；
323、422：P型晶体管；
321、421、511、521：反相器。
具体实施方式
图1为本发明的测量系统的示意图。测量系统100包括，集成电路(integrated circuit；IC)110以及外部仪器120。当一ESD事件进入集成电路110时，集成电路110可实时告知外部仪器120。如图所示，集成电路110具有核心单元111以及瞬时侦测电路112。在本实施例中，集成电路110可承受系统层级(system level)的ESD测试。
核心单元111耦接于电源线113与114之间，并根据集成电路110的类型，而执行相关功能。举例而言，若集成电路110为一模拟数字转换器(ADC)时，则核心单元111用以执行相关转换功能。瞬时侦测电路112亦耦接在电源线113与114之间。在一系统层级的ESD测试中，若ESD事件发生在电源线113，并且电源114为相对接地时，瞬时侦测电路112可立即得知，并提供一告知信号SN给外部仪器120。
图2为本发明的瞬时侦测电路的一可能实施例。如图所示，瞬时侦测电路112包括，侦测单元210、设定单元220、记忆单元230、缓冲单元240以及重置单元250。侦测单元210耦接在电源线113和114之间，用以侦测ESD事件。设定单元220根据侦测单元210的侦测结果，设定节点261的位准。设定单元220可被耦接在侦测单元210和电源线113之间，或是耦接在侦测单元210和电源线114之间。记忆单元230根据节点261的位准，控制告知信号SN。当电源线113发生ESD事件时，告知信号SN为第一位准。第一位准可为高位准或低位准。
缓冲单元240耦接于记忆单元230与外部仪器120之间，用以增加告知信号SN的驱动能力。在本实施例中，重置单元250耦接于缓冲单元240与电源线114之间，用以重置(reset)告知信号SN。在其它实施例中，重置单元250耦接于缓冲单元240与电源线113之间。当重置单元250接收到重置信号SR时，便可将告知信号SN重置成一第二位准。在其它可能实施例中，为了降低组件成本，可选择性地省略缓冲单元240及/或重置单元250。当缓冲单元240被省略时，记忆单元230直接地将告知信号SN提供给外部仪器120。
另外，上述的第一位准相对于第二位准，当第一位准为高位准时，则第二位准为低位准。同样地，当第一位准为低位准时，则第二位准为高位准。
图3A为本发明的侦测单元与设定单元的一可能实施例。如图所示，侦测单元210包括电阻311以及电容312。电阻311耦接于电源线113与节点262之间。电容312耦接于节点262与电源线114之间。电阻311的阻抗及电容312的容值可定义一延迟系数。该延迟常数大于ESD脉冲时间并且小于电源线113上电源信号的初始上升时间。
当一ESD事件发生在电源线113，而电源线114为相对接地端时，由于RC电路具有较ESD脉冲上升时间长的延迟时间常数，因而使得节点262为低位准。当ESD事件未发生，并且电源线113的位准为高位准(如3.3V)而电源线114的位准为低位准(如0V)时，节点262为高位准。
在本实施例中，设定单元220包括反相器321以及N型晶体管322。反相器321的输入端耦接节点262。N型晶体管322的栅极耦接反相器321的输出端，其源极耦接电源线114，其漏极耦接节点261。当ESD事件发生在电源线113，而电源线114为相对接地端时，由于节点262为低位准，因而导通N型晶体管322，使得节点261为低位准。
图3B为本发明的侦测单元与设定单元的另一可能实施例。图3B相似于图3A，不同之处在于，图3B的设定单元220为一P型晶体管323。P型晶体管323的栅极耦接节点262，其源极耦接电源线113，其漏极耦接节点261。当ESD事件发生在电源线113，而电源线114为相对接地端时，由于节点262为低位准，因而导通P型晶体管322，使得节点261为高位准。
图4A为本发明的侦测单元与设定单元的另一可能实施例。如图所示，侦测单元210包括电容411以及电阻412。电容411耦接于电源线113与节点262之间。电阻412耦接于节点262与电源线114之间。根据电容411的特性，当ESD事件发生在电源线113时，根据电容411的特性，节点262将为高位准。
在本实施例中，设定单元220包括，反相器421以及P型晶体管422。反相器421的输入端耦接节点262。P型晶体管422的栅极耦接反相器421的输出端，其源极耦接电源线113，其漏极耦接节点261。当ESD事件发生在电源线113时，由于节点262为高位准，因而导通P型晶体管422，使得节点261为高位准。
图4B为本发明的侦测单元与设定单元的另一可能实施例。图4B相似于图4A，不同之处在于，图4B的设定单元220为一N型晶体管423。N型晶体管423的栅极耦接节点262，其源极耦接电源线114，其漏极耦接节点261。当ESD事件发生在电源线113时，由于节点262为高位准，因而导通N型晶体管423，使得节点261为低位准。
图5A～5C为本发明的记忆单元的一可能实施例。如图所示，记忆单元230具有逻辑模块510及520。逻辑模块510的输入端耦接节点261，其输出端输出告知信号SN给外部仪器120。逻辑模块520的输入端耦接逻辑模块510的输出端，其输出端耦接节点261。外部仪器120根据告知信号SN的位准，便可得知电源线113是否发生ESD事件。在本实施例中，逻辑模块510及520均为反相器511及521。在其它实施例中，逻辑模块510及520可为NAND门(与非门)或NOR门(或非门)。NAND门及NOR门的示意图如图5B及5C所示。
以下将说明侦测单元210、设定单元220以及记忆单元230的动作原理。请参考图3A所示的侦测单元210、设定单元220以及图5A所示的记忆单元230。假设，重置单元250接收到重置信号SR时，告知信号SN为低位准。通过图5A所示的反相器521，当告知信号SN为低位准时，节点261为高位准。
当ESD事件发生在电源线113，而电源线114为相对接地端时，由于节点262为低位准，故可导通N型晶体管322，使得节点261由高位准变化至低位准。在本实施例中，当告知信号SN为高位准时，外部仪器120便可得知电源线113发生ESD事件。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (22)

1、一种瞬时侦测电路，其特征在于，用于当一静电放电事件发生时，提供一告知信号给一外部仪器，该瞬时侦测电路包括：
一侦测单元，耦接于一第一及第二电源线之间，用以侦测该静电放电事件；
一设定单元，根据侦测结果，设定一第一节点的位准；以及
一记忆单元，根据该第一节点的位准，控制该告知信号，当该静电放电事件发生时，该告知信号为一第一位准。
2、根据权利要求1所述的瞬时侦测电路，其特征在于，还包括一缓冲单元，耦接于该记忆单元与该外部仪器之间，用以增加该告知信号的驱动能力。
3、根据权利要求2所述的瞬时侦测电路，其特征在于，还包括一重置单元，耦接于该缓冲单元与该第二电源线之间，用以使该告知信号为一第二位准，该第二位准相对于该第一位准。
4、根据权利要求1所述的瞬时侦测电路，其特征在于，该侦测单元包括：
一电阻，耦接于该第一电源线与一第二节点之间；以及
一电容，耦接于该第二节点与该第二电源线之间。
5、根据权利要求4所述的瞬时侦测电路，其特征在于，该设定单元包括：
一反相器，其输入端耦接该第二节点；以及
一N型晶体管，其栅极耦接该反相器的输出端，其源极耦接该第二电源线，其漏极耦接该第一节点。
6、根据权利要求4所述的瞬时侦测电路，其特征在于，该设定单元为一P型晶体管，其栅极耦接该第二节点，其源极耦接该第一电源线，其漏极耦接该第一节点。
7、根据权利要求1所述的瞬时侦测电路，其特征在于，该侦测单元包括：
一电容，耦接于该第一电源线与一第二节点之间；以及
一电阻，耦接于该第二节点与该第二电源线之间。
8、根据权利要求7所述的瞬时侦测电路，其特征在于，该设定单元包括：
一反相器，其输入端耦接该第二节点；以及
一P型晶体管，其栅极耦接该反相器的输出端，其源极耦接该第一电源线，其漏极耦接该第一节点。
9、根据权利要求7所述的瞬时侦测电路，其特征在于，该设定单元为一N型晶体管，其栅极耦接该第二节点，其源极耦接该第二电源线，其漏极耦接该第一节点。
10、根据权利要求1所述的瞬时侦测电路，其特征在于，该记忆单元包括：
一第一逻辑模块，其输入端耦接该第一节点，其输出端输出该告知信号给该外部仪器；以及
一第二逻辑模块，其输入端耦接该第一逻辑模块的输出端，其输出端耦接该第一节点。
11、根据权利要求10所述的瞬时侦测电路，其特征在于，该第一逻辑器为反相器，与非门或是或非门。
12、一种集成电路，其特征在于，用于当一静电放电事件发生时，提供一告知信号给一外部仪器，包括：
一核心单元，耦接于一第一及第二电源线之间，用以执行相关功能；以及
一瞬时侦测电路，包括：
一侦测单元，耦接于该第一及第二电源线之间，用以侦测该静电放电事件；
一设定单元，根据侦测结果，设定一第一节点的位准；以及
一记忆单元，根据第一节点的位准，控制该告知信号，当该静电放电事件发生时，该告知信号为一第一位准。
13、根据权利要求12所述的集成电路，其特征在于，还包括一缓冲单元，耦接于该记忆单元与该外部仪器之间，用以增加该告知信号的驱动能力。
14、根据权利要求13所述的集成电路，其特征在于，还包括一重置单元，耦接于该缓冲单元与该第二电源线之间，用以使该告知信号为一第二位准，该第二位准相对于该第一位准。
15、根据权利要求12所述的集成电路，其特征在于，该侦测单元包括：
一电阻，耦接于该第一电源线与一第二节点之间；以及
一电容，耦接于该第二节点与该第二电源线之间。
16、根据权利要求15所述的集成电路，其特征在于，该设定单元包括：
一反相器，其输入端耦接该第二节点；以及
一N型晶体管，其栅极耦接该反相器的输出端，其源极耦接该第二电源线，其漏极耦接该第一节点。
17、根据权利要求15所述的集成电路，其特征在于，该设定单元为一P型晶体管，其栅极耦接该第二节点，其源极耦接该第一电源线，其漏极耦接该第一节点。
18、根据权利要求12所述的集成电路，其特征在于，该侦测单元包括：
一电容，耦接于该第一电源线与一第二节点之间；以及
一电阻，耦接于该第二节点与该第二电源线之间。
19、根据权利要求18所述的集成电路，其特征在于，该设定单元包括：
一反相器，其输入端耦接该第二节点；以及
一P型晶体管，其栅极耦接该反相器的输出端，其源极耦接该第一电源线，其漏极耦接该第一节点。
20、根据权利要求18所述的集成电路，其特征在于，该设定单元为一N型晶体管，其栅极耦接该第二节点，其源极耦接该第二电源线，其漏极耦接该第一节点。
21、根据权利要求12所述的集成电路，其特征在于，该记忆单元包括：
一第一逻辑模块，其输入端耦接该第一节点，其输出端输出该告知信号给该外部仪器；以及
一第二逻辑模块，其输入端耦接该第一逻辑模块的输出端，其输出端耦接该第一节点。
22、根据权利要求21所述的集成电路，其特征在于，该第一逻辑器为反相器，与非门或是或非门。
CN2008101354987A 2008-01-23 2008-08-12 瞬时侦测电路以及集成电路 Expired - Fee Related CN101493489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/018,229 US7710696B2 (en) 2008-01-23 2008-01-23 Transient detection circuit for ESD protection
US12/018,229 2008-01-23

Publications (2)

Publication Number Publication Date
CN101493489A true CN101493489A (zh) 2009-07-29
CN101493489B CN101493489B (zh) 2011-08-31

Family

ID=40877120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101354987A Expired - Fee Related CN101493489B (zh) 2008-01-23 2008-08-12 瞬时侦测电路以及集成电路

Country Status (3)

Country Link
US (1) US7710696B2 (zh)
CN (1) CN101493489B (zh)
TW (1) TWI369501B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412216A (zh) * 2013-07-31 2013-11-27 格科微电子（上海）有限公司 静电放电检测电路及处理系统
CN110967568A (zh) * 2018-09-30 2020-04-07 奇景光电股份有限公司 静电放电检测装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10523002B2 (en) 2016-12-05 2019-12-31 Vanguard International Semiconductor Corporation Electrostatic discharge protection circuit
US11424615B2 (en) 2020-05-29 2022-08-23 Nxp Usa, Inc. Integrity monitoring for input/output (IO) circuits of a system on a chip (SOC)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233130B1 (en) * 1998-07-30 2001-05-15 Winbond Electronics Corp. ESD Protection device integrated with SCR
US6369994B1 (en) * 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
JP3773506B2 (ja) * 2003-07-24 2006-05-10 松下電器産業株式会社 半導体集積回路装置
US8254069B2 (en) * 2005-10-28 2012-08-28 Fairchild Semiconductor Corporation ESD protection for outputs
DE102006029142B4 (de) * 2006-06-24 2008-04-03 Infineon Technologies Ag Verfahren und Schutzschaltung gegen Überspannung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412216A (zh) * 2013-07-31 2013-11-27 格科微电子（上海）有限公司 静电放电检测电路及处理系统
CN103412216B (zh) * 2013-07-31 2016-03-16 格科微电子（上海）有限公司 静电放电检测电路及处理系统
CN110967568A (zh) * 2018-09-30 2020-04-07 奇景光电股份有限公司 静电放电检测装置
CN110967568B (zh) * 2018-09-30 2022-07-26 奇景光电股份有限公司 静电放电检测装置

Also Published As

Publication number Publication date
US7710696B2 (en) 2010-05-04
TWI369501B (en) 2012-08-01
CN101493489B (zh) 2011-08-31
US20090187361A1 (en) 2009-07-23
TW200933164A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
CN102025263B (zh) 电源启动检测电路
CN101566658B (zh) 瞬态侦测电路
CN101493489B (zh) 瞬时侦测电路以及集成电路
EP3249417A2 (en) Sensing and detection of esd and other transient overstress events
US20080129346A1 (en) Automatic self-adaptive keeper system with current sensor for real-time/online compensation for leakage current variations
CN106027012B (zh) 一种下拉电阻开关电路
CN111566491A (zh) 用于静电放电保护(esd)分析的管芯上电路
US9588859B2 (en) Detecting circuit and related circuit detecting method
CN102315633B (zh) 静电防护电路
US7573393B2 (en) Integrated fault output/fault response delay circuit
US20120250235A1 (en) Interface module with protection circuit and electronic device
CN111796976B (zh) 一种usb接口的检测电路以及一种端口检测装置
CN108683418B (zh) 兼容悬空态的输入电路
TWI583979B (zh) 檢測裝置、檢測方法及包含其之電子設備
US9042066B2 (en) Output stage with short-circuit protection
CN104852723A (zh) 一种输入缓冲电路和方法、以及集成电路
US20090244798A1 (en) Power status notification method and power status notification circuit
CN217037163U (zh) 电平转换电路
CN116612804B (zh) 一种芯片崩边检测电路及存储芯片
CN113794472B (zh) 上电检测电路、gpio接口电路及集成电路芯片
CN219224997U (zh) 子卡在位检测电路、电子设备和子卡在位检测系统
CN218768574U (zh) 显示屏和电子设备
US20160335213A1 (en) Motherboard with multiple interfaces
CN107817378B (zh) 使用在io上的电压检测电路
US8194491B2 (en) Power-up circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110831