CN110967568A - 静电放电检测装置 - Google Patents

Abstract

一种静电放电装置，设置于集成电路芯片内。静电放电装置包含检测电路、计数器电路及防护电路。检测电路电连接至电压源，用以输出检测信号，且在电压源发生静电放电时，检测电路将检测信号控制于第一电位。计数器电路根据检测信号输出触发信号。防护电路用以根据触发信号，于电压源发生静电放电时被启动。防护电路设置于集成电路芯片内的任一电路单元内，检测电路则设置于电路单元外。

Description

静电放电检测装置

技术领域

本公开内容涉及一种静电放电检测装置，特别是涉及一种能在电压源发生静电放电时，启动防护电路的装置。

背景技术

静电放电(electrostatic discharge，简称ESD)是一种电子系统在运作时常遇到的问题。当人体、机器或电子元件上累积的静电接触到电子设备时，静电会在电子设备内的电路中朝接地端放电。由于ESD造成的放电电流会在短短几百纳秒的时间内产生数安培的放电电流，故，当放电电流经过电子设备内的集成电路芯片时，很容易毁损集成电路芯片。

目前集成电路芯片中，虽在各电路单元内设置有防护电路(ESD protectioncircuits)，以在判断出有ESD发生时，导通放电电流路径，避免静电电流流入集成电路内而造成电路毁损。但传统的防护电路效能并不完善，仍有改良的空间。

发明内容

本公开内容的一态样为一种静电放电检测装置，包含检测电路、计数器电路及一或多个防护电路。检测电路电连接至电压源，用以输出检测信号，其中于电压源发生静电放电时，检测信号处于第一电位。计数器电路电连接至检测电路，用以根据检测信号，输出触发信号。防护电路电连接计数器电路，用以根据触发信号，于电压源发生静电放电时被启动。其中静电放电检测装置设置于集成电路芯片内，集成电路芯片包含多个电路单元，防护电路设置于该多个电路单元任一者之内，检测电路设置于该多个电路单元之外。

附图说明

图1为根据本公开内容的部分实施例所绘示的静电放电检测装置的示意图；

图2为根据本公开内容的部分实施例所绘示的集成电路芯片的示意图；

图3为根据本公开内容的部分实施例所绘示的防护电路的示意图；以及

图4为根据本公开内容的部分实施例所绘示的防护电路的示意图。

具体实施方式

以下将以图式揭露本公开内容的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。

于本文中，当一元件被称为「连接」或「耦接」时，可指「电连接」或「电耦接」。「连接」或「耦接」亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用「第一」、「第二」、……等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。

请参阅图1，其是根据本公开内容的部分实施例所绘示的静电放电检测装置的示意图。静电放电检测装置100应用于电子设备中，包含检测电路110、计数器电路120及防护电路130。检测电路110电连接至电压源Vdd，用以根据电压源Vdd的变动，输出检测信号Vd。当电压源Vdd发生ESD时，检测电路110将控制输出的检测信号Sd处于第一电位。在本实施例中，检测信号Vdd为高电位的脉冲信号时，代表检测电路110检测出电子设备中发生ESD，检测信号Vdd处于低电位时，则代表电子设备处于正常状态。在部分实施例中，电压源Vdd为电子设备内的供电单元，用以驱动电子设备内的各电路或电子元件。

计数器电路120电连接于检测电路110，用以根据检测信号Sd，输出触发信号St。在部分实施例中，计数器电路120用以放大检测信号Sd，例如：控制检测信号Sd处于第一电位的时间长度。在部分实施例中，计数器电路120用以延长检测信号Sd处于第一电位的时间，以输出触发信号St。触发信号St处于第一电位的时间介于5毫秒～10毫秒，以确保启动防护电路130。

防护电路130电连接于计数器电路120，以接收触发信号St，并根据触发信号St被启动。例如：当电压源Vdd发生静电放电时，此时检测信号Sd、触发信号St皆处于第一电位，防护电路130根据触发信号St，保护集成电路芯片内的电路。在部分实施例中，防护电路130的数量可为一个或多个。

请参阅图1及图2，静电放电检测装置100设置于电子设备的集成电路芯片200内，用以检测集成电路芯片200内部是否发生ESD。集成电路芯片200包含多个电路单元210A～210D，防护电路130设于电路单元210A～210D的任一者内，检测电路110则设置于电路单元210A～210D外。举例而言，防护电路130与集成电路芯片200一并设计制作而成，亦即，防护电路130属于电路单元210A～210D的一部分。

在部分实施例中，检测电路110设于电路单元210A、210D之间，或集成电路芯片200内任一可能残留ESD的位置。据此，即便ESD不是直接发生于电路单元210A～210D内，静电放电检测装置100仍旧会在判断出ESD时，启动防护电路130，避免集成电路芯片200内因有残留ESD，而影响到电路单元210A～210D的正常运作。

为进一步说明本公开内容的实施方式，在此说明检测电路110的结构如后。在部分实施例中，检测电路110包含负极性检测电路111及正极性检测电路112，用以检测不同的ESD状态。负极性检测电路111用以接收电压源Vdd传来的电压信号。当电压源Vdd发生ESD，使电压信号产生高电位至低电位的负极性变化时，负极性检测电路111用以输出第一电位的负极性检测信号Sn。

举例而言，在部分实施例中，负极性检测电路111包含第一电阻R1及第一电容C1。第一电阻R1电连接电压源Vdd。第一电容C1电连接第一电阻R1。在电压源Vdd正常运作时，第一电阻R1与第一电容C1间的节点将保持在高电位。而当该电压源Vdd发生ESD，导致该电压信号产生高电位至低电位的负极性变化时，该第一电容R1的跨压相应产生高电位至低电位的负极性变化。在部分实施例中，负极性检测电路111还包含第一反相器111a，第一反相器111a的输入端电连接至第一电阻R1及第一电容C1，在第一电容C1的跨压产生高电位至低电位的负极性变化时，第一反相器111a即输出负极性检测信号Sn。

同理，在部分实施例中，正极性检测电路112包含第二电容C2及第二电阻R2。第二电容C2电连接该电压源Vdd。第二电阻R2则电连接第二电容C2。在电压源Vdd正常运作时，第二电容C2及第二电阻R2间的节点将保持在低电位。而当该电压源Vdd发生ESD，使电压信号产生低电位至高电位的正极性变化时，第二电阻R2的跨压相应产生低电位至高电位的正极性变化。在部分实施例中，负极性检测电路111还包含第二前反相器112a及第二后反相器112b。第二前反相器112a的输入端电连接第二电容C2及第二电阻R2。第二后反相器112b的输入端电连接第二前反相器112a的输出端。当第二电阻R2的跨压产生低电位至高电位的正极性变化时，第二后反相器112b的输出端即输出正极性检测信号Sp。

在部分实施例中，检测电路110还包含加法器电路113。加法器电路113电连接负极性检测电路111及正极性检测电路112，用以于接收到处于第一电位的负极性检测信号Sn或处于第一电位的正极性检测信号Sp时，输出检测信号Sd。举例而言，如图1所示，只要负极性检测信号Sn或正极性检测信号Sp处于高电位，加法器电路113即会控制输出的检测信号Sd处于高电位，并通过计数器电路120，输出触发信号St。

本公开内容的目的，是通过将检测电路110设于集成电路芯片200内任一可能残留ESD的位置，以提升ESD的防护效果。在部分实施例中，防护电路130本身即具备基本的ESD防护功能，而通过检测电路110及计数器电路120，将能进一步强化防护效果。请参阅图3，在部分实施例中，防护电路130包含箝位电路131。箝位电路131用以根据触发信号St，泄放静电放电电流，以排除ESD的干扰。

在其他部分实施例中，箝位电路131包含开关晶体管T1、第三电阻R3、第三电容C3及第三反相器131a。第三电阻R3电连接电压源Vdd。第三电容C3电连接第三电阻R3。第三反相器131a的输入端电连接第三电阻R3及第三电容C3。开关晶体管T1的控制端电连接第三反相器131a的输出端。开关晶体管T1的第一端电连接至电压源Vdd，在电压源Vdd发生ESD时，由于第三电容C3上的跨压发生变化，因此第三反相器131a会产生脉冲信号，导通开关晶体管T1，以泄放静电放电电流Ie。

由于当ESD并非发生于防护电路130(或箝位电路131)的所在位置时，第三电容C3上的跨压将不会立即产生明显改变，造成第三反相器131a不会输出脉冲信号以导通开关晶体管T1。因此，在部分实施例中，开关晶体管T1的控制端电连接至计数器电路120，以接收触发信号St。在触发信号St处于第一电位时，开关晶体管T1将被导通，以通过开关晶体管T1的第二端，泄放静电放电电流Ie。如此，即能作为ESD防护的第二道防线，确保开关晶体管T1能在集成电路芯片200内产生ESD时被导通。

请参阅图4，其是防护电路130的另一种实施例。在部分实施例中，防护电路130包含逻辑门132。逻辑门132电连接控制电路300、计数器电路120以及逻辑电路400。逻辑门132用以接收控制电路300输出的第一控制信号Sc1，以及接收计数器电路120输出的触发信号St，并相应第一控制信号Sc1与触发信号St输出第二控制信号Sc12。第二控制信号Sc12用以选择性地控制逻辑电路400。当触发信号St处于第一电位时，防护电路130将被启动，使得逻辑门132输出处于第二电位(如：低电位或禁能电位)的第二控制信号Sc2，以相应控制该逻辑电路400。

在部分实施例中，逻辑门132为一蕴含非闸(NIMPLY gate)。逻辑门132的第一输入端电连接计数器电路120，用以接收触发信号St。逻辑门132的第二输入端电连接控制电路300，用以接收第一控制信号Sc1。逻辑门132的输出端电连接至逻辑电路400，以根据第一控制信号Sc1及触发信号St输出第二控制信号Sc2。蕴含非闸包含反相器及与门(AND Gate)，当触发信号St为高准位时，触发信号会通过反相器，先被转变为低准位信号。因此，无论第一控制信号Sc1为何，第二控制信号Sc2皆会被锁定在低准位，使逻辑电路400不会被启动。

举例而言，在部分实施例中，控制电路300包含重置电路，第一控制信号Sc1为重置信号，重置电路用以根据重置信号对逻辑电路400进行重置。

通过本公开内容，当电压源Vdd发生ESD时，将输出位于第一准位的触发信号St，以启动防护电路130，使逻辑门132输出的第二控制信号Sc2被锁定在低准位，据此，即可避免在集成电路芯片200内发生ESD时，控制电路300输出的第一控制信号Sc1产生预期之外的变动，导致逻辑电路400误启动的问题。在其他实施例中，第一控制信号Sc1亦可为中断信号、警示信号或切换信号。

虽然本公开内容已以实施方式揭露如上，然其并非用以限定本公开内容，任何本领域技术人员，在不脱离本公开内容的精神和范围内，当可作各种更动与润饰，因此本公开内容的保护范围当视后附的权利要求所界定者为准。

符号说明

100 静电放电检测装置

110 检测电路

111 负极性检测电路

112 正极性检测电路

120 计数器电路

130 防护电路

200 集成电路芯片

210A 电路单元

210B 电路单元

210C 电路单元

210D 电路单元

131 箝位电路

300 控制电路

400 逻辑电路

R1 第一电阻

C1 第一电容

111a 第一反相器

R2 第二电阻

C2 第二电容

112a 第二反相器

112b 第三反相器

Vdd 电压源

Sn 负极性检测信号

Sp 正极性检测信号

Sd 检测信号

St 触发信号

Sc1 第一控制信号

Sc2 第二控制信号

Claims (16)

1.一种静电放电检测装置，包含：

检测电路，电连接至电压源，用以输出检测信号，其中于所述电压源发生静电放电时，所述检测信号处于第一电位；

计数器电路，电连接至所述检测电路，用以根据所述检测信号，输出触发信号；以及

一或多个防护电路，电连接所述计数器电路，用以根据所述触发信号，于所述电压源发生静电放电时被启动；

其中所述静电放电检测装置设置于集成电路芯片内，所述集成电路芯片包括多个电路单元，所述防护电路设置于所述多个电路单元任一者之内，所述检测电路设置于所述多个电路单元之外。

2.如权利要求1所述的静电放电检测装置，其中所述计数器电路用以控制所述检测信号处于所述第一电位的时间长度，以输出所述触发信号。

3.如权利要求1所述的静电放电检测装置，其中所述触发信号处于所述第一电位的时间介于5毫秒～10毫秒之间。

4.如权利要求1所述的静电放电检测装置，其中所述检测电路包含：

负极性检测电路，用以接收所述电压源传来的电压信号，当所述电压源发生静电放电，使所述电压信号产生高电位至低电位的负极性变化时，所述负极性检测电路用以输出所述第一电位的负极性检测信号；以及

正极性检测电路，用以接收所述电压源传来的所述电压信号，当所述电压源发生静电放电，使所述电压信号产生低电位至高电位的正极性变化时，所述正极性检测电路用以输出所述第一电位的正极性检测信号。

5.如权利要求4所述的静电放电检测装置，其中所述检测电路还包含：

加法器电路，电连接所述负极性检测电路及所述正极性检测电路，所述加法器电路用以于接收到所述第一电位的所述负极性检测信号或所述第一电位的所述正极性检测信号时，输出处于所述第一电位的所述检测信号。

6.如权利要求4所述的静电放电检测装置，其中所述负极性检测电路包含：

第一电阻，电连接所述电压源；以及

第一电容，电连接所述第一电阻，在所述电压源发生静电放电，使所述电压信号产生高电位至低电位的负极性变化时，所述第一电容的跨压相应产生高电位至低电位的负极性变化。

7.如权利要求6所述的静电放电检测装置，其中所述负极性检测电路还包含：

第一反相器，所述第一反相器的输入端电连接至所述第一电阻及所述第一电容，在所述第一电容的跨压产生高电位至低电位的负极性变化时，所述第一反相器输出所述第一电位的所述负极性检测信号。

8.如权利要求4所述的静电放电检测装置，其中所述正极性检测电路还包含：

第二电容，电连接所述电压源；以及

第二电阻，电连接所述第二电容，在所述电压源发生静电放电，使所述电压信号产生低电位至高电位的正极性变化时，所述第二电阻的跨压相应产生低电位至高电位的正极性变化。

9.如权利要求8所述的静电放电检测装置，其中所述正极性检测电路还包含：

第二前反相器，所述第二前反相器的输入端电连接所述第二电容及所述第二电阻；以及

第二后反相器，所述第二后反相器的输入端电连接所述第二前反相器的输出端，在所述第二电阻的跨压产生低电位至高电位的正极性变化时，所述第二后反相器的输出端输出所述第一电位的所述正极性检测信号。

10.如权利要求1所述的静电放电检测装置，其中所述防护电路包含箝位电路，用以根据所述触发信号，泄放静电放电电流。

11.如权利要求10所述的静电放电检测装置，其中所述箝位电路包含：

开关晶体管，所述开关晶体管的控制端电连接至所述计数器电路，所述开关晶体管的第一端电连接至所述电压源，所述开关晶体管用以根据所述触发信号导通，以通过所述开关晶体管的第二端泄放所述静电放电电流。

12.如权利要求11所述的静电放电检测装置，其中所述箝位电路还包含：

第三电阻，电连接所述电压源；

第三电容，电连接所述第三电阻；以及

第三反相器，所述第三反相器的输入端电连接所述第三电阻及所述第三电容，所述第三反相器的输出端电连接所述开关晶体管的所述控制端。

13.如权利要求1所述的静电放电检测装置，其中所述防护电路包含：

逻辑门，电连接控制电路、所述计数器电路以及逻辑电路，用以接收所述控制电路输出的第一控制信号，与所述计数器电路输出的所述触发信号，并相应所述第一控制信号与所述触发信号输出第二控制信号，以选择性地控制所述逻辑电路，其中当所述触发信号处于所述第一电位时，所述逻辑门输出处于低电位的所述第二控制信号，以相应控制所述逻辑电路。

14.如权利要求13所述的静电放电检测装置，其中，所述逻辑门的第一输入端电连接所述计数器电路，用以接收所述触发信号，所述逻辑门的第二输入端电连接所述控制电路，用以接收所述第一控制信号，所述逻辑门的输出端电连接至所述逻辑电路。

15.如权利要求13所述的静电放电检测装置，其中，所述逻辑门为蕴含非门。

16.如权利要求14所述的静电放电检测装置，其中，所述控制电路包含重置电路，所述第一控制信号为重置信号，所述重置电路用以根据所述重置信号对所述逻辑电路进行重置。

Images