CN101471331A - 组合式晶片模组封装结构和方法 - Google Patents

组合式晶片模组封装结构和方法 Download PDF

Info

Publication number
CN101471331A
CN101471331A CNA2007102035202A CN200710203520A CN101471331A CN 101471331 A CN101471331 A CN 101471331A CN A2007102035202 A CNA2007102035202 A CN A2007102035202A CN 200710203520 A CN200710203520 A CN 200710203520A CN 101471331 A CN101471331 A CN 101471331A
Authority
CN
China
Prior art keywords
base board
board unit
wafer
encapsulation
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007102035202A
Other languages
English (en)
Inventor
魏史文
吴英政
詹朝源
罗世闵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNA2007102035202A priority Critical patent/CN101471331A/zh
Priority to US12/060,106 priority patent/US7696619B2/en
Publication of CN101471331A publication Critical patent/CN101471331A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一种组合式晶片模组封装结构，包括至少二个基板单元和封装在所述基板单元上的至少一个功能性晶片。所述基板单元可以相互配合地连接成具有容置空间的封装单元，所述功能性晶片可封装在所述容置空间内。本发明还提供一种组合式晶片模组封装结构的方法。

Description

组合式晶片模组封装结构和方法
技术领域
本发明涉及一种晶片模组的封装结构和方法，特别涉及一种可方便灵活地实现多功能组合的组合式晶片模组封装结构和方法。
背景技术
随着电子产品的高智能化、高集成化的趋势，晶片封装也趋向于多功能、高集成的方向发展。
请参阅图1，其为一种习知的晶片封装结构，其包括一基板4、二个功能性晶片6、8。所述基板4内开有第一凹槽10和第二凹槽12，所述功能性晶片6、8分别放置于第一凹槽10和第二凹槽12内，并通过基板焊垫14与基板4实现电连接。
该晶片封装结构2通过在基板4上开设多层凹槽实现了多功能晶片的集成，但限制于凹槽的大小和基板内部电路设计，所述晶片模组封装结构仅针对特定的晶片，若想实现更多功能晶片的组合就必须重新设计和制造基板。因此，所述晶片封装结构缺乏灵活性和便利性。
发明内容
有鉴于此，有必要提供一种可以方便灵活地实现多功能组合的组合式晶片模组封装结构和方法。
一种组合式晶片模组封装结构，包括至少二个基板单元和封装在所述基板单元上的至少一个功能性晶片。所述基板单元可以相互配合地连接成具有容置空间的封装单元，所述功能性晶片可封装在所述容置空间内。
一种组合式晶片模组封装方法，其步骤包括：
选择至少二个大小、形状相互配合可连接成具有容置空间的基板单元；
分别在所述基板单元用于构成容置空间的表面上封装功能性晶片，形成独立的封装单元；
将所述封装单元组合连接成完整的晶片模组封装结构。
与现有技术相比，所述组合式晶片封装结构和方法提供了多种形状、大小可相互配合连接的基板单元，用于电连接不同大小、不同功能的各种晶片以形成具有不同功能的晶片封装单元。因此，可根据不同的需求对所述晶片封装单元进行组合搭配，最后堆叠连接成完整的组合式晶片模组封装结构。所述组合式晶片模组封装结构和方法不受单一基板形状与内部电路设置的局限，灵活方便。
附图说明
图1为现有的一种晶片封装结构示意图；
图2为本发明所提供的多个不同基板形状的晶片封装单元结构示意图；
图3为本发明所提供的组合式晶片模组封装方法流程图；
图4为本发明第一实施方式所提供的组合式晶片模组封装结构示意图；
图5为本发明第二实施方式所提供的组合式晶片模组封装结构示意图；
图6为本发明第三实施方式所提供的组合式晶片模组封装结构示意图；
图7为本发明第四实施方式所提供的组合式晶片模组封装结构示意图；
图8为本发明第五实施方式所提供的组合式晶片模组封装结构示意图。
具体实施方式
请参阅图2，其为本发明提供的多个不同基板形状的晶片封装单元。其中，第一晶片封装单元16包括一第一基板单元18和封装在其上的功能性晶片20。所述第一基板单元18的形状为一具有上表面18a和下表面18b的平板，所述第一基板单元18的上表面18a和下表面18b为用于封装所述功能性晶片20的封装部。所述第一基板单元18上表面18a的两端18c和下表面18b的两端18d为第一基板单元18的连接部，第一基板单元18通过其连接部18c和18d与其他基板单元实现电性连接。
第二晶片封装单元22包括一第二基板单元24和封装在其上的功能性晶片20。所述第二基板单元24具有一上表面24a和一下表面24b，在所述上表面24a开有一凹槽24c，所述凹槽24c有一底面24d。所述凹槽底面24d和所述第二基板的下表面24b为用于封装所述功能性晶片20的封装部。所述第二基板单元上表面24a和下表面24b的两端24e为第二基板单元24的连接部，第二基板单元24通过其连接部24a和24e与其它基板单元实现电性连接。
第三晶片封装单元26包括一第三基板单元28和封装在其上的功能性晶片20。所述第三基板单元28具有一上表面28a和一下表面28b，分别在所述第三基板单元上表面28a和下表面28b开设上凹槽28c和下凹槽28d，所述上凹槽28c有一底面28e，所述下凹槽28d有一底面28f。所述上凹槽底面28e和下凹槽底面28f为用于封装所述功能性晶片20的封装部。所述第三基板单元28上表面28a和下表面28b为第三基板单元28的连接部，第三基板单元28通过其连接部28a和28b与其它基板单元实现电性连接。
第四晶片封装单元30包括一第四基板单元32和封装在其上的功能性晶片20。所述第四基板单元32具有一上表面32a和一下表面32b，在所述上表面32a上开设有第一凹槽32c，所述第一凹槽32c有一底面32d。所述第一凹槽底面32d上开设有一第二凹槽32e，所述第二凹槽有一底面32f。所述第二凹槽底面32f和所述第四基板的下表面32b为用于封装所述功能性晶片20的封装部。所述第四基板单元30上表面32a、下表面32b的两端32g和第一凹槽的底面32d为第四基板单元30的连接部，第四基板单元30通过其连接部32a、32g和32d与其它基板单元实现电性连接。
第五晶片封装单元34包括一第五基板单元36和封装在其上的功能性晶片20。所述第五基板单元36具有一上表面36a、一下表面36b和两侧面36c，在上表面36a与两侧面36c的交界处开有两台阶状切口36d，在所述上表面36a的中部开有一中间凹槽36e，所述中间凹槽36e有一底面36f。所述中间凹槽底面36f和所述基板单元下表面36b为用于封装所述功能性晶片20的封装部。所述第五基板单元下表面36b的两端36g、上表面36a和所述台阶状切口36d为第五基板单元34的连接部，第五基板单元通过其连接部36d、36g和36a与其它基板单元实现电性连接。
可以理解，所述基板单元的形状不局限于上述五种形状，可根据需要进行适当的改进。所述基板的材料可为如：环氧树脂(Epoxy，俗称FR4)、聚酰亚胺(Polyimide，俗称FR5)、碳氢树脂(Teflon)；强化塑胶，如：杜劳特铬合金钢(Duruid)或陶瓷。
请参阅图3，其为本发明所提供的组合式晶片模组封装方法流程图，包括如下步骤：
步骤S801，选择基板单元：选择至少二个大小、形状相互配合且能够连接成具有容置空间的基板单元。所选择用于组合的基板单元的形状、大小和数量由所要封装的功能性晶片20的尺寸和数量决定。
步骤S802，封装晶片：将所选择的功能性晶片20分别电连接至对应的基板单元的封装部上，形成具有不同功能的晶片封装单元。根据具体要求，每个所述封装单元至少封装一个所述功能性晶片20，使得所述功能性晶片能位于组合后的晶片模组封装结构的容置空间内。所述功能性晶片20与所述基板单元的电连接方法可为覆晶封装或固晶打线。
步骤S803，堆叠封装：将所选择的形状和大小相互配合的晶片封装单元堆叠封装成一完整的晶片封装结构。所述晶片模组封装单元的连接部之间通过表面封装技术(SurfaceMounted Technology，SMT)、异方向性导电胶(Anisotropic Conductive Adhesives，ACA)或异方向性导电膜(Anisotropic Conductive Film，ACF)建立电性连接。
请参阅图4，其为本发明第一实施方式通过将二个第二晶片封装单元22组合而得到的晶片模组封装结构38，其包括二个第二晶片封装单元22和封装在其上的二个功能性晶片20。所述二个功能性晶片20分别封装在所述二个第二晶片封装单元22的凹槽底面24d内，所述二个凹槽24c开口相对，所述二个第二晶片封装单元22通过其上表面24a的连接部相互电性连接。整个晶片模组封装结构38可通过第二晶片封装单元22的下表面24b实现与外界的电连接。
请参阅图5，其为本发明第二实施方式通过将一第一晶片封装单元16和一第四晶片封装单元30组合所得到的晶片封装结构40，其包括一第一晶片封装单元16、一第四晶片封装单元30和分别封装在第一基板单元18和第四基板单元32上的功能性晶片20。所述二个功能性晶片20分别封装在所述第一基板单元18的下表面18b和所述第四基板单元32的第二凹槽底面32f，所述第一晶片封装单元16通过位于其下表面18b的连接部18d与所述第四晶片封装单元30的第一凹槽底面32d相互电性连接。整个晶片模组封装结构40可通过第四晶片封装单元30的下表面32b实现与外界的电性连接。
请参阅图6，其为本发明第三实施方式通过将一第二晶片封装单元22一第五晶片封装单元34组合所得到的晶片模组封装结构42，其包括一第二晶片封装单元22、一第五晶片封装单元34和分别封装在所述第二基板单元24和所述第五基板单元36上的功能性晶片20。所述二个功能性晶片20分别封装在所述第二基板单元24的凹槽底面24d和所述第五基板单元中间凹槽的底面36f，所述第五晶片封装单元通过其位于上表面36a与两侧面36c交界处的阶梯状切口36d的连接部与所述第二晶片封装单元22相互电性连接。整个晶片模组封装结构42可通过第五晶片封装单元34的下表面34b实现与外界的电性连接。
请参阅图7，其为本发明第四实施方式通过将一第三晶片封装单元26和一第二晶片封装单元22组合所得到的晶片模组封装结构44，其包括一第三晶片封装单元26、一第二晶片封装单元22、封装在所述第三基板单元上凹槽底面28e和下凹槽底面28f上的二个功能性晶片20和封装在所述第二基板单元凹槽底面24d上的一个功能性晶片20。所述第二晶片封装单元凹槽24c的开口正对着所述第三晶片封装单元26的上凹槽28c，所述第三晶片封装单元26通过其位于上表面28a与所述第二晶片封装单元22的凹槽底面24d相互电性连接。整个晶片模组封装结构44可通过所述第三晶片封装单元26的下表面28b实现与外界的电性连接。
请参阅图8，其为本发明第五实施方式通过将一第一晶片封装单元16和二个第二晶片封装单元22组合所得到的晶片模组封装结构46，其包括一第一晶片封装单元16、二个第二晶片封装单元22、分别封装在所述第一基板单元上表面18a、下表面18b的二个功能性晶片20和分别封装在二个所述第二晶片封装单元凹槽底面24d的功能性晶片20。所述第一晶片封装单元16和二个所述第二晶片封装单元22依次堆叠，第一晶片封装单元16夹置于二个第二晶片封装单元22之间，二个所述第二晶片封装单元22的凹槽24c开口相对设置，所述第一晶片封装单元16通过其位于上表面18a两端的连接部18c和下表面18b两端的连接部18d分别与位于其上、下方的两个第二晶片封装单元22相互电性连接。整个晶片模组封装结构46可通过位于最下方的第二晶片封装单元22实现与外界的电性连接。
可以理解，所述晶片封装单元之间组合堆叠的方式并不限于上述五种，可根据基板单元的形状、大小和所需要集成的功能进行组合搭配，其为本发明的实质精神。
上述组合式晶片模组封装结构和方法提供了多种不同形状的基板单元，利用在所述基板单元上封装不同功能的晶片以形成具有不同功能的晶片封装单元。通过对所述多个晶片封装单元的组合搭配以堆叠成具有多功能的晶片模组封装结构。相比于现有的在一个基板内实现多晶片封装的结构，本发明提供的封装结构和方法摆脱了基板形状、大小和内部线路布置的限制，具有灵活、方便的有益效果。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施方式所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (10)

  1. 【权利要求1】一种组合式晶片模组封装结构，包括至少二个基板单元和封装在所述基板单元上的至少一个功能性晶片，其特征在于：所述基板单元可以相互配合地连接成具有容置空间的封装单元，所述功能性晶片可封装在所述容置空间内。
  2. 【权利要求2】如权利要求1所述的组合式晶片模组封装结构，其特征在于：所述其中一个基板单元为一具有上、下表面的平板，所述基板单元上、下表面为可用于封装功能性晶片的封装部，在所述基板单元上、下表面的两端设有连接部，用于与其它基板单元相互连接。
  3. 【权利要求3】如权利要求1所述的组合式晶片模组封装结构，其特征在于：所述其中一个基板单元具有一上表面和一下表面，在所述基板的上表面开有一凹槽，所述凹槽底面和基板单元的下表面为可用于封装功能性晶片的封装部，在所述基板单元上、下表面的两端设有连接部，用于与其它基板单元相互连接。
  4. 【权利要求4】如权利要求1所述的组合式晶片模组封装结构，其特征在于：所述其中一个基板单元具有一上表面和一下表面，在所述基板单元的上表面和下表面分别开设有一凹槽，所述上、下表面的凹槽底面为可用于封装功能性晶片的封装部，在所述基板单元上、下表面的两端设有连接部，用于与其它基板单元相互连接。
  5. 【权利要求5】如权利要求1所述的组合式晶片模组封装结构，其特征在于：所述其中一个基板单元具有一上表面和一下表面，在所述基板单元的上表面开有一第一凹槽，在所述第一凹槽的底面开有一第二凹槽，所述第二凹槽底面和基板单元的下表面为可用于封装功能性晶片的封装部，在所述第一凹槽的底面设有连接部，用于与其它基板单元相互连接。
  6. 【权利要求6】如权利要求1所述的组合式晶片模组封装结构，其特征在于：所述其中一个基板单元具有一上表面、一下表面和二个侧面，在所述基板单元上表面与二个侧面地交界处开设有二个台阶状切口，在所述基板单元的上表面中部开设有一凹槽，所述凹槽底面和基板单元的下表面为可用于封装功能性晶片的封装部，在所述基板单元侧面的台阶状切口处设有连接部，用于与其它基板单元相互连接。
  7. 【权利要求7】一种组合式晶片模组封装方法，其步骤包括：
    选择至少二个大小、形状相互配合可连接成具有容置空间的基板单元；
    分别在所述基板单元用于构成容置空间的表面上封装功能性晶片，形成独立的封装单元；
    将所述封装单元组合连接成完整的晶片模组封装结构。
  8. 【权利要求8】如权利要求1所述的组合式晶片模组封装结构，其特征在于：所述功能性晶片可通过覆晶封装或固晶打线的方法与所述基板单元实现电连接。
  9. 【权利要求9】如权利要求1所述的组合式晶片模组封装结构，其特征在于：所述封装单元之间可通过表面封装技术、异方向性导电胶或异方向性导电膜相互建立电连接。
  10. 【权利要求10】如权利要求1所述的组合式晶片模组封装结构，其特征在于：所述基板单元的材料可为玻璃纤维、强化塑胶或陶瓷。
CNA2007102035202A 2007-12-28 2007-12-28 组合式晶片模组封装结构和方法 Pending CN101471331A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2007102035202A CN101471331A (zh) 2007-12-28 2007-12-28 组合式晶片模组封装结构和方法
US12/060,106 US7696619B2 (en) 2007-12-28 2008-03-31 Stack combination of plural chip package units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007102035202A CN101471331A (zh) 2007-12-28 2007-12-28 组合式晶片模组封装结构和方法

Publications (1)

Publication Number Publication Date
CN101471331A true CN101471331A (zh) 2009-07-01

Family

ID=40797143

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007102035202A Pending CN101471331A (zh) 2007-12-28 2007-12-28 组合式晶片模组封装结构和方法

Country Status (2)

Country Link
US (1) US7696619B2 (zh)
CN (1) CN101471331A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082128A (zh) * 2009-11-04 2011-06-01 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法
CN104952856A (zh) * 2015-06-27 2015-09-30 华东光电集成器件研究所 一种双面组装集成电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325828B2 (en) 2016-03-30 2019-06-18 Qorvo Us, Inc. Electronics package with improved thermal performance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
CN1996592B (zh) 2006-01-05 2010-05-12 鸿富锦精密工业（深圳）有限公司 影像感测器封装
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082128A (zh) * 2009-11-04 2011-06-01 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法
CN102082128B (zh) * 2009-11-04 2015-09-09 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法
US9305897B2 (en) 2009-11-04 2016-04-05 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
CN104952856A (zh) * 2015-06-27 2015-09-30 华东光电集成器件研究所 一种双面组装集成电路

Also Published As

Publication number Publication date
US7696619B2 (en) 2010-04-13
US20090166837A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US8367465B2 (en) Integrated circuit package on package system
KR101329355B1 (ko) 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
CN110120370A (zh) 半导体封装件和制造该半导体封装件的方法
KR101685501B1 (ko) 패키지 온 패키지
CN101211897B (zh) 多芯片半导体封装结构及封装方法
CN110324965A (zh) 包括相对电路板的系统级封装
US20090032969A1 (en) Arrangement of Integrated Circuit Dice and Method for Fabricating Same
CN1742372A (zh) 集成电路组合件
CN103229293B (zh) 半导体芯片封装、半导体模块及其制造方法
CN101355067A (zh) 多芯片模块的改进的电连接
CN101409279A (zh) 包含与芯片背面相连的电子元件的半导体器件
CN101359659A (zh) 半导体封装及制造方法、半导体模块和包括该模块的装置
CN102157394A (zh) 高密度系统级封装方法
CN102254890A (zh) 层叠式半导体封装及其制造方法
CN102110672A (zh) 芯片堆叠封装结构及其制造方法
CN101471331A (zh) 组合式晶片模组封装结构和方法
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
CN103915418A (zh) 半导体封装件及其制法
CN100559582C (zh) 芯片堆栈封装结构及其制造方法
CN102176419A (zh) 高集成度系统级封装方法
CN102157502B (zh) 系统级封装结构
CN110112113A (zh) 半导体封装件
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN101471330B (zh) 半导体封装结构
CN100552940C (zh) 半导体元件埋入承载板的叠接结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20090701