CN101471250B - 快闪存储器件及其制造方法 - Google Patents
快闪存储器件及其制造方法 Download PDFInfo
- Publication number
- CN101471250B CN101471250B CN2008101262152A CN200810126215A CN101471250B CN 101471250 B CN101471250 B CN 101471250B CN 2008101262152 A CN2008101262152 A CN 2008101262152A CN 200810126215 A CN200810126215 A CN 200810126215A CN 101471250 B CN101471250 B CN 101471250B
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- etch process
- implement
- conductive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 18
- 229910052731 fluorine Inorganic materials 0.000 claims description 18
- 239000011737 fluorine Substances 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- 239000003595 mist Substances 0.000 claims description 10
- 238000002425 crystallisation Methods 0.000 claims description 8
- 230000008025 crystallization Effects 0.000 claims description 8
- 239000000428 dust Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 13
- 229910052710 silicon Inorganic materials 0.000 claims 13
- 239000010703 silicon Substances 0.000 claims 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种快闪存储器件及其制造方法。根据本发明的方法，在半导体衬底上形成隧道介电层和非晶的第一导电层。实施退火工艺以将非晶第一导电层转变为结晶第一导电层。在所述结晶第一导电层上形成第二导电层。实施第一蚀刻工艺以图案化第二导电层。实施第二蚀刻工艺以除去在结晶第一导电层上的氧化物层。实施第三蚀刻工艺以图案化所述非晶第一导电层。
Description
相关申请
本申请要求2007年12月28日提交的韩国专利申请10-2007-0140283的优先权，其公开内容通过引用全部并入本文。
技术领域
本发明涉及一种制造快闪存储器件的方法，更具体涉及一种通过改善浮置栅极的图案化工艺可容易地形成浮置栅极的快闪存储器件的制造方法。
背景技术
随着半导体存储器件集成度的提高，不仅栅极的宽度而且栅极之间的距离都变窄。为了形成这样的微图案，必需改善用于形成这种半导体存储器件的工艺。以下通过实例说明一种用于形成快闪存储器件的方法。
在半导体衬底上形成隧道介电层(在周边区域中形成栅极介电层)。形成用于浮置栅极的导电层。通过实施蚀刻工艺形成隔离沟槽。在沟槽内形成隔离层，并且在用于浮置栅极的导电层和隔离层的表面上形成介电层。在介电层上形成用于控制栅极的导电层。然后形成用于栅极图案化工艺的硬掩模层和光刻胶图案。沿光刻胶图案来图案化所述硬掩模层。沿图案化的硬掩模层图案顺序地图案化用于控制栅极的导电层、介电层、用于浮置栅极的导电层和隧道介电层(栅极介电层)。
然而，随着半导体存储器件集成度的提高，浮置栅极之间的距离进一步地变窄，这可导致存储单元之间的干扰现象。
发明内容
一方面，本发明的方法通过形成浮置栅极来降低相邻存储单元之间的干扰，所述浮置栅极具有其中堆叠有多个导电层的结构。
另一方面，本发明的方法可通过在多个导电层的图案化工艺中实施使用包含氟(F)的气体的蚀刻工艺来防止浮置栅极的底部比浮置栅极的顶部变得更宽的现象。
根据本发明一个方面的制造快闪存储器件的方法包括：在半导体衬底上形成隧道介电层和非晶第一导电层，实施退火工艺以将非晶第一导电层转变为结晶第一导电层，在结晶第一导电层上形成第二导电层，实施第一蚀刻工艺以图案化第二导电层，实施第二蚀刻工艺以除去结晶第一导电层上的氧化物层，和实施第三蚀刻工艺以图案化非晶第一导电层。
非晶第一导电层优选包括未掺杂的多晶硅层。结晶第一导电层优选未掺杂的多晶硅层。
第二导电层优选包括掺杂的多晶硅层。非晶第一导电层优选形成为200～400埃的厚度。
结晶第一导电层优选形成为1～50埃的厚度。第二导电层优选形成为300～700埃的厚度。
第一、第二和第三蚀刻工艺优选使用干蚀刻工艺实施。第一蚀刻工艺和第三蚀刻工艺可通过使用混合气体产生等离子体来实施，该混合气体优选包含HBr和O2的混合气体或包含HBr、Cl2和O2的混合气体。
第二蚀刻工艺优选通过产生等离子体来实施，优选使用氟(F)气体或含氟(F)气体产生等离子体。含氟(F)气体优选包含CxFy，优选为C2F6、C3F8、C4F8或C5F8、SF6或NF3。
在实施第一蚀刻工艺之前，可实施除去第二导电层上的氧化物层的第四蚀刻工艺。第四蚀刻工艺优选使用通过采用氟(F)气体或含氟(F)气体产生等离子体的干蚀刻工艺来实施。含氟(F)气体优选包含CxFy，优选为C2F6、C3F8、C4F8或C5F8、SF6或NF3。
根据本发明一个方面的快闪存储器件包括：在半导体衬底上形成的隧道介电层、在所述隧道介电层上形成的第一导电层和第二导电层、和在所述第二导电层上形成的介电层和第三导电层。
第一导电层优选包括未掺杂的多晶硅层。第一导电层的上表面优选包括结晶第一导电层。第二导电层优选包括掺杂的多晶硅层。
附图说明
图1a～1f是说明根据本发明的快闪存储器件及其制造方法的截面图。
具体实施方式
参考附图描述根据本发明的具体的实施方案。然而，本发明不局限于所公开的实施方案，而是可以不同方式实现。提供所述实施方案以完成本发明的公开并使得本领域技术人员理解和实施本发明。本发明的范围由权利要求限定。
图1a～1f是说明根据本发明的快闪存储器件及其制造方法的截面图。
图1a说明包括单元区域和周边区域的半导体衬底100。在半导体衬底100的单元区域中形成隧道介电层102a。在半导体衬底100的周边区域中形成比隧道介电层102a更厚的栅极介电层102b。在隧道介电层102a和栅极介电层102b上形成用于浮置栅极的第一导电层104。第一导电层104是示例性地并优选地由未掺杂的非晶的多晶硅形成，以防止存储单元的阈值电压的改变，并且第一导电层104示例性地并优选地形成为200～400埃的厚度。
第一导电层104形成之后，实施退火工艺以改善电特性。由于进行退火工艺，第一导电层104的上表面结晶并因此变为第二导电层104a。例如，第二导电层104a可以形成为距离第一导电层104的顶部的1～50埃的深度。在此，使由于退火工艺而已经结晶的第二导电层104a的上表面氧化，从而可形成氧化物层。之后参考图1c描述在氧化物层上的图案化工艺。
在第二导电层104a上形成第三导电层106。第三导电层106示例性地并优选地由掺杂的多晶硅形成，所述第三导电层106优选厚度为300～700埃。然后在第三导电层106上形成硬掩模层和其隔离区是打开的光刻胶图案118。例如，硬掩模层可以通过顺序地层叠第一至第四硬掩模层108至114来形成。第一硬掩模层108优选由氮化物层形成，第二硬掩模层110优选由氧化物层形成，第三硬掩模层112优选由非晶碳层形成，第四硬掩模层114优选由氧氮化物层形成。用于使曝光工艺易于实施的ARC(抗反射涂层)116示例性地并优选地在第四硬掩模层114和光刻胶图案118之间形成。
参考图1b，通过沿光刻胶图案(参考图1a的118)实施蚀刻工艺，图案化ARC层(参考图1a的116)、第四硬掩模层(参考图1a的114)和第三硬掩模层(参考图1a的112)。除去光刻胶图案(参考图1a的118)、ARC层(参考图1a的116)和第四硬掩模层(参考图1a的114)。沿第三硬掩模层(参考图1a的112)的图案来图案化第二硬掩模层110，并且除去第三硬掩模层(参考图1a的114)。其后，通过沿第二硬掩模层110的图案来图案化第一硬掩模层108，暴露出第三导电层106。
参考图1c，如果在第三导电层106上形成具有不同蚀刻选择性的氧化物层，则下层导电层难以蚀刻。因此，优选实施除去氧化物层(未显示)的第一蚀刻工艺。第一蚀刻工艺优选使用干蚀刻工艺来实施。所述干蚀刻工艺优选通过采用氟(F)气体产生等离子体或采用含氟(F)气体产生等离子体来实施。例如，含氟(F)气体优选包含CxFy，优选为C2F6、C3F8、C4F8或C5F8，SF6或NF3。
然后实施图案化第三导电层106的第二蚀刻工艺。第二蚀刻工艺优选使用干蚀刻工艺来实施。干蚀刻工艺优选通过采用包含HBr和O2的混合气体或包含HBr、Cl2和O2的混合气体产生等离子体来实施。通过图案化第三导电层106暴露出第二导电层104a。
参考图1d，实施除去氧化物层的第三蚀刻工艺，该氧化物层可在第一导电层104的退火工艺中形成。第三蚀刻工艺优选使用干蚀刻工艺来实施。优选的是，通过优选采用氟(F)气体或含氟(F)气体产生等离子体来实施干蚀刻工艺。例如，含氟(F)气体优选包含CxFy，优选为C2F6、C3F8、C4F8或C5F8，SF6或NF3。在此，为了完全除去暴露的氧化物层，优选实施蚀刻工艺使得暴露出第二导电层104a。例如，优选实施第三蚀刻工艺使得除去距离暴露表面的1～100埃的深度的氧化物层，由此暴露第二导电层104a或第一导电层104。
然后示例性地并优选地实施顺序图案化第二导电层104a和第一导电层104的第四蚀刻工艺。第四蚀刻工艺优选使用干蚀刻工艺来实施。优选的是，通过优选采用含HBr和O2的混合气体或含HBr、Cl2和O2的混合气体产生等离子体来实施干蚀刻工艺。在第四蚀刻工艺过程中，优选和示例性地实施所述蚀刻工艺，使得第一导电层104对于下层隧道介电层102a和下层栅极介电层102b的蚀刻选择性为20∶1至50∶1，以防止对半导体衬底100的损伤。
参考图1e，图案化暴露的隧道介电层102a和暴露的栅极介电层102b，并且除去暴露的半导体衬底100，由此形成沟槽120。在此，优选完全除去第二硬掩模层(参考图1d的110)所有残留部分。
参考图1f，在沟槽(参考图1e的120)内部形成隔离层122。除去第一硬掩模层(参考图1e的108)。控制隔离层122的EFH(有效场氧化物高度)之后，在隔离层122和浮置栅极105的表面上形成介电层124。在介电层124上形成用于控制栅极的第四导电层126。
因此，可以保持用于浮置栅极的导电层的陡峭横向的坡度，即防止其变的不陡峭。因此，可以确保浮置栅极105之间的距离并且可以防止对半导体衬底100的损伤。
如上所述，根据本发明，通过形成具有多个导电层的浮置栅极，可以降低相邻存储单元之间的干扰。
此外，当在多个导电层的图案化工艺中在界面处形成氧化物层时，所述氧化物层优选使用含氟(F)气体除去。因此，可以防止其中浮置栅极的底部变得比浮置栅极的顶部变得更宽的现象。因此，存储单元之间的干扰可以进一步降低。
已经提出本发明的公开的实施方案以使得本领域技术人员能够容易地实施本发明，并且本领域技术人员可通过这些实施方案的组合实施本发明。然而，本发明的范围不限于如上所述的实施方案，而是应该解释为本发明仅仅由所附的权利要求和它们的等同物所限定。
Claims (12)
1.一种制造快闪存储器件的方法，所述方法包括：
在半导体衬底上形成隧道介电层和未掺杂的非晶硅层；
实施退火工艺以使所述未掺杂的非晶硅层的表面结晶使得形成结晶硅层；
在所述结晶硅层上形成掺杂的结晶硅层，使得形成具有所述未掺杂的非晶硅层、所述结晶硅层和所述掺杂的结晶硅层的浮置栅极；
实施第一蚀刻工艺以图案化所述掺杂的结晶硅层；和
实施第二蚀刻工艺以除去在所述结晶硅层上的所有氧化物层；和实施第三蚀刻工艺以图案化所述结晶硅层和所述未掺杂的非晶硅层。
2.根据权利要求1所述的方法，包括将所述未掺杂的非晶硅层形成为200～400埃的厚度。
3.根据权利要求1所述的方法，包括将所述结晶硅层形成为1～50埃的厚度。
4.根据权利要求1所述的方法，包括将所述掺杂的结晶硅层形成为300～700埃的厚度。
5.根据权利要求1所述的方法，包括使用干蚀刻工艺实施所述第一、第二和第三蚀刻工艺。
6.根据权利要求1所述的方法，包括通过使用包含HBr和O2的混合气体或包含HBr、Cl2和O2的混合气体产生等离子体来实施所述第一蚀刻工艺和所述第三蚀刻工艺。
7.根据权利要求1所述的方法，包括通过使用氟(F)气体或含氟(F)气体产生等离子体来实施所述第二蚀刻工艺。
8.根据权利要求7所述的方法，包括通过使用含C2F6、C3F8、C4F8、C5F8、SF6或NF3的气体产生等离子体实施所述第二蚀刻工艺。
9.根据权利要求1所述的方法，还包括在实施所述第一蚀刻工艺之前，实施第四蚀刻工艺以除去在所述掺杂的结晶硅层上的氧化物层。
10.根据权利要求9所述的方法，包括使用通过采用氟(F)气体或含氟(F)气体产生等离子体的干蚀刻工艺来实施所述第四蚀刻工艺。
11.根据权利要求10所述的方法，包括使用通过采用包含C2F6、C3F8、C4F8、C5F8、SF6或NF3的气体产生等离子体的干蚀刻工艺来实施所述第四蚀刻工艺。
12.一种快闪存储器件，包括：
在半导体衬底上形成的隧道介电层；
具有未掺杂的非晶硅层、结晶硅层和掺杂的结晶硅层的浮置栅极；和
沿所述浮置栅极的表面形成的介电层；和
在所述介电层上形成的控制栅极。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070140283A KR100953049B1 (ko) | 2007-12-28 | 2007-12-28 | 플래시 메모리 소자 및 그의 제조 방법 |
| KR10-2007-0140283 | 2007-12-28 | ||
| KR1020070140283 | 2007-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101471250A CN101471250A (zh) | 2009-07-01 |
| CN101471250B true CN101471250B (zh) | 2012-06-20 |
Family
ID=40797056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101262152A Expired - Fee Related CN101471250B (zh) | 2007-12-28 | 2008-06-26 | 快闪存储器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7871910B2 (zh) |
| JP (1) | JP2009164553A (zh) |
| KR (1) | KR100953049B1 (zh) |
| CN (1) | CN101471250B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790360B2 (en) * | 2007-03-05 | 2010-09-07 | Micron Technology, Inc. | Methods of forming multiple lines |
| TW201036142A (en) * | 2009-03-16 | 2010-10-01 | Nanya Technology Corp | Manufacturing method of supporting structure for stack capacitor in semiconductor device |
| US8329533B2 (en) * | 2010-05-17 | 2012-12-11 | Chingis Technology Corporation | Stacked capacitor for double-poly flash memory |
| KR101660483B1 (ko) * | 2010-05-25 | 2016-09-28 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101094486B1 (ko) * | 2010-07-09 | 2011-12-19 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| KR20130044699A (ko) * | 2011-10-24 | 2013-05-03 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 이의 제조 방법 |
| CN102394243B (zh) * | 2011-11-02 | 2018-01-26 | 上海华虹宏力半导体制造有限公司 | 自对准闪存中的浮栅结构及其制造方法 |
| CN104269409B (zh) * | 2014-10-16 | 2017-02-15 | 上海新储集成电路有限公司 | 一种nand闪存及制备方法 |
| US10056395B2 (en) * | 2016-03-29 | 2018-08-21 | Macronix International Co., Ltd. | Method of improving localized wafer shape changes |
| CN113206094B (zh) * | 2020-02-03 | 2022-07-29 | 联芯集成电路制造(厦门)有限公司 | 半导体元件的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328343A (zh) * | 2001-07-16 | 2001-12-26 | 世界先进积体电路股份有限公司 | 叠层栅式快闪存储器的制造方法 |
| US6362511B1 (en) * | 1998-09-04 | 2002-03-26 | Kabushiki Kaisha Toshiba | MIS-type semiconductor device having a multi-portion gate electrode |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2861582B2 (ja) * | 1992-01-16 | 1999-02-24 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US5350698A (en) * | 1993-05-03 | 1994-09-27 | United Microelectronics Corporation | Multilayer polysilicon gate self-align process for VLSI CMOS device |
| US5767004A (en) * | 1996-04-22 | 1998-06-16 | Chartered Semiconductor Manufacturing, Ltd. | Method for forming a low impurity diffusion polysilicon layer |
| US6373114B1 (en) * | 1998-10-23 | 2002-04-16 | Micron Technology, Inc. | Barrier in gate stack for improved gate dielectric integrity |
| JP2004363443A (ja) * | 2003-06-06 | 2004-12-24 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP4671775B2 (ja) * | 2004-06-25 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2005340844A (ja) | 2005-06-13 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR20070079644A (ko) * | 2006-02-03 | 2007-08-08 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR20070092509A (ko) * | 2006-03-10 | 2007-09-13 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 형성 방법 |
| KR20070093252A (ko) * | 2006-03-13 | 2007-09-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| JP2008016499A (ja) * | 2006-07-03 | 2008-01-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100757327B1 (ko) * | 2006-10-16 | 2007-09-11 | 삼성전자주식회사 | 불 휘발성 메모리 소자의 형성 방법 |
-
2007
- 2007-12-28 KR KR1020070140283A patent/KR100953049B1/ko not_active IP Right Cessation
-
2008
- 2008-06-10 JP JP2008151186A patent/JP2009164553A/ja active Pending
- 2008-06-11 US US12/137,101 patent/US7871910B2/en not_active Expired - Fee Related
- 2008-06-26 CN CN2008101262152A patent/CN101471250B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362511B1 (en) * | 1998-09-04 | 2002-03-26 | Kabushiki Kaisha Toshiba | MIS-type semiconductor device having a multi-portion gate electrode |
| CN1328343A (zh) * | 2001-07-16 | 2001-12-26 | 世界先进积体电路股份有限公司 | 叠层栅式快闪存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100953049B1 (ko) | 2010-04-14 |
| KR20090072229A (ko) | 2009-07-02 |
| US7871910B2 (en) | 2011-01-18 |
| CN101471250A (zh) | 2009-07-01 |
| JP2009164553A (ja) | 2009-07-23 |
| US20090166709A1 (en) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101471250B (zh) | 快闪存储器件及其制造方法 | |
| KR100948093B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI441333B (zh) | 半導體裝置及其製造方法 | |
| EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| TWI661540B (zh) | 記憶元件的製造方法 | |
| US20090029523A1 (en) | Method of Fabricating Flash Memory Device | |
| JP2007184518A (ja) | フィン構造の半導体素子の形成方法 | |
| TWI506768B (zh) | 非揮發性記憶體及其製造方法 | |
| TWI447814B (zh) | 半導體裝置中凹入閘極之製造方法 | |
| KR100694973B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| CN101197329A (zh) | Sonos快闪存储器及其制作方法 | |
| TWI226683B (en) | Method of fabricating a flash memory | |
| US20080160698A1 (en) | Method for fabricating a semiconductor device | |
| US20120007218A1 (en) | Semiconductor device with one-side contact and fabrication method thereof | |
| US7595252B2 (en) | Method of manufacturing a semiconductor memory device | |
| US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
| JP4836730B2 (ja) | 半導体装置、およびその製造方法 | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| JP2003031702A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TWI233665B (en) | Method of fabricating a flash memory | |
| KR100991382B1 (ko) | 다면 채널을 갖는 트랜지스터 및 그 형성방법 | |
| CN114005749A (zh) | 沟槽的制作方法、存储器件的制作方法 | |
| KR100894771B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN104733368B (zh) | 浅沟槽隔离结构的减薄方法 | |
| KR20060074177A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120620 Termination date: 20140626 |
|
| EXPY | Termination of patent right or utility model |