CN101459071A - 去除硅衬底表面氧化硅层及形成接触孔的方法 - Google Patents
去除硅衬底表面氧化硅层及形成接触孔的方法 Download PDFInfo
- Publication number
- CN101459071A CN101459071A CNA2007100944751A CN200710094475A CN101459071A CN 101459071 A CN101459071 A CN 101459071A CN A2007100944751 A CNA2007100944751 A CN A2007100944751A CN 200710094475 A CN200710094475 A CN 200710094475A CN 101459071 A CN101459071 A CN 101459071A
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- silicon
- layer
- oxide layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种去除硅衬底表面氧化硅层的方法，包括如下步骤：将带有氧化硅层的硅衬底置入刻蚀设备中，所述硅衬底表面形成有氧化硅层，所述刻蚀设备中形成有NH4F原子团，其与硅衬底表面氧化硅层发生反应生成固态(NH4)2SiF6；将硅衬底加热，使硅衬底上的(NH4)2SiF6气化，抽出加热设备中的(NH4)2SiF6气体。相应的，本发明还提供一种形成接触孔的方法。本发明通过把硅衬底表面的自然氧化硅层转化成氟硅酸氨以钝化硅衬底表面，然后加热，使氟硅酸氨气化，抽走氟硅酸氨的气体，去除了硅衬底表面的氧化硅层，防止了现有技术的对硅衬底表面造成损伤。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种去除硅衬底表面氧化硅层及形成接触孔的方法。
背景技术
为了制备可靠的半导体器件，需要控制半导体衬底比如硅表面性能，众所周知，当硅表面接触到含有氧气的气体(比如空气)时，会在表面形成自然氧化硅层。在制备半导体器件之前必须去除这层自然氧化硅层。而且，制备半导体器件包括在硅表面形成氧化硅层，通常只希望去除该去除的部分，以形成电路图形。
通常采用CHF3气体或者采用CmFn和H2去除硅表面的自然氧化硅层。然而由于采用上述气体刻蚀硅衬底表面的自然氧化硅层之后，会在硅表面残留一些含有CxFx的有机物，导致硅表面的电阻升高。
为了解决硅表面含有CxFx的有机物残留问题，现有技术提出了另一种去除硅衬底表面氧化硅层的技术方案。
首先采用CHF3气体去除硅衬底表面的自然氧化硅层，这样硅表面会有一些含有CxFx的有机物残留；然后采用NF3去除硅表面的有机物。
图1至5给出现有技术的去除硅表面氧化硅层的结构示意图。首先参照图1，提供带有氧化硅层21的硅衬底22。所述硅衬底21放置于蚀刻装置(未示出)中。向蚀刻装置中通入CHF3气体，同时向蚀刻装置加高频电压，CHF3气体被电离成CF3离子30，并到达其上形成有氧化硅层的硅衬底22的表面。
参照图2，硅衬底22表面的氧化硅层21与成CF3离子30发生反应，去除了氧化硅层21，同时，在硅衬底22表面残留含有CxFx基团的有机物23，同时在硅衬底22中生成蚀刻损坏层24，如图3所示。
向蚀刻装置的蚀刻腔中通入由NF3和He构成的比例为5:200sccm的混合气体，反应腔中的气体压力为300mTorr，同时加频率为13.56MHz、功率为0.15W/cm2的电压，高频电压施加时间为30s，将NF3电离，分解为F自由基(freeredical)来去除有CxFx基团。该发明中将NF3和He气混合，目的是为了降低蚀刻速率，进行稳定蚀刻。NF3在等离子体中分裂，形成F自由基31，参照图4为硅衬底22表面含有有CxFx基团基团的有机物23和蚀刻损坏层24以及到达硅衬底22表面的F自由基31。
参照图5，从硅衬底22上去除有机物23和蚀刻损坏层24。去除的有机物从反应腔的出口被抽走。
在专利号为5100504的美国专利中还可以发现更多与上述技术方案相关的信息。
然而采用上述技术方案工艺步骤较为复杂，尤其是采用上述技术去除暴露出半导体衬底的接触孔中的自然氧化硅层时候，由于接触孔形成在半导体衬底上的氧化硅层中，在去除自然氧化硅层的时候同时会去除接触孔的侧壁的氧化硅层，有可能加大接触孔的尺寸，可能导致短路。
现有技术还采用另一种去除硅衬底表面的自然氧化硅层的方法，采用惰性气体等离子体比如Ar轰击硅衬底的表面。然而这种方法可能损坏硅衬底的表面，尤其是当硅衬底表面形成有图案时候，会损坏图案的形状。
发明内容
本发明解决的问题是提供一种去除硅衬底表面氧化硅层和形成接触孔的方法，防止了现有技术中对硅衬底表面产生损伤。
为解决上述问题，本发明提供一种去除硅衬底表面氧化硅层的方法，包括如下步骤：将带有氧化硅层的硅衬底置入刻蚀设备中，所述硅衬底表面形成有氧化硅层，所述刻蚀设备中形成有NH4F原子团，其与硅衬底表面氧化硅层发生反应生成固态(NH4)2SiF6；将硅衬底加热，使硅衬底上的(NH4)2SiF6气化。
可选地，所述NH4F原子团为通过电离NH2和NF3气体产生，所述NH2和NF3气体的比例为2:1至10:1。
可选地，所述电离的频率为13.56MHz。
可选地，所述加热步骤为在加热设备中进行，所述加热温度范围为70至100℃，并抽出加热设备中的(NH4)2SiF6气体。
可选地，所述氧化硅层为自然氧化硅层。
相应地，本发明提供一种形成接触孔的方法，包括如下步骤：提供依次带有半导体器件层和介质层的硅衬底；在介质层中形成开口，所述开口暴露出硅衬底或者半导体器件层中的多晶硅层；将带有氧化硅层的硅衬底置入刻蚀设备中，所述硅衬底表面形成有氧化硅层，所述刻蚀设备中形成有NH4F原子团，其与硅衬底表面氧化硅层发生反应生成固态(NH4)2SiF6；将硅衬底加热，使硅衬底上的(NH4)2SiF6气化，抽出刻蚀设备中的(NH4)2SiF6气体；在硅衬底上介质层中的开口中填充导电材料并研磨至与介质层齐平；在介质层上对着开口位置形成金属垫层。
可选地，所述NH2和NF3气体为通过电离NH2和NF3气体产生，所述NH2和NF3气体的比例为2:1至10:1。
可选地，所述电离NH2和NF3频率为13.56MHz。
可选地，加热的温度范围为70至100℃。
本发明还提供一种形成接触孔的方法，包括如下步骤：提供依次带有半导体器件层和介质层的硅衬底；在介质层中形成开口，所述开口暴露出硅衬底或者半导体器件层中的多晶硅层；将硅衬底置入刻蚀设备中，所述刻蚀设备中形成有NH4F原子团，其与开口内暴露出的硅衬底或者多晶硅层表面的氧化硅层发生反应生成固态(NH4)2SiF6；将硅衬底取出刻蚀设备；将硅衬底置入向开口内沉积接触层设备中；将硅衬底加热，使硅衬底上的(NH4)2SiF6气化，抽出沉积接触层设备的(NH4)2SiF6气体；在硅衬底上介质层中的开口中填充导电材料并研磨至与介质层齐平；在介质层上对着开口位置形成金属垫层。
可选地，所述NH4F原子团为通过电离NH2和NF3气体产生，所述NH2和NF3气体的比例为2:1至10:1。
可选地，加热的温度范围为70至100℃。
与现有技术相比，本技术方案具有以下优点：通过把硅衬底表面的自然氧化硅层转化成氟硅酸氨以钝化硅衬底表面，然后加热，使氟硅酸氨气化，抽走氟硅酸氨的气体，去除了硅衬底表面的氧化硅层，防止现有技术的去除硅衬底表面的自然氧化硅层时候对硅衬底造成损伤。
本技术方案还提供一种形成接触孔的方法，通过把开口中暴露出的硅衬底表面的自然氧化硅层转化成氟硅酸氨，然后加热，使氟硅酸氨气化，抽走氟硅酸氨的气体，去除了硅衬底表面的氧化硅层，然后向开口内填充导电层，形成接触孔。该技术方案提高了接触孔的质量。
本技术方案还提供另一形成接触孔的方法，通过把开口中暴露出的硅衬底表面的自然氧化硅层转化成氟硅酸氨以钝化硅衬底表面，然后在硅衬底上进行其他半导体工艺，当需要向开口内填充导电层时候，将硅衬底加热，使氟硅酸氨气化，抽走氟硅酸氨的气体，然后向开口内填充导电层，形成接触孔。该技术方案提高了接触孔的质量，也增大生产灵活性，而且相对应的生成(NH4)2SiF6刻蚀设备中就不需要带有加热器件。
附图说明
图1至5是现有技术的去除硅表面氧化硅层的结构示意图；
图6是本发明的去除硅表面氧化硅层的具体实施方式的流程示意图；
图7至9是根据图6的去除硅表面氧化硅层的结构示意图；
图10至14是本发明的另一个实施例的形成接触孔的结构示意图；
图15是本发明的一个实施例的蚀刻设备示意图。
具体实施方式
本发明提供一种去除硅衬底表面氧化硅层的方法，通过把硅衬底表面的自然氧化硅层转化成氟硅酸氨以钝化硅衬底表面，然后加热，使氟硅酸氨气化，抽走氟硅酸氨的气体，去除了硅衬底表面的氧化硅层。
参照图6，本发明首先提供一种去除硅衬底表面氧化硅层的方法，包括如下步骤：
执行步骤S101，将带有氧化硅层的硅衬底置入刻蚀设备中，所述硅衬底表面形成有氧化硅层，所述刻蚀设备中形成有NH4F原子团，其与硅衬底表面氧化硅层发生反应生成固态(NH4)2SiF6。所述NH4F原子团为通过电离NH2和NF3气体产生，所述NH2和NF3气体的比例为2:1至10:1。所述电离NH2和NF3频率为13.56MHz。
执行步骤S102，将硅衬底加热，使硅衬底上的(NH4)2SiF6气化，所述加热步骤为在加热设备中进行，所述加热温度范围为70至100℃，并抽出加热设备中的(NH4)2SiF6气体。
下面参照图7至10详细说明本发明的去除硅表面氧化硅层的工艺过程。首先参照图7，提供硅衬底32，所述硅衬底32上形成有氧化硅层31，所述氧化硅层31可以为采用比如化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺形成的氧化硅层；或者为自然氧化层，所述自然氧化层为当硅衬底保留于含氧的气体比如空气中表面会发生自然氧化，生成一层约几个埃厚度的氧化硅层。
参照图8，将带有氧化硅层31的硅衬底32置入刻蚀设备(未示出)中，所述刻蚀设备中形成有NH4F原子团34，其到达硅衬底表面，与氧化硅层31发生如下反应：
NH4F原子团+SiO2→(NH4)2SiF6+H2O
反应生成氟硅酸氨((NH4)2SiF6)层33。所述(NH4)2SiF6在常温下(约室温下)为稳定的固体，但是在温度大于70℃以上会被气化。
所述NH4F原子团为通过将NH2和NF3电离生成，所述NH2和NF3气体比例为2:1至10:1，所述电离频率为13.56MHz，作为本发明的一个实施方式，所述NH2和NF3气体比例可以为2:1、3:1、4:1、5:1、6:1、7:1、8:1、9:1、10:1，所述NH2和NF3发生如下反应：
NH2+NF3→NH4F原子团+NH4F·(HF)x+N2
在电离NH2和NF3产生NH4F原子团的同时，还生成NH4F·HFx基团和N2。同时，在NH2和NF3混合气体中还会加入N2，用于调节与硅衬底32上的氧化硅层31的反应速度。
如图9所示，将硅衬底32加热，使硅衬底32上生成的(NH4)2SiF6层33气化，所述加热步骤在加热设备中进行，意即可以直接在刻蚀设备中进行加热去除(NH4)2SiF6气体；也可以把硅衬底32从刻蚀设备中取出，把(NH4)2SiF6层33作为硅衬底32的钝化层，进行其它工艺之后，当需要去除硅衬底32上的(NH4)2SiF6层33时候，将其置入加热设备中气化(NH4)2SiF6层33，并抽出加热设备中的(NH4)2SiF6气体，从而去除硅衬底32表面的氧化硅层31。
本发明通过把硅衬底表面的自然氧化硅层转化成氟硅酸氨以钝化硅衬底表面，然后加热，使氟硅酸氨气化，抽去氟硅酸氨的气体，去除了硅衬底表面的氧化硅层，防止了现有技术中采用惰性气体的等离子体轰击所产生的损伤。
本发明还提供一个形成接触孔实施例，下面参照附图10至14加以说明。
首先，参照图10，提供依次带有半导体器件层和介质层206的硅衬底200。所述半导体器件层形成有MOS晶体管，包括依次位于硅衬底200上的栅介质层201；多晶硅栅层202；位于栅介质层201和多晶硅栅层202两侧的硅衬底200上的侧墙203；位于栅介质层201两侧的硅衬底200中的低掺杂源/漏延伸区204；以及位于栅介质层201两侧的硅衬底200中的重掺杂源/漏极205。
所述介质层206用于将半导体器件层与上层器件进行纵向隔离。所述介质层206可以为氧化硅、氮化硅、各种低K材料，比如为掺碳的氧化硅等。形成所述半导体器件以及介质层206为本领域技术人员公知技术，在此不加赘述。
在介质层206中形成开口207。所述开口207暴露出硅衬底200中的源/漏极205。在半导体工艺中，也可能对MOS晶体管的多晶硅栅层引出，因此会在介质层206中对着多晶硅栅层202的位置形成开口。这个实施方式未在本实施例中示出，其技术与本实施例的类似。
参照图11，由于介质层206中的开口207暴露出硅衬底200中的源/漏极205，因此会在开口207中硅衬底200的源/漏极205表面形成自然氧化硅层208。所述自然氧化硅层208厚度约为几个埃数量级。
参照图12，将硅衬底200置入刻蚀设备(未示出)中，所述刻蚀设备中形成有NH4F原子团209，其到达硅衬底200表面，与其中的源/漏极205表面的氧化硅层208发生如下反应：
NH4F原子团+SiO2→(NH4)2SiF6+H2O
反应生成氟硅酸氨((NH4)2SiF6)层210。所述(NH4)2SiF6在常温下(约室温下)为稳定的固体，但是在温度大于70℃以上会被气化。
所述NH4F原子团209为通过电离NH2和NF3混合气体产生，所述NH2和NF3气体的比例为2:1至10:1。所述电离NH2和NF3频率为13.56MHz。作为本发明的一个实施方式，所述NH2和NF3气体比例可以为2:1、3:1、4:1、5:1、6:1、7:1、8:1、9:1、10:1。所述NH2和NF3发生如下反应：
NH2+NF3→NH4F原子团+NH4F·HFx+N2
在电离NH2和NF3产生NH4F原子团的同时，还生成NH4F·HFx基团和N2。同时，在NH2和NF3混合气体中还会加入N2，用于调节与硅衬底32上的氧化硅层33的反应速度。
参照图13，将硅衬底加热，使硅衬底上的(NH4)2SiF6层210气化，抽出刻蚀设备中的(NH4)2SiF6气体，从而去除自然氧化层208。
所述硅衬底200加热的温度范围为70至100℃。
作为本实施例的一个实施方式，所述硅衬底32的加热温度为80℃。
作为本实施例另一个实施方式，所述硅衬底32加热的温度为90℃。
参照图14，为在开口207中填充导电材料结构示意图。具体工艺为：在硅衬底200上介质层206中的开口207中填充导电材料，并蚀刻至与介质层207齐平。然后在介质层207上对着开口位置形成金属垫层211，所述金属垫层211与半导体衬底上形成的MOS晶体管的源/漏极205相电连接。
上述形成接触孔的实施例中，直接在蚀刻设备中进行加热去除开口207内生成的氟硅酸氨((NH4)2SiF6)层210。在实际工艺中，可以利用生成的氟硅酸氨((NH4)2SiF6)层210在常温下(约为室温25℃)为稳定的固态的特点作为硅衬底200表面的钝化层。不直接在蚀刻设备中进行加热去除表面的氧化硅层208，而是将带有上述结构的硅衬底200取出刻蚀设备，然后进行所需的半导体工艺，当需要沉积导电层填充开口207的时候，再将硅衬底200置入沉积设备中，在沉积设备中进行加热硅衬底，使硅衬底上的氟硅酸氨((NH4)2SiF6)层210气化，同时抽去(NH4)2SiF6气体。这样不仅可以提高接触孔工艺的质量，也使生产灵活性更大，而且相对应的生成(NH4)2SiF6刻蚀设备中就不需要带有加热器件。
本发明还提供一种刻蚀硅衬底表面的氧化硅层的刻蚀设备。具体结构如图15所示。包括：
刻蚀腔301，所述刻蚀腔301被抽气系统310抽为真空，所述刻蚀腔301中置有硅衬底100；
位于刻蚀腔301上的进气口302和出气口309，所述出气口309与抽气系统310相连通。
产生等离子体装置309，所述产生等离子体装置309用于产生NH4F原子团，本设备中，产生等离子体装置309产生的NH4F原子团(如图15中灰色团区域)通过进气管进入刻蚀腔301。
气体源，所述气体源包括用于向产生等离子体装置309分别提供N2、NH2和NF3气体的气体源303、304和305。所述N2、NH2和NF3气体的气体源303、304和305通过阀门306、307、308与产生等离子体装置309相连。
如果直接在刻蚀腔内进行加热去除(NH4)2SiF6，则刻蚀腔还包括有加热设备(未示出)，用于将硅衬底100加热。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种去除硅衬底表面氧化硅层的方法，其特征在于，包括如下步骤：
将带有氧化硅层的硅衬底置入刻蚀设备中，所述硅衬底表面形成有氧化硅层，所述刻蚀设备中形成有NH4F原子团，其与硅衬底表面氧化硅层发生反应生成固态(NH4)2SiF6；
将硅衬底加热，使硅衬底上的(NH4)2SiF6气化。
2.根据权利要求1所述的去除硅衬底表面氧化硅层的方法，其特征在于，所述NH4F原子团为通过电离NH2和NF3气体产生，所述NH2和NF3气体的比例为2:1至10:1。
3.根据权利要求2所述的去除硅衬底表面氧化硅层的方法，其特征在于，所述电离的频率为13.56MHz。
4.根据权利要求1所述的去除硅衬底表面氧化硅层的方法，其特征在于，所述加热步骤为在加热设备中进行，所述加热温度范围为70至100℃，并抽出加热设备中的(NH4)2SiF6气体。
5.根据权利要求1至4中任一所述的去除硅衬底表面氧化硅层的方法，其特征在于，所述氧化硅层为自然氧化硅层。
6.一种形成接触孔的方法，其特征在于，包括如下步骤：
提供依次带有半导体器件层和介质层的硅衬底；
在介质层中形成开口，所述开口暴露出硅衬底或者半导体器件层中的多晶硅层；
将带有氧化硅层的硅衬底置入刻蚀设备中，所述硅衬底表面形成有氧化硅层，所述刻蚀设备中形成有NH4F原子团，其与硅衬底表面氧化硅层发生反应生成固态(NH4)2SiF6；
将硅衬底加热，使硅衬底上的(NH4)2SiF6气化，抽出刻蚀设备中的(NH4)2SiF6气体；
在硅衬底上介质层中的开口中填充导电材料并研磨至与介质层齐平；
在介质层上对着开口位置形成金属垫层。
7.根据权利要求6所述的形成接触孔的方法，其特征在于，所述NH2和NF3气体为通过电离NH2和NF3气体产生，所述NH2和NF3气体的比例为2：1至10：1。
8.根据权利要求7所述的形成接触孔的方法，其特征在于，所述电离NH2和NF3频率为13.56MHz。
9.根据权利要求6所述的形成接触孔的方法，其特征在于，加热的温度范围为70至100℃。
10.一种形成接触孔的方法，其特征在于，包括如下步骤：
提供依次带有半导体器件层和介质层的硅衬底；
在介质层中形成开口，所述开口暴露出硅衬底或者半导体器件层中的多晶硅层；
将硅衬底置入刻蚀设备中，所述刻蚀设备中形成有NH4F原子团，其与开口内暴露出的硅衬底或者多晶硅层表面的氧化硅层发生反应生成固态(NH4)2SiF6；
将硅衬底取出刻蚀设备；
将硅衬底置入向开口内沉积接触层设备中；
将硅衬底加热，使硅衬底上的(NH4)2SiF6气化，抽出沉积接触层设备的(NH4)2SiF6气体；
在硅衬底上介质层中的开口中填充导电材料并研磨至与介质层齐平；
在介质层上对着开口位置形成金属垫层。
11.根据权利要求10所述的形成接触孔的方法，其特征在于，所述NH4F原子团为通过电离NH2和NF3气体产生，所述NH2和NF3气体的比例为2：1至10：1。
12.根据权利要求10所述的形成接触孔的方法，其特征在于，加热的温度范围为70至100℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100944751A CN101459071B (zh) | 2007-12-13 | 2007-12-13 | 去除硅衬底表面氧化硅层及形成接触孔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100944751A CN101459071B (zh) | 2007-12-13 | 2007-12-13 | 去除硅衬底表面氧化硅层及形成接触孔的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459071A true CN101459071A (zh) | 2009-06-17 |
| CN101459071B CN101459071B (zh) | 2010-12-22 |
Family
ID=40769838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100944751A Expired - Fee Related CN101459071B (zh) | 2007-12-13 | 2007-12-13 | 去除硅衬底表面氧化硅层及形成接触孔的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459071B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637586A (zh) * | 2011-02-12 | 2012-08-15 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| US9368369B2 (en) * | 2014-11-06 | 2016-06-14 | Applied Materials, Inc. | Methods for forming a self-aligned contact via selective lateral etch |
| CN105742157A (zh) * | 2014-12-30 | 2016-07-06 | Asm Ip控股有限公司 | 氧化锗预清洁模块和方法 |
| TWI641046B (zh) * | 2014-03-19 | 2018-11-11 | 荷蘭商Ａｓｍ Ｉｐ控股公司 | 積體電路的製造方法 |
| US10373850B2 (en) | 2015-03-11 | 2019-08-06 | Asm Ip Holding B.V. | Pre-clean chamber and process with substrate tray for changing substrate temperature |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI235424B (en) * | 2003-09-18 | 2005-07-01 | Nanya Technology Corp | Method for forming a contact opening |
-
2007
- 2007-12-13 CN CN2007100944751A patent/CN101459071B/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637586A (zh) * | 2011-02-12 | 2012-08-15 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN102637586B (zh) * | 2011-02-12 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| TWI641046B (zh) * | 2014-03-19 | 2018-11-11 | 荷蘭商Ａｓｍ Ｉｐ控股公司 | 積體電路的製造方法 |
| US9368369B2 (en) * | 2014-11-06 | 2016-06-14 | Applied Materials, Inc. | Methods for forming a self-aligned contact via selective lateral etch |
| CN105742157A (zh) * | 2014-12-30 | 2016-07-06 | Asm Ip控股有限公司 | 氧化锗预清洁模块和方法 |
| KR20160082476A (ko) * | 2014-12-30 | 2016-07-08 | 에이에스엠 아이피 홀딩 비.브이. | 게르마늄 산화물 전-세정 모듈 및 프로세스 |
| CN105742157B (zh) * | 2014-12-30 | 2019-08-27 | Asm Ip控股有限公司 | 氧化锗预清洁模块和方法 |
| KR102358262B1 (ko) | 2014-12-30 | 2022-02-04 | 에이에스엠 아이피 홀딩 비.브이. | 게르마늄 산화물 전-세정 모듈 및 프로세스 |
| US10373850B2 (en) | 2015-03-11 | 2019-08-06 | Asm Ip Holding B.V. | Pre-clean chamber and process with substrate tray for changing substrate temperature |
| US11264255B2 (en) | 2015-03-11 | 2022-03-01 | Asm Ip Holding B.V. | Pre-clean chamber and process with substrate tray for changing substrate temperature |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459071B (zh) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103443906B (zh) | 触点清洁的方法 | |
| EP1656693B1 (en) | Masking methods | |
| CN100541718C (zh) | 形成半导体器件精细图形的方法及用其形成接触的方法 | |
| CN100517605C (zh) | 镶嵌结构的制造方法 | |
| CN101868850A (zh) | 半导体装置的制造方法 | |
| CN101459071B (zh) | 去除硅衬底表面氧化硅层及形成接触孔的方法 | |
| CN102148191A (zh) | 接触孔形成方法 | |
| US6083815A (en) | Method of gate etching with thin gate oxide | |
| CN101189709B (zh) | 具有降低的蚀刻率微负载的钨硅化物蚀刻处理 | |
| KR102287682B1 (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| CN100468690C (zh) | 高深宽比自对准接触刻蚀中减低接触电阻的方法 | |
| CN102054745A (zh) | 形成接触孔的方法 | |
| CN101459111A (zh) | 浅沟槽隔离区形成方法及介质层形成方法 | |
| CN101123214B (zh) | 双镶嵌结构的制作方法 | |
| JP2007234667A (ja) | 半導体装置の製造方法 | |
| EP3142145B1 (en) | Method of forming integrated circuit contacts | |
| CN102091703B (zh) | 清洗刻蚀腔室侧壁聚合物的方法及接触孔的形成方法 | |
| CN102487016A (zh) | 晶体管制作方法 | |
| US20070039923A1 (en) | Method for preventing charge-up in plasma process and semiconductor wafer manufactured using same | |
| CN104701242A (zh) | 接触孔的刻蚀方法 | |
| JP2005086080A (ja) | 半導体装置の製造方法 | |
| CN113497148A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN102194736B (zh) | 半导体器件的制作方法 | |
| KR100548564B1 (ko) | 비트 라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101222 Termination date: 20181213 |