CN101458954A - 多位数据存储系统和读取操作 - Google Patents
多位数据存储系统和读取操作 Download PDFInfo
- Publication number
- CN101458954A CN101458954A CNA2008101911887A CN200810191188A CN101458954A CN 101458954 A CN101458954 A CN 101458954A CN A2008101911887 A CNA2008101911887 A CN A2008101911887A CN 200810191188 A CN200810191188 A CN 200810191188A CN 101458954 A CN101458954 A CN 101458954A
- Authority
- CN
- China
- Prior art keywords
- data
- reading
- storage unit
- coupling
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
提供了一种用于N位数据非易失性存储系统的多位数据存储系统和读取操作。该方法包括:参照在多个存储单元中与所选存储单元相关的相邻存储单元的数据状态,确定从所选存储单元中获得的读取数据是否需要补偿;以及如果该读取数据需要补偿,则用补偿读取数据代替该读取数据。
Description
技术领域
本发明涉及半导体存储设备和存储系统。更具体地,本发明涉及一种多位数据存储系统和读取方法。
背景技术
当今的电子设备,尤其是诸如MP3播放器、PMP、移动电话、笔记本电脑、和PDA这样的移动设备,依赖于以易失性和/或非易失性存储设备实现的数据存储设备。移动设备需要不断增长的更大的数据存储容量,以提供各种功能,诸如视频回放等等。为了满足增长的数据存储容量的需求,多位存储设备(即,存储设备的每组存储单元能够至少存储2位数据)已经代替了1位存储设备。示范性的存储多位数据的多位存储设备例如在美国专利第6,122,188号、第6,075,734号和第5,923,587号中已经揭示,它们的内容通过引用而被共同结合至此。
如果一个存储单元中存储1位数据,则所述存储单元将呈现为两个阈值电压分布中的一个。也就是说,该存储单元将被分别置于与数据值1和0相关的两个状态中的一个。另一方面,如果一个存储单元中存储2位数据,则所述存储单元将呈现为四个阈值电压分布中的一个。也就是说,该存储单元可以被分别置于与数据值11、10、00、和01相关的四个状态中的一个。图1是对应于四个数据状态的阈值电压分布的概念性图解。
组分阈值电压分布应当被密切控制,以允许每个阈值电压分布连贯存在于所定义的阈值电压窗口内。一种被成功应用于完成这个目标的控制方法是通常被称为增量阶跃脉冲编程(incremental step pulse programming,ISPP)方案的编程方法。根据该ISPP方案,可以使用编程循环的序列将编程阈值电压关于给定阈值电压分布移动已定义的增量。更小的ISPP编程增量一般允许对阈值电压分布的更精确的限定。对各个阈值电压分布的仔细控制允许在数据状态之间的更好的电压容限限定。然而,更小的ISPP编程增量也会延长将存储单元编程至期望状态所需要的时间的量,而更长的数据编程循环一般是不希望的。因此,ISPP编程增量的大小必须与编程时间加以权衡。
即使使用了ISPP方案,用于每个数据状态的阈值电压分布也可能会因为多个因素而从它的已定义的阈值电压分布窗口扩展。例如,如由图1中虚线10、11、12和13所示,每个阈值电压分布可能因为例如在编程期间相邻存储单元之间的耦合而扩展。这种耦合被称作电场耦合或F聚耦合(F-polycoupling)。
参见图2,假设存储单元MCA已经被编程为四个数据状态中的一个,而存储单元MCB当前正在被编程。在这些假设的情况下,当存储单元MCB被编程时电荷在它的浮置栅极FG上累积。当发生这种情况时,相邻存储单元MCA的浮置栅极FG和存储单元MCB的浮置栅极FG之间的电势因此而增加。即使在存储单元MCB编程完成之后,由于相邻浮置栅极之间的耦合,结果增加的阈值电压仍然保持。在此,存储单元MCB包括关于存储单元MCA沿字线方向和/或位线方向放置的存储单元。由于这样的耦合,先前已编程的存储单元MCA的阈值电压增加,结果是,每个阈值电压分布扩展(或加宽)为如图1中的虚线10、11、12、和13所示。因为每个数据状态的阈值电压分布加宽,所以数据状态之间的各个电压容限减少,以及读取容限减少。
在例如美国专利第5,867,429号中揭示了一种用于解决由于这种耦合现象而导致的阈值电压分布扩展的技术,其内容通过引用而被结合至此。关于该耦合现象的其他背景讨论也可以通过回顾于2007年2月9日提交的韩国专利申请第0683858号而获得。
考虑到上述描述,由于相应的阈值电压分布因电场耦合/F聚耦合而倾向于扩展,因此很难获得多位存储单元的数据状态之间的足够的读取容限。结果,将难以精确地确定已编程的存储单元的数据状态。对这个问题的传统补救方法倾向于增加包括多位存储单元的存储单元阵列的整体大小和布局面积,但抵消了正在进行的以进一步减少在当今电子产品中使用的存储系统的大小的努力。
发明内容
本发明的实施例提供了一种能够提高整体读取容限和存储系统可靠性的存储系统和读取操作。
在一个实施例中,本发明提供了一种用于包括多个存储单元的存储系统的读取操作,其中每个存储单元存储多位数据,该方法包括:参照在多个存储单元中与所选存储单元相关的相邻存储单元的数据状态,确定从所选存储单元中获得的读取数据是否需要补偿;以及如果该读取数据需要补偿,则用补偿读取数据取代该读取数据。
在另一个实施例中,本发明提供了一种用于包括多个存储单元的存储系统的读取方法,其中每个存储单元存储多位数据,该方法包括:确定从多个存储单元中的所选存储单元中读取获得的数据是否是可纠正的,当确定该读取数据是不可纠正的时,从由于电场耦合/F聚耦合而潜在地影响所选存储单元的当前阈值电压分布的多个相邻存储单元中读取数据,参照从多个相邻存储单元中读取的数据,确定该读取数据是否需要补偿;以及如果该读取数据需要补偿,则用补偿数据代替该读取数据。
在另一个实施例中,本发明提供了一种存储系统,包括:具有多个存储单元的非易失性存储设备,每个存储单元存储多位数据;以及存储控制器,用于控制该非易失性存储设备,其中,在读取操作期间,该存储控制器被配置成参照在多个存储单元中与所选存储单元相关的相邻存储单元的数据状态,确定从所选存储单元中获得的读取数据是否需要补偿,以及当确定该读取数据需要补偿时,该存储控制器进一步被配置成用补偿读取数据代替该读取数据。
附图说明
图1是示出因电场耦合/F聚耦合而导致的阈值电压分布的扩展的视图;
图2是示出存储单元之间发生的电场耦合/F聚耦合的视图;
图3A至图3C是示出根据本发明的一个实施例的用于存储系统的读取方法的相关视图;
图4是根据本发明的一个实施例的存储系统的框图;
图5是根据本发明的一个实施例的总结了用于存储系统的读取操作的流程图;
图6和图7是概念性示出根据本发明的一个实施例的用于存储系统的读取操作的视图;
图8是进一步总结图5中的F聚耦合读取操作的流程图;
图9是根据本发明的另一个实施例的总结了用于存储系统的读取操作的流程图;以及
图10是示出根据本发明的一个实施例的包括存储系统的通用计算系统的框图。
具体实施方式
将参照附图更详细地描述本发明的若干实施例。然而,本发明可以以多种不同的形式实现,并且不应被解释为局限于这里所述的实施例。相反,提供这些实施作为教导性的例子。
根据本发明的实施例的存储系统能够存储多位(多级)数据。在示出的实施例中,为便于解释,将存储系统描述为每个存储单元存储2位数据。然而,对本领域技术人员来说很显然的是本发明不仅限于2位数据,而是涵盖所有N位数据存储系统,其中N大于1。
然而,由于在设计示例中使用2位数据并如在图3A中所示,所以每个存储单元将被编程为四个数据状态ST0、ST1、ST2、和ST3中的一个。仅当每个存储单元不受电场耦合/F聚耦合的影响时才能够获得理想的(或希望的)阈值电压分布。然而,如在图3B中所示,每个存储单元的阈值电压(阈值电压分布)因电场耦合/F聚耦合而扩展。参见图3B中的虚线。
如果存储单元的阈值电压因相邻存储单元之间的电场耦合/F聚耦合而增加,如上所提及的,则因减少的读取容限而导致的读取错误的概率增加。为了解决这个限制,如在图3C中所示的当从所选的存储单元中读取数据时,根据本发明的一个实施例的存储系统被配置为从由于电场耦合/F聚耦合而潜在影响所选的(即,当前被编程的)存储单元的每个相邻存储单元中读取数据。然后,该存储系统参照(即,基于)从相邻存储单元中读取的相应数据来补偿从该所选的存储单元中读取的数据。这个方法的方面以下将更详细地描述。因此,即使由于相应的阈值电压分布已因电场耦合/F聚耦合而扩展以致很难在相邻数据状态之间获得正确的读取容限,也仍然有可能精确地确定所选的存储单元的编程状态。
图4是根据本发明的一个实施例的存储系统的框图。
参见图4,存储系统1000包括非易失性存储器1100和存储控制器1200。非易失性存储器1100包括多个存储单元,它们中的每一个存储N位数据,其中N是大于1的整数。非易失性存储器1100可以是磁性随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PRAM)、电阻式随机存取存储器(ReRAM)、聚合物随机存取存储器(PoRAM)、快闪存储器、以及电荷阀闪(CTF)存储器等等。存储控制器1200响应于从外部电路(此后,一般性地称之为“主机“)接收的命令(例如,数据请求)来控制非易失性存储器1100的操作。
在图4的所述实施例中,存储控制器1200包括处理单元1210、错误检测和纠正(ECC)块1220、缓冲器块1230、以及第一和第二接口块1240和1250。处理单元1210响应于通过第一接口块1240从主机接收的命令而操作。处理单元1210参照所接收的命令通过第二接口块1250控制非易失性存储器1100。
缓冲器块1230被用于临时存储与针对于非易失性存储器1100的读取操作或编程操作相关的数据。因此,缓冲器块1230可以被处理单元1210用作工作存储器。
该ECC块1240产生与在编程操作期间要被存储在非易失性存储器1100中的写入数据相关的ECC数据。ECC块1240也对在读取操作期间从非易失性存储器1100中获得的读取数据执行错误检测和/或纠正操作。可以使用各种传统已知的电路来实现处理单元1210、ECC块1220、缓冲器块1230、以及第一和第二接口块1240和1250。
在图4所示的实施例中,可以使用例如串行高级技术附件(serial advancedtechnology attachment,SATA)接口、并行AT附件(parallel AT attachment,PATA)接口、通用串行总线(universal serial BUS,USB)接口、小型计算机系统接口(small computer system interface,SCSI)、增强型小型磁盘机接口(enhanced small disk interface,ESDI)、和/或集成驱动电子设备(integrated driveelectronics,IDE)接口来实现第一接口块1240。第一接口块1240的这些特定实施例是被惯常理解的并且可以由现用的组件和相关软件而得到的。
在其操作中,存储控制器1200能够有效地补偿从遭受一些量的电场耦合/F聚耦合的所选存储器中获得的读取数据。也就是说,所选的(即,请求存取的)存储单元表现出的电压分布可能由于相邻存储单元的编程操作而受到电场耦合/F聚耦合的影响。
通过使得该存储控制器1200读取关于邻近于该所选存储单元的存储单元的数据状态而至少部分地实现上述操作,邻近于该所选存储单元的存储单元可能呈现与该所选存储单元的电场耦合/F聚耦合。“相邻存储单元”的定义可能根据存储系统设计而不同,或可以由存储系统的操作条件来不同地定义。然而,读取一个或多个相邻存储单元的数据状态以正确区分所选存储单元的数据状态的方法步骤将被称为“F聚耦合读取操作”。这将随后更具体地描述。
在本发明的某些实施例中,来自所选存储单元的读取数据可以执行或不执行与F聚耦合读取操作相关的“数据补偿”而被提供给主机。即使当因电场耦合/F聚耦合减少的读取容限另外使这样的区分非常难或不可能时,使用可选地提供的F聚耦合读取操作以执行数据补偿的能力允许整个读取操作(和相关的读取方法)精确地区分所选存储单元的数据状态。
图5是根据本发明的一个实施例的总结了用于存储系统的读取操作的流程图。关于图5描述的示范性读取操作是通过额外参照图4的存储系统和图6的概念图而做出的。
当从主机接收到隐含读取操作的命令(例如,读取请求)时(100),存储控制器1200控制非易失性存储器1100从由该命令所识别的所选存储单元中读取数据。然后,非易失性存储器1100以传统方式在存储控制器1200的控制下执行该读取操作,并将从非易失性存储器1100中的结果读取到的数据传送至存储控制器1200(110)。所传送的数据可以被临时存储在存储控制器1200的缓冲器块1230中。
为便于解释并如在图6中概念性示出的,存储单元2被假定为是“所选存储单元”,通过当前读取操作从中将获得N位数据(在所述例子中为2位数据)。存储单元3至7被定义为是“相邻存储单元”(即,由于电场耦合或F聚耦合而潜在地影响存储单元2的编程状态的存储单元)。
在将读取数据从非易失性存储器1100传送至存储控制器1200之后,ECC块1220参照存储在缓冲器块1230中的读取数据执行错误检测和纠正操作(120)。ECC块1220可以执行惯常理解的一个或多个ECC操作。该ECC操作将确定所读取的数据是否包括一个或多个错误,并且如果是,则确定数据错误(或多个错误)是否在ECC块1220的纠正能力内(130)。当在读取数据中没有识别出数据错误或仅有可纠正的数据错误被识别(130=是)时,读取数据被传送至请求的主机(140)。
然而,如果读取数据包含不能由ECC块1220纠正的数据错误(130=否),则执行F聚耦合读取操作(150)。也就是说,存储控制器1200控制非易失性存储器1100执行该F聚耦合读取操作。该F聚耦合读取操作从由于电场耦合或F聚耦合而潜在地影响所选存储单元的阈值电压分布的相邻存储单元3、4、5、6、和7(图6)中读取数据。
在一个实施例中,可以通过连同地址信息一起从存储控制器1200向非易失性存储器1100提供与该F聚耦合读取操作相关的特定读取命令来执行该F聚耦合读取操作。由该F聚耦合读取操作读取的相邻存储单元3、4、5、6、和7的各个数据状态被传送至存储控制器1200。该结果得到的“相邻存储单元读取数据”可以被存储在存储控制器1200的缓冲器块1230中。存储控制器1200现在可以使用所存储的相邻存储单元读取数据来修改或补偿从所选的存储单元中获得的读取数据(160)。将在下面另外详细描述一个示范性的补偿方法。
在补偿了读取数据(即,可以用修改的读取数据代替初始读取数据)之后,该结果得到的“补偿读取数据”被施加于ECC块1220以进行额外的错误检测和纠正循环(170)。当该补偿读取数据被确定为是可纠正的时,它被传送至请求的主机(140)。否则,如果该补偿读取数据仍然是不可纠正的,则指示读取错误(190)
共同参考图4至图8,假设包括从所选存储单元中获得的数据的、具有ST2的数据状态的(初始)读取数据包括不可纠正的数据错误。当在所应用的F聚耦合读取操作期间考虑到相邻存储单元读取数据时,必须确定所选存储单元的当前数据状态ST2是否是因电场耦合/F聚耦合而已实际改变所选存储单元的编程状态的其的编程或阈值电压分布扩展而导致的。
为此并如图8中所示,处理单元1210计算关于所选存储单元2的F聚耦合漂移值(Vdrift)(161)。该F聚耦合漂移值(Vdrift)可以参照每个相邻存储单元3、4、5、6、和7的各个数据状态和相关耦合率而被确定。也就是说,与该所选存储单元相关的F聚耦合漂移值(Vdrift)可以由下列关系确定:
其中,i是相邻存储单元的数目,α是所选存储单元和每个相邻存储单元之间的耦合率,并且ΔV是与将每个相邻存储单元编程至预定状态相关的电压偏差。
例如,该F聚耦合漂移值(Vdrift)可以由所选存储单元2与第一相邻存储单元3之间的第一耦合率α1和与将第一相邻存储单元3编程至其当前编程状态(例如,ST0、ST1、ST2或ST3)相关的电压偏差ΔV的乘积来确定。与每个相邻存储单元和该所选存储单元相关定义的类似乘积可以被综合用于确定该F聚耦合漂移值(Vdrift)(即,相应的第二至M的耦合率和第二至第M相邻存储单元的电压偏差)。
在所述实施例中,可以在存储在缓冲器块1230中的数据表格中找到对应于各个耦合率α1至α5的电压偏差ΔV和状态ST0至ST3。在存储系统上电操作期间,该表格可以从非易失性存储器1100中加载到缓冲器块1230中。
返回到图8,存储控制器1200计算与区分所选存储单元2的“当前数据状态”(例如,ST2)相关的读取电压(例如,第一和第二读取电压,图7中的VRa和VRb)的平均读取电压值((VRa+VRb)/2)。读取电压信息和/或所计算的平均值可以被存储在上面提及的表格中。
接下来,处理单元1210确定该F聚耦合漂移值(Vdrift)是否高于该平均读取电压值(162)。如果该F聚耦合漂移值(Vdrift)高于该平均读取电压值,则从所选存储单元2中获得的读取数据由对应的具有数据状态ST1(即,假定阈值电压分布小于与数据状态ST2相关的阈值电压分布)的补偿读取数据所“代替”(163)。在此背景下,用补偿的数据代替该读取数据可以包括改变被传送至请求的主机设备的数据值和/或重新编程所选存储单元以获得对应于该补偿读取数据的正确的阈值电压分布。这样,当所计算的F聚耦合漂移值(Vdrift)被确定为高于对应的平均读取电压值时,从统计上讲该所选存储单元2很可能先前被编程至下一个较低阈值电压分布——在该所述的例子中是数据状态ST1——而不是由该所选存储单元2所展示的当前数据状态ST2。因此,用补偿读取数据来代替从所选存储单元2中获得的读取数据。
然而,当所计算的F聚耦合漂移值(Vdrift)小于平均读取电压值时,从统计上讲从所选存储单元2中获得的(初始的)读取数据很可能是正确的并且其被保持而不被补偿读取数据所代替。
在上述的实施例中,可以以不同的方式来使用所计算的F聚耦合漂移值(Vdrift)和对应的平均读取电压值之间的关系,以定义补偿读取数据。例如,所计算的F聚耦合漂移值(Vdrift)是该对应的平均读取电压值的至少两倍的情况,以及在阈值电压分布中的单向下转移可能不充分的情况。由此,可以调用双转移(即,在设计示例中用ST0数据代替ST2数据)。根据本发明的实施例,依赖于与存储系统存储的M位数据相关的数据状态(和阈值电压分布)的数目、其之间的读取容限以及之间的整个关系,可以使用所计算的F聚耦合漂移值(Vdrift)和对应的平均读取电压值之间的任意数目的比率、百分比(向上或向下)、和/或其它数学关系来确定适当的补偿读取数据。
图9是根据本发明的另一个实施例的总结了用于存储系统的读取操作的流程图。
参照图4和图9,该读取操作开始于对于顺序读取操作的请求(200)。存储控制器1200控制非易失性存储器1100以执行该顺序读取操作。作为该读取操作的结果,读取数据(一些或所有的已识别的顺序读取的数据)被从非易失性存储器1100传送至存储控制器1200(210)。该被发送的读取数据可以被临时存储在存储控制器1200的缓冲器块1230中。使用该F聚耦合读取操作来补偿该读取数据中的一位或多位数据的数据状态(220)。这个方法步骤可以与在图7中的描述的方法步骤基本相同。
接下来,ECC块1220对存储在缓冲器块1230中的读取数据执行错误检测和纠正操作(230)。通过ECC块1220的操作,确定该读取数据是否是可纠正的(240)。如果该读取数据是可纠正的,则它被传送至请求的主机(250)。然后,存储控制器1200确定所有请求的顺序读取的数据是否已经被传送至请求的主机设备(260)。如果不是,重复方法步骤210到250,直到传送所有请求的顺序读取的数据。
然而,如果由ECC块1220确定的数据读取是不可纠正的,则该顺序读取操作失败(270),并且存储控制器1200通知请求的主机该顺序读取失败。
快闪存储器是一种能够在电源被中断时保留所存储的数据的非易失性存储器。由于诸如移动电话、PDA、数字照相机、便携式游戏控制台、和MP3播放器的移动设备被广泛使用,所以快闪存储器也被广泛用于数据和代码存储。此外,快闪存储器可以被用在诸如HDTV、DVD、路由器、和GPS的家用电器中。
图10是根据本发明的一个实施例的包括该存储系统的计算逻辑系统的一般框图。计算系统2000包括微处理器2100、用户接口2200、诸如基带芯片集的调制解调器2600、存储控制器2400、和快闪存储设备2500,所有这些通过总线2001电连接。存储控制器2400和快闪存储设备2500构成根据本发明实施例的存储系统,并且可以被实质上配置为类似于图4中的存储系统。存储控制器2400将正由/将由微处理器2100处理的N位数据存储到快闪存储设备2500中。如果计算系统2000是移动设备,则可以额外提供电池2300。尽管在附图中未示出,但是对于本领域的技术人员来说显然的是,计算系统2000进一步包括应用芯片集、相机图像处理器(CIS)、移动DRAM。此外,对本领域的技术人员来说很显然的是,快闪存储器和存储控制器可以被配置在存储卡上。
上面揭示的主题应当被理解成说明性的,而不是限制性的,并且所附权利要求意欲涵盖所有这样的修改、改进、和其它实施例,其都落在本发明的范围内。因此,在法律所允许的最大限度内,本发明的范围由下列权利要求和它们的等同物以最广泛可容许的阐述而确定,而不受先前的详细描述的约束或限制。
对相关申请的交叉引用
本美国非临时专利申请要求于2007年9月6日提交的韩国专利申请第10-2007-0090618号的优先权,其内容通过引用而被合并至此。
Claims (19)
1、一种用于包括多个存储单元的存储系统的读取操作,其中每个存储单元存储多位数据,该方法包括:
参照所述在多个存储单元中与所选存储单元相关的相邻存储单元的数据状态,确定从所选存储单元中获得的读取数据是否需要补偿;以及
如果该读取数据需要补偿,则用补偿读取数据取代该读取数据。
2、根据权利要求1的方法,其中,该需要补偿的读取数据具有比与所述补偿读取数据相关的阈值电压分布更高的阈值电压分布。
3、根据权利要求1的方法,进一步包括:
关于该所选存储单元执行读取操作以获得该读取数据;
确定该读取数据是否是可纠正的;以及
当确定该读取数据是不可纠正的时,参照所述相邻存储单元的数据状态确定该读取数据是否需要补偿,以及如果该读取数据需要补偿,则用补偿数据代替该读取数据。
4、根据权利要求3的方法,进一步包括:
当该读取数据被确定为可纠正的时,在纠正后输出该读取数据;以及
当确定该读取数据是不可纠正的并且需要补偿时,输出该补偿读取数据。
5、根据权利要求1的方法,其中,确定从所选存储单元中获得的该读取数据是否需要补偿的步骤包括:
计算关于该所选存储单元的F聚耦合漂移值和相应的平均读取电压值;
确定该F聚耦合漂移值是否大于该平均读取电压值;以及
如果该F聚耦合漂移值大于该平均读取电压值,则确定从该所选存储单元获得的读取数据需要补偿。
6、根据权利要求5的方法,其中,该F聚耦合漂移值是由以下公式计算得到:
其中i是所述相邻存储单元的数目,α是所选存储单元和每个相邻存储单元之间的各个耦合率,以及ΔV是与将每个相邻存储单元编程至预定状态相关的各个电压偏差。
7、一种用于包括多个存储单元的存储系统的读取方法,其中每个存储单元存储多位数据,该方法包括:
确定从多个存储单元的所选存储单元中读取获得的数据是否是可纠正的;
当确定该读取数据是不可纠正的时,从由于电场耦合/F聚耦合而潜在地影响所选存储单元的当前阈值电压分布的多个相邻存储单元中读取数据;
参照从该多个相邻存储单元中读取的数据,确定读取数据是否需要补偿;以及
如果该读取数据需要补偿,则用补偿数据代替该读取数据。
8、根据权利要求7的方法,其中,该需要补偿的读取数据具有比与所述补偿读取数据相关的阈值电压分布更高的阈值电压分布。
9、根据权利要求7的方法,其中,确定该读取数据是否需要补偿的步骤包括:
计算关于该所选存储单元的F聚耦合漂移值和相应的平均读取电压值;
确定该F聚耦合漂移值是否大于该平均读取电压值;以及
如果该F聚耦合漂移值大于该平均读取电压值,则确定从该所选存储单元获得的读取数据需要补偿。
10、根据权利要求9的方法,其中,该F聚耦合漂移值是由以下公式计算得到:
其中i是所述多个存储单元中相邻存储单元的数目,α是所选存储单元和每个相邻存储单元之间的各个耦合率,以及ΔV是与将每个相邻存储单元编程至预定状态相关的各个电压偏差。
11、一种存储系统,包括:
具有多个存储单元的非易失性存储设备,每个存储单元存储多位数据;以及
存储控制器,控制该非易失性存储设备,
其中,在读取操作期间,该存储控制器被配置成参照在多个存储单元中与所选存储单元相关的相邻存储单元的数据状态,确定从所选存储单元中获得的读取数据是否需要补偿;以及
当确定该读取数据需要补偿时,该存储控制器进一步被配置成用补偿读取数据代替该读取数据。
12、根据权利要求11系统,其中,该存储控制器关于对该读取数据需要补偿的确定被进一步配置成:执行读取操作并获得读取数据,确定该读取数据是否是可纠正的,以及当确定该读取数据是不可纠正的时,参照相邻存储单元的数据状态确定该读取数据是否需要补偿。
13、根据权利要求12的系统,其中,该存储控制器被进一步配置成:如果该读取数据需要补偿,则用补偿读取数据代替该读取数据,并输出该补偿读取数据。
14、根据权利要求12的系统,其中,该存储控制器被进一步配置成:当该读取数据是可纠正的时,输出该读取数据而无需补偿。
15、根据权利要求12的系统,其中,该存储控制器被进一步配置成:计算关于该所选存储单元的F聚耦合漂移值和相应的平均读取电压值;确定该F聚耦合漂移值是否大于该平均读取电压值;以及如果该F聚耦合漂移值大于该平均读取电压值,则确定该读取数据需要补偿。
16、根据权利要求15的系统,其中,该存储控制器利用以下公式来计算该F聚耦合漂移值:
其中i是所述相邻存储单元的数目,α是所选存储单元和每个相邻存储单元之间的各个耦合率,以及ΔV是与将每个相邻存储单元编程至预定状态相关的各个电压偏差。
17、根据权利要求11的系统,其中,该存储控制器进一步包括:
错误检测和纠正(ECC)块,用于接收该读取数据以及确定该读取数据是否是可纠正的。
18、根据权利要求17的系统,其中该非易失性存储设备是下述其中之一:磁性随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PRAM)、电阻式随机存取存储器(ReRAM)、聚合物随机存取存储器(PoRAM)、快闪存储器、以及电荷阀闪(CTF)存储器。
19、根据权利要求18的系统,其中,该存储控制器进一步包括能够在该存储控制器和主机设备之间传送数据的接口,该接口包括下述其中一个:串行高级技术附件(SATA)接口、并行AT附件(PATA)接口、通用串行总线(USB)接口、小型计算机系统接口(SCSI)、增强型小型磁盘机接口(ESDI)、和/或集成驱动电子设备(IDE)接口。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070090618A KR101425958B1 (ko) | 2007-09-06 | 2007-09-06 | 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법 |
KR90618/07 | 2007-09-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101458954A true CN101458954A (zh) | 2009-06-17 |
CN101458954B CN101458954B (zh) | 2013-11-06 |
Family
ID=40431657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101911887A Active CN101458954B (zh) | 2007-09-06 | 2008-09-08 | 多位数据存储系统和读取方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7898853B2 (zh) |
JP (1) | JP5376872B2 (zh) |
KR (1) | KR101425958B1 (zh) |
CN (1) | CN101458954B (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102033785A (zh) * | 2009-10-01 | 2011-04-27 | 三星电子株式会社 | 检测不稳定存储单元的分布的存储系统和方法 |
CN102693758A (zh) * | 2011-03-22 | 2012-09-26 | 群联电子股份有限公司 | 数据读取方法、存储器储存装置及其存储器控制器 |
CN103210376A (zh) * | 2010-09-23 | 2013-07-17 | 美光科技公司 | 基于存储器质量监视器的补偿方法及设备 |
CN103208306A (zh) * | 2012-01-16 | 2013-07-17 | 慧荣科技股份有限公司 | 读取闪存中所储存的数据的方法、存储器控制器与系统 |
CN103843068A (zh) * | 2011-08-26 | 2014-06-04 | 美光科技公司 | 存储器中的阈值电压补偿 |
CN104766627A (zh) * | 2015-04-21 | 2015-07-08 | 中国科学院微电子研究所 | 一种抗读干扰的阻变存储器读方法 |
CN105144302A (zh) * | 2013-03-15 | 2015-12-09 | 美光科技公司 | 存储器装置中的错误校正操作 |
CN105556610A (zh) * | 2013-08-01 | 2016-05-04 | 智能存储系统股份有限公司 | 具有动态读取阈值机制的数据贮存系统以及操作其的方法 |
US9620236B2 (en) | 2011-08-26 | 2017-04-11 | Micron Technology, Inc. | Level compensation in multilevel memory |
CN106920570A (zh) * | 2015-12-24 | 2017-07-04 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN108108272A (zh) * | 2013-06-03 | 2018-06-01 | 桑迪士克科技有限责任公司 | 三维存储器的适应性操作 |
CN109426580A (zh) * | 2017-08-25 | 2019-03-05 | 爱思开海力士有限公司 | 数据存储设备及其操作方法 |
CN110729010A (zh) * | 2018-07-17 | 2020-01-24 | 旺宏电子股份有限公司 | 半导体电路及其操作方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4999921B2 (ja) * | 2006-05-12 | 2012-08-15 | アノビット テクノロジーズ リミテッド | メモリ素子用の歪み推定と誤り訂正符号化の組み合せ |
KR101466698B1 (ko) * | 2008-02-19 | 2014-11-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 읽기 방법 |
WO2010002945A1 (en) * | 2008-07-01 | 2010-01-07 | Lsi Corporation | Methods and apparatus for intercell interference mitigation using modulation coding |
US9378835B2 (en) | 2008-09-30 | 2016-06-28 | Seagate Technology Llc | Methods and apparatus for soft data generation for memory devices based using reference cells |
KR101642465B1 (ko) * | 2008-12-12 | 2016-07-25 | 삼성전자주식회사 | 불휘발성 메모리 장치의 액세스 방법 |
US8291297B2 (en) * | 2008-12-18 | 2012-10-16 | Intel Corporation | Data error recovery in non-volatile memory |
KR101556779B1 (ko) | 2009-04-17 | 2015-10-02 | 삼성전자주식회사 | 저장 장치의 액세스 방법 |
KR101530997B1 (ko) | 2009-06-23 | 2015-06-25 | 삼성전자주식회사 | 셀간 간섭을 집중시키는 불휘발성 메모리 장치의 프로그램 방법 |
US9898361B2 (en) | 2011-01-04 | 2018-02-20 | Seagate Technology Llc | Multi-tier detection and decoding in flash memories |
US8467234B2 (en) | 2011-02-08 | 2013-06-18 | Crocus Technology Inc. | Magnetic random access memory devices configured for self-referenced read operation |
US9502117B2 (en) | 2011-03-14 | 2016-11-22 | Seagate Technology Llc | Cell-level statistics collection for detection and decoding in flash memories |
US8488372B2 (en) | 2011-06-10 | 2013-07-16 | Crocus Technology Inc. | Magnetic random access memory devices including multi-bit cells |
US8576615B2 (en) | 2011-06-10 | 2013-11-05 | Crocus Technology Inc. | Magnetic random access memory devices including multi-bit cells |
JP6405612B2 (ja) | 2013-10-03 | 2018-10-17 | 富士通セミコンダクター株式会社 | 強誘電体メモリ装置及びメモリ書き込み方法 |
US9672102B2 (en) | 2014-06-25 | 2017-06-06 | Intel Corporation | NAND memory devices systems, and methods using pre-read error recovery protocols of upper and lower pages |
US10049733B2 (en) | 2014-10-31 | 2018-08-14 | Hewlett Packard Enterprise Development Lp | Reusing sneak current in accessing memory cells |
KR102246843B1 (ko) * | 2015-01-15 | 2021-05-03 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US11557350B2 (en) * | 2020-10-16 | 2023-01-17 | Western Digital Technologies, Inc. | Dynamic read threshold calibration |
US11393540B2 (en) | 2020-10-26 | 2022-07-19 | Western Digital Technologies, Inc. | Adjacent memory cell interference mitigation |
KR20220058127A (ko) | 2020-10-30 | 2022-05-09 | 에스케이하이닉스 주식회사 | 컴퓨팅 시스템 및 그 동작 방법 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100206709B1 (ko) * | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
KR100266745B1 (ko) * | 1997-12-29 | 2000-09-15 | 윤종용 | 멀티-비트 데이터를 저장하기 위한 반도체 메모리 장치 |
KR100295135B1 (ko) * | 1997-12-31 | 2001-07-12 | 윤종용 | 멀티-비트 셀 구조를 갖는 비휘발성 메모리 장치 |
TWI243986B (en) * | 2001-06-01 | 2005-11-21 | Winbond Electronics Corp | Data transmission method |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US6542407B1 (en) | 2002-01-18 | 2003-04-01 | Sandisk Corporation | Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells |
US6956770B2 (en) * | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
US7372730B2 (en) | 2004-01-26 | 2008-05-13 | Sandisk Corporation | Method of reading NAND memory to compensate for coupling between storage elements |
KR100645058B1 (ko) * | 2004-11-03 | 2006-11-10 | 삼성전자주식회사 | 데이터 신뢰성을 향상시킬 수 있는 메모리 관리 기법 |
US7196928B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
US7196946B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
EP1947855A4 (en) | 2005-10-07 | 2010-09-01 | Sharp Kk | RECEIVING DEVICE, SERVER, TELEVISION RECEIVER, MOBILE DEVICE, SYSTEM, RECEIVING METHOD, INFORMATION PROCESSING AND RECORDING MEDIUM |
US7289344B2 (en) * | 2005-11-10 | 2007-10-30 | Sandisk Corporation | Reverse coupling effect with timing information for non-volatile memory |
JP4575288B2 (ja) * | 2005-12-05 | 2010-11-04 | 株式会社東芝 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
KR100683858B1 (ko) | 2006-01-12 | 2007-02-15 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
KR100833600B1 (ko) * | 2006-08-25 | 2008-05-30 | 삼성전자주식회사 | 에러 정정 회로, 그 방법 및 상기 회로를 구비하는 반도체메모리 장치 |
US7865797B2 (en) * | 2006-11-16 | 2011-01-04 | Freescale Semiconductor, Inc. | Memory device with adjustable read reference based on ECC and method thereof |
KR100907218B1 (ko) * | 2007-03-28 | 2009-07-10 | 삼성전자주식회사 | 읽기 레벨 제어 장치 및 그 방법 |
-
2007
- 2007-09-06 KR KR1020070090618A patent/KR101425958B1/ko active IP Right Grant
-
2008
- 2008-09-03 JP JP2008226200A patent/JP5376872B2/ja active Active
- 2008-09-05 US US12/204,860 patent/US7898853B2/en active Active
- 2008-09-08 CN CN2008101911887A patent/CN101458954B/zh active Active
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102033785A (zh) * | 2009-10-01 | 2011-04-27 | 三星电子株式会社 | 检测不稳定存储单元的分布的存储系统和方法 |
CN102033785B (zh) * | 2009-10-01 | 2016-05-25 | 三星电子株式会社 | 检测不稳定存储单元的分布的存储系统和方法 |
CN103210376B (zh) * | 2010-09-23 | 2015-11-25 | 美光科技公司 | 基于存储器质量监视器的补偿方法及设备 |
CN103210376A (zh) * | 2010-09-23 | 2013-07-17 | 美光科技公司 | 基于存储器质量监视器的补偿方法及设备 |
CN102693758A (zh) * | 2011-03-22 | 2012-09-26 | 群联电子股份有限公司 | 数据读取方法、存储器储存装置及其存储器控制器 |
CN102693758B (zh) * | 2011-03-22 | 2015-05-06 | 群联电子股份有限公司 | 数据读取方法、存储器储存装置及其存储器控制器 |
US9620236B2 (en) | 2011-08-26 | 2017-04-11 | Micron Technology, Inc. | Level compensation in multilevel memory |
US9520183B2 (en) | 2011-08-26 | 2016-12-13 | Micron Technology, Inc. | Threshold voltage compensation in a memory |
US9646683B2 (en) | 2011-08-26 | 2017-05-09 | Micron Technology, Inc. | Memory apparatus, systems, and methods |
CN103843068A (zh) * | 2011-08-26 | 2014-06-04 | 美光科技公司 | 存储器中的阈值电压补偿 |
CN103843068B (zh) * | 2011-08-26 | 2016-11-02 | 美光科技公司 | 具有阈值电压补偿的存储器及其操作方法 |
CN103208306A (zh) * | 2012-01-16 | 2013-07-17 | 慧荣科技股份有限公司 | 读取闪存中所储存的数据的方法、存储器控制器与系统 |
CN103208306B (zh) * | 2012-01-16 | 2016-05-18 | 慧荣科技股份有限公司 | 读取闪存中所储存的数据的方法、存储器控制器与系统 |
CN105144302B (zh) * | 2013-03-15 | 2018-01-12 | 美光科技公司 | 存储器装置中的错误校正操作 |
CN105144302A (zh) * | 2013-03-15 | 2015-12-09 | 美光科技公司 | 存储器装置中的错误校正操作 |
CN108108272B (zh) * | 2013-06-03 | 2021-12-07 | 桑迪士克科技有限责任公司 | 三维存储器的适应性操作 |
CN108108272A (zh) * | 2013-06-03 | 2018-06-01 | 桑迪士克科技有限责任公司 | 三维存储器的适应性操作 |
CN105556610B (zh) * | 2013-08-01 | 2019-10-01 | 桑迪士克科技有限责任公司 | 具有动态读取阈值机制的数据贮存系统以及操作其的方法 |
CN105556610A (zh) * | 2013-08-01 | 2016-05-04 | 智能存储系统股份有限公司 | 具有动态读取阈值机制的数据贮存系统以及操作其的方法 |
CN104766627A (zh) * | 2015-04-21 | 2015-07-08 | 中国科学院微电子研究所 | 一种抗读干扰的阻变存储器读方法 |
CN104766627B (zh) * | 2015-04-21 | 2018-05-08 | 中国科学院微电子研究所 | 一种抗读干扰的阻变存储器读方法 |
CN106920570B (zh) * | 2015-12-24 | 2020-10-16 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN106920570A (zh) * | 2015-12-24 | 2017-07-04 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
CN109426580A (zh) * | 2017-08-25 | 2019-03-05 | 爱思开海力士有限公司 | 数据存储设备及其操作方法 |
CN109426580B (zh) * | 2017-08-25 | 2022-04-26 | 爱思开海力士有限公司 | 数据存储设备及其操作方法 |
CN110729010A (zh) * | 2018-07-17 | 2020-01-24 | 旺宏电子股份有限公司 | 半导体电路及其操作方法 |
US10971200B2 (en) | 2018-07-17 | 2021-04-06 | Macronix International Co., Ltd. | Semiconductor circuit and operating method for the same |
CN110729010B (zh) * | 2018-07-17 | 2021-09-28 | 旺宏电子股份有限公司 | 半导体电路及其操作方法 |
US11594266B2 (en) | 2018-07-17 | 2023-02-28 | Macronix International Co., Ltd. | Operating method for semiconductor circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2009064440A (ja) | 2009-03-26 |
US7898853B2 (en) | 2011-03-01 |
JP5376872B2 (ja) | 2013-12-25 |
US20090067237A1 (en) | 2009-03-12 |
KR101425958B1 (ko) | 2014-08-04 |
KR20090025631A (ko) | 2009-03-11 |
CN101458954B (zh) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101458954B (zh) | 多位数据存储系统和读取方法 | |
US8112692B2 (en) | Flash memory device error correction code controllers and related methods and memory systems | |
JP5632210B2 (ja) | 非揮発性メモリ装置及びそのプログラム方法 | |
US8284599B2 (en) | Nonvolatile memory device and related programming method | |
US8837215B2 (en) | Operating method and data read method in nonvolatile memory device | |
JP5921870B2 (ja) | 不揮発性メモリ装置のプログラム方法 | |
CN101335047B (zh) | 闪存装置和调节闪存装置的读电压的方法 | |
US20120314496A1 (en) | Nonvolatile memory devices having improved read reliability | |
CN101303891B (zh) | 存储系统及其编程方法和包括存储系统的计算系统 | |
CN101430934B (zh) | 与非闪存设备及其编程方法 | |
CN102859501B (zh) | 存储器装置及系统中的引导分区 | |
US9177660B2 (en) | Method of operating memory device | |
US7596021B2 (en) | Memory system including MLC flash memory | |
US20120290897A1 (en) | Data storage system having multi-bit memory device and on-chip buffer program method thereof | |
CN101009137B (zh) | 补偿存储单元编程状态之间的读余量减少的闪存系统 | |
US9147483B2 (en) | Apparatus and method of operating memory device | |
US11288011B2 (en) | Non-volatile memory array with write failure protection for multi-level cell (MLC) storage elements using coupled writes | |
KR20100137156A (ko) | 데이터 저장 시스템 및 그것의 채널 구동 방법 | |
KR20100124087A (ko) | 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법 | |
KR20130052811A (ko) | 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 | |
US20180081414A1 (en) | Memory system and control method | |
CN109390019A (zh) | 存储系统及其操作方法 | |
CN101009138B (zh) | 用于快闪存储器件的编程方法 | |
CN104143357A (zh) | 存储系统、半导体存储器件及其操作方法 | |
CN107705817B (zh) | 利用闪存通道特性的解码方法、装置及数据存储系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |