CN102693758A - 数据读取方法、存储器储存装置及其存储器控制器 - Google Patents

Abstract

一种数据读取方法、存储器储存装置及其存储器控制器，其数据读取方法，用于可复写式非挥发性存储器模块。本方法包括将可复写式非挥发性存储器模块的多个实体页面分组为多个实体页面群。本方法也包括使用第一门槛电压组从属于第一实体页面群的第一实体页面中读取第一数据。本方法还包括，当第一数据可藉由错误校正电路来校正并且对应此第一数据的错误位元数非小于错误位元数门槛值时，计算对应的多个补偿电压。本方法还包括使用这些补偿电压调整第一门槛电压组并且使用调整后的第一门槛电压组从属于第一实体页面群的实体页面中读取数据。基此，本方法可正确性读取数据。

Description

数据读取方法、存储器储存装置及其存储器控制器

技术领域

本发明涉及一种用于可复写式非挥发性存储器的数据读取方法，且特别是涉及一种能够重新调整门槛电压以正确地读取数据的方法及使用此方法的存储器控制器与存储器储存装置。

背景技术

数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对数字内容的储存需求也急速增加。由于闪存(Flash Memory)具有数据非挥发性、省电、体积小与无机械结构等的特性，适合使用者随身携带作为数字档案传递与交换的储存媒体。固态硬盘(Solid State Drive，SSD)就是以闪存作为储存媒体的一个例子，并且已广泛使用于电脑主机系统中作为主硬碟。

目前的闪存主要分为两种，分别为反或型闪存(NOR Flash)与反及型闪存(NAND Flash)。闪存亦可根据每一记忆胞可储存的数据位元数而区分为多阶记忆胞(Multi-Level Cell，MLC)闪存及单阶记忆胞(Single-LevelCell，SLC)闪存。SLC闪存的每个记忆胞仅能储存1个位元数据，而MLC闪存的每个记忆胞可储存至少2个以上的位元数据。例如，以4层记忆胞闪存为例，每一记忆胞可储存2个位元数据(即，″11″、″10″、″00″与″01″)。

在闪存中，记忆胞会由位元线(Bit Line)与字元线(Word Line)来串起而形成一记忆胞阵列(memory cell array)。当控制位元线与字元线的控制电路在读取或写入数据到记忆胞阵列的指定记忆胞时，其他非指定的记忆胞的浮动电压可能会受到干扰(disturb)，进而造成错误位元(即，控制电路从记忆胞中所读取的数据(亦称为读取数据)与原先所写入的数据(亦称为写入数据不同)。或者，当闪存亦可能因长期闲置、存储器漏电、或是多次擦除或写入等因素而造成磨耗(Wear)情况时，记忆胞中的浮动电压亦可能改变而造成错误位元。

一般来说，存储器储存装置会配置错误校正电路。在写入数据时，错误校正电路会为所写入的数据产生错误校正码，并且在读取数据时，错误校正电路会依据对应的错误校正码来为所读取的数据进行错误校正解码(亦称为错误检查与校正程序)，由此更正错误位元。然而，错误校正电路所能够校正的错误位元数是有限的，一旦所读取的数据的错误位元的个数超过错误校正电路所能校正的错误位元的个数时，所读取的数据将无法被校正。此时，主机系统将无法正确地从存储器储存装置中读取到正确的数据。由于工艺的演进或存储器本身的硬体架构的特性造成错误位元越来越多(如多阶记忆胞闪存的每一记忆胞可储存的位元数越多其可能产生的错误位元亦较SLC为多)，因此，如何确保所读取的数据的正确性，成为此领域技术人员所关注的议题。

发明内容

本发明提供一种数据读取方法、存储器控制器与存储器储存装置，其能够正确地读取数据。

本发明范例实施例提出一种数据读取方法，用于可复写式非挥发性存储器模块，其中此可复写式非挥发性存储器模块具有多个实体页面。本数据读取方法包括将这些实体页面分组为多个实体页面群并且为这些实体页面群之中的第一实体页面群设定第一门槛电压组，其中此第一门槛电压组具有多个门槛电压。本数据读取方法也包括使用第一门槛电压组从第一实体页面中读取第一数据，其中此第一实体页面属于第一实体页面群。本数据读取方法还包括，当第一数据可藉由错误校正电路来校正而产生已校正数据并且对应此第一数据的错误位元数非小于错误位元数门槛值时，计算对应此第一实体页面群的门槛电压的多个补偿电压。本数据读取方法还包括使用这些补偿电压调整第一门槛电压组的门槛电压并且使用调整后的第一门槛电压组从属于第一实体页面群的实体页面中读取数据。

在本发明的一实施例中，上述的数据读取方法还包括：根据对应第一实体页面群的擦除次数动态地调整上述错误位元数门槛值。

在本发明的一实施例中，上述的数据读取方法害包括：在计算对应第一实体页面群的门槛电压的补偿电压之后，使用预设调整值调整上述错误位元数门槛值。

在本发明的一实施例中，上述的计算对应第一实体页面群的门槛电压的补偿电压的步骤包括：藉由比对上述第一数据与已校正数据来获得一错误位元信息以及依据此错误位元信息来计算上述补偿电压。

在本发明的一实施例中，上述的第一实体页面中是第一实体页面群的实体页面之中发生最多错误位元的实体页面。

本发明范例实施例提出一种存储器控制器，用于控制可复写式非挥发性存储器模块，其中可复写式非挥发性存储器模块具有多个实体页面。本存储器控制器包括存储器管理电路、主机界面、存储器界面与错误校正电路。存储器管理电路用以将这些实体页面分组为多个实体页面群并且为每一实体页面群设定一门槛电压组，其中这些门槛电压组之中的第一门槛电压组对应这些实体页面群之中的第一实体页面群并且第一门槛电压组具有多个门槛电压。主机界面电性连接存储器管理电路。存储器界面电性连接存储器管理电路，并且用以电性连接至可复写式非挥发性存储器模块。错误校正电路电性连接存储器管理电路。补偿电压计算电路电性连接至存储器管理电路。在此，存储器管理电路使用第一门槛电压组从第一实体页面中读取第一数据，其中此第一实体页面属于第一实体页面群。此外，当错误校正电路成功地校正第一数据而产生已校正数据并且对应第一数据的错误位元数非小于错误位元数门槛值时，上述补偿电压计算电路会计算对应第一实体页面群的门槛电压的多个补偿电压。

在本发明的一实施例中，上述的存储器管理电路使用这些补偿电压调整第一门槛电压组的门槛电压并且使用调整后的第一门槛电压组从属于第一实体页面群的实体页面中读取数据。

在本发明的一实施例中，上述的存储器管理电路根据对应第一实体页面群的擦除次数动态地调整上述错误位元数门槛值。

在本发明的一实施例中，在补偿电压计算电路计算对应第一实体页面群的门槛电压的补偿电压之后，上述存储器管理电路使用预设调整值调整上述错误位元数门槛值。

在本发明的一实施例中，上述的补偿电压计算电路藉由比对上述第一数据与已校正数据来获得错误位元信息并且依据此错误位元信息来计算上述补偿电压。

本发明范例实施例提出一种存储器储存装置，其包括连接器、可复写式非挥发性存储器模块与存储器控制器。连接器用以电性连接至主机系统。可复写式非挥发性存储器模块具有多个实体页面。存储器控制器电性连接至连接器与可复写式非挥发性存储器模块并且具有错误校正电路。在此，存储器控制器用以将这些实体页面分组为多个实体页面群并为每一实体页面群设定一门槛电压组，其中这些门槛电压组之中的第一门槛电压组对应这些实体页面群之中的第一实体页面群并且第一门槛电压组具有多个门槛电压。此外，存储器控制器使用第一门槛电压组从第一实体页面中读取第一数据，其中第一实体页面属于第一实体页面群。再者，当错误校正电路成功地校正第一数据而产生已校正数据并且对应第一数据的错误位元数非小于错误位元数门槛值时，上述存储器控制器计算对应第一实体页面群的门槛电压的多个补偿电压。

在本发明的一实施例中，上述的存储器控制器使用上述补偿电压调整第一门槛电压组的门槛电压并且使用调整后的第一门槛电压组从属于第一实体页面群的实体页面中读取数据。

在本发明的一实施例中，上述的存储器控制器根据对应第一实体页面群的擦除次数动态地调整上述错误位元数门槛值。

在本发明的一实施例中，上述的存储器控制器在计算对应第一实体页面群的门槛电压的补偿电压之后，使用预设调整值调整上述错误位元数门槛值。

在本发明的一实施例中，上述的存储器控制器藉由比对上述第一数据与已校正数据来获得错误位元信息并且依据此误位元信息来计算上述补偿电压。

本发明范例实施例提出一种数据读取方法，用于从可复写式非挥发性存储器模块的第一实体页面读取数据，其中可复写式非挥发性存储器模块具有多个实体页面，这些实体页面被分组为多个实体页面群，第一实体页面属于这些实体页面群之中的第一实体页面群，第一实体页面群对应第一门槛电压组与第一门槛电压旗标，第一门槛电压组包括多个门槛电压，并且第一门槛电压旗标初始地被标记为禁止状态。本数据读取方法包括：判断第一门槛电压旗标是否被标记为使能状态。本数据读取方法也包括：倘若第一门槛电压旗标非被标记为使能状态时，使用第一门槛电压组从第一实体页面中读取第一数据并且判断从第一实体页面中所读取的第一数据是否可藉由错误校正电路来校正而产生已校正数据。本数据读取方法亦包括：倘若第一数据可藉由错误校正电路来校正而产生已校正数据时，判断对应第一数据的错误位元数是否小于错误位元数门槛值。本数据读取方法更包括：倘若对应第一数据的错误位元数非小于错误位元数门槛值时，计算对应第一实体页面群的门槛电压的多个补偿电压并且将第一门槛电压旗标标记为使能状态。

在本发明的一实施例中，上述的数据读取方法还包括：倘若第一门槛电压旗标被标记为使能状态时，使用补偿电压来调整第一门槛电压组的门槛电压并且使用调整后的第一门槛电压组从第一实体页面中读取第二数据。

在本发明的一实施例中，上述的数据读取方法还包括：根据对应第一实体页面群的擦除次数动态地调整错误位元数门槛值。

在本发明的一实施例中，上述的数据读取方法还包括：在计算对应第一实体页面群的门槛电压的补偿电压之后，使用预设调整值调整错误位元数门槛值。

在本发明的一实施例中，上述的计算对应第一实体页面群的门槛电压的补偿电压的步骤包括：藉由比对上述第一数据与已校正数据来获得错误位元信息以及依据此错误位元信息来计算上述补偿电压。

在本发明的一实施例中，上述的第一数据具有多个位元，每一位元对应可复写式非挥发性存储器模块的多个储存状态的其中之一，这些储存状态包括第一储存状态与第二储存状态并且这些门槛电压之中的第一门槛电压用以区分第一储存状态与二储存状态。上述藉由比对上述第一数据与已校正数据来获得错误位元信息的步骤包括：找出第一数据的位元之中与已校正数据的对应位元不相同的多个错误位元；统计这些错误位元之中属于第一错误位元型态的错误位元的数目；统计这些错误位元之中属于第二错误位元型态的错误位元的数目；将属于第一错误位元型态的错误位元的数目与属于第二错误位元型态的错误位元的数目作为上述错误位元信息，其中属于第一错误位元型态的错误位元是应对应第一储存状态但被辨识为对应第二储存状态的位元并且属于第二错误位元型态的错误位元是应对应第二储存状态但被辨识为对应第一储存状态的位元。此外，上述依据错误位元信息计算上述补偿电压的步骤包括：依据属于第一错误位元型态的错误位元的数目与属于第二错误位元型态的错误位元的数目来计算上述补偿电压之中的第一补偿电压，其中第一补偿电压用以调整这些门槛电压之中的第一门槛电压。

基于上述，本发明范例实施例的数据读取方法、存储器控制器与存储器储存装置能够更正确地读取数据。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据本发明范例实施例所显示的主机系统与存储器储存装置。

图1B是根据本发明范例实施例所绘示的电脑、输入/输出装置与存储器储存装置的示意图。

图1C是根据本发明另一范例实施例所显示的主机系统与存储器储存装置的示意图。

图2是显示图1A所示的存储器储存装置的概要方框图。

图3是根据本发明范例实施例所显示的可复写式非挥发性存储器模块的概要方框图。

图4是根据本发明范例实施例所显示储存于记忆胞阵列中的写入数据所对应的浮动电压的统计分配图。

图5是根据本发明范例实施例所显示的针对其中一个记忆胞的读取运作示意图。

图6是根据本发明另一范例实施例所显示的8层记忆胞的读取运作示意图。

图7是根据本发明范例实施例所显示的存储器控制器的概要方框图。

图8是根据本发明范例实施例所显示的管理可复写式非挥发性存储器模块的示意图。

图9是根据本发明范例实施例所显示的统计错误位元的错误类型的示意图。

图10是根据本发明范例实施例所显示的数据读取方法的概要流程图。

图11是根据本发明范例实施例所显示的数据读取方法的详细流程图。

附图标记：

1000：主机系统

1100：电脑

1102：微处理器

1104：随机存储器

1106：输入/输出装置

1108：系统汇流排

1110：数据传输界面

1202：鼠标

1204：键盘

1206：显示器

1208：印表机

1212：随身碟

1214：存储卡

1216：固态硬盘

1310：数字相机

1312：SD卡

1314：MMC卡

1316：记忆棒

1318：CF卡

1320：嵌入式储存装置

100：存储器储存装置

102：连接器

104：存储器控制器

106：可复写式非挥发性存储器模块

202：记忆胞阵列

204：字元线控制电路

206：位元线控制电路

208：行解码器

210：数据输入/输出缓冲器

212：控制电路

VA：第一门槛电压

VB：第二门槛电压

VC：第三门槛电压

VD：第四门槛电压

VE：第五门槛电压

VF：第六门槛电压

VG：第七门槛电压

702：存储器管理电路

704：主机界面

706：存储器界面

708：错误校正电路

710：补偿电压计算电路

752：缓存

754：电源管理电路

410(0)～410(N)：实体页面群

1002、1004、1006、1008、1010、1012：区块

S1001、S1003、S1005、S1007、S1009：数据读取方法的概要步骤

S1101、S1103、S1105、S1107、S1109、S1111、S1113、S1115、S1117、S1119、S1121：详细数据读取步骤

具体实施方式

在本发明范例实施例中，可复写式非挥发性存储器模块的实体页面可被分组为多个实体页面群，并且每一实体页面群会配置有对应的门槛电压组。并且，实体页面群的实体页面中的数据会使用对应的门槛电压组来读取。特别是，当所读取的数据可被成功地校正并且发生在所读取的数据中的错误位元的数目非小于”错误位元数门槛值”时，对应此门槛电压组的多个补偿电压会根据这些错误位元中的信息(亦称为错误位元信息)被计算。并且，在下一次对这些实体页面进行读取运作时，此门槛电压组会藉由所计算的补偿电压来被调整并且调整后的门槛电压组会被使用来读取数据。由于用于读取运作的门槛电压组会根据实体页面(或记忆胞)的磨耗程度而动态地调整，因此，使得所读取的数据的正确性更能被保证。以下将以一范例实施例，来说明本发明。

一般而言，存储器储存装置(亦称，存储器储存系统)包括可复写式非挥发性存储器模块与控制器(亦称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。

图1A是根据本发明范例实施例所显示的主机系统与存储器储存装置。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output，I/O)装置1106。电脑1100包括微处理器1102、随机存储器(random access memory，RAM)1104、系统汇流排1108与数据传输界面1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与印表机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。

在本发明实施例中，存储器储存装置100是通过数据传输界面1110与主机系统1000的其他元件电性连接。藉由微处理器1102、随机存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图1B所示的随身碟1212、存储卡1214或固态硬盘(Solid State Drive，SSD)1216等的可复写式非挥发性存储器储存装置。

一般而言，主机系统1000可实质地为可与存储器储存装置100配合以储存数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一范例实施例中主机系统1000亦可以是数字相机、摄影机、通信装置、音频播放器或视讯播放器等系统。例如，在主机系统为数字相机(摄影机)1310时，可复写式非挥发性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。

图2是显示图1A所示的存储器储存装置的概要方框图。

请参照图2，存储器储存装置100包括连接器102、存储器控制器104与可复写式非挥发性存储器模块106。

在本范例实施例中，连接器102是相容于序列先进附件(Serial AdvancedTechnology Attachment，SATA)标准。然而，必须了解的是，本发明不限于此，连接器102亦可以是符合电气和电子工程师协会(Institute ofElectrical and Electronic Engineers，IEEE)1394标准、高速周边零件连接界面(Peripheral Component Interconnect Express，PCI Express)标准、通用串行总线(Universal Serial Bus，USB)标准、安全数字(SecureDigital，SD)界面标准、记忆棒(Memory Stick，MS)界面标准、多媒体储存卡(Multi Media Card，MMC)界面标准、小型快闪(Compact Flash，CF)界面标准、整合式驱动电子界面(Integrated Device Electronics，IDE)标准或其他适合的标准。

存储器控制器104用以执行以硬体型式或韧体型式实作的多个逻辑闸或控制指令，并且根据主机系统1000的指令在可复写式非挥发性存储器模块106中进行数据的写入、读取与擦除等运作。

可复写式非挥发性存储器模块106是电性连接至记忆体控制器104，并且用以储存主机系统1000所写入的数据。在本范例实施例中，可复写式非挥发性存储器模块106为多阶记忆胞(Multi Level Cell，MLC)NAND型闪存模块。然而，本发明不限于此，可复写式非挥发性存储器模块106亦可是其他闪存模块或其他具有相同特性的存储器模块。

图3是根据本发明范例实施例所显示的可复写式非挥发性存储器模块的概要方框图。

可复写式非挥发性存储器模块106包括记忆胞阵列202、字元线控制电路204、位元线控制电路206、行解码器(column decoder)208、数据输入/输出缓冲器210与控制电路212。

记忆胞阵列202包括用以储存数据的多个记忆胞(图未示出)、连接这些记忆胞的多条位元线(图未示出)、多条字元线与共用源极线(图未示出)。记忆胞是以阵列方式配置在位元线与字元线的交叉点上。当从存储器控制器130接收到写入指令或读取数据时，控制电路212会控制字元线控制电路204、位元线控制电路206、行解码器208、数据输入/输出缓冲器210来写入数据至存储器阵列202或从存储器阵列202中读取数据，其中字元线控制电路204用以控制施予至字元线的字元线电压，位元线控制电路206用以控制位元线，行解码器208依据指令中的解码列位址以选择对应的位元线，并且数据输入/输出缓冲器210用以暂存数据。

在本范例实施例中，可复写式非挥发性存储器模块106为MLC NAND型闪存模块，其使用多种浮动电压来代表多位元(bits)的数据。具体来说，记忆胞阵列202的每一记忆胞具有多个储存状态，并且这些储存状态是以多个门槛电压来区分。

图4是根据本发明范例实施例所绘示储存于记忆胞阵列中的写入数据所对应的浮动电压的统计分配图。

请参照图4，以4阶记忆胞NAND型闪存为例，每一记忆胞中的浮动电压可依据第一门槛电压VA、第二门槛电压VB与第三门槛电压VC而区分为4种储存状态，并且这些储存状态分别地代表″11″、″10″、″00″与″01″。换言之，每一个储存状态包括最低有效位元(Least Significant Bit，LSB)以及最高有效位元(Most Significant Bit，MSB)。在本范例实施例中，储存状态(即，″11″、″10″、″00″与″01″)中从左侧算起的第1个位元的值为LSB，而从左侧算起的第2个位元的值为MSB。因此，在第一范例实施例中，每一记忆胞可储存2个位元数据。必须了解的是，图3所显示的浮动电压及其储存状态的对应仅为一个范例。在本发明另一范例实施例中，浮动电压与储存状态的对应亦可是随着浮动电压越大而以″11″、″10″、″01″与″00″排列。或者，浮动电压所对应的储存状态亦可为对实际储存值进行映射或反相后的值，此外，在另一范例时实例中，亦可定义从左侧算起的第1个位元的值为MSB，而从左侧算起的第2个位元的值为LSB。

在本范例实施例中，每一记忆胞可储存2个位元数据，因此同一条字元线上的记忆胞会构成2个实体页面(即，下实体页面与上实体页面)的储存空间。也就是说，每一记忆胞的LSB是对应下实体页面，并且每一记忆胞的MSB是对应上实体页面。此外，在记忆胞阵列202中数个实体页面会构成一个实体区块，并且实体区块为执行擦除运作的最小单位。亦即，每一实体区块含有最小数目之一并被擦除的记忆胞。

记忆胞阵列202的记忆胞的数据写入是利用注入电压来改变记忆胞的浮动电压，以呈现不同的储存状态。例如，当下页面数据为1且上页面数据为1时，控制电路212会控制字元线控制电路204不改变记忆胞中的浮动电压，而将记忆胞的储存状态保持为″11″。当下页面数据为1且上页面数据为0时，字元线控制电路204会在控制电路212的控制下改变记忆胞中的浮动电压，而将记忆胞的储存状态改变为″10″。当下页面数据为0且上页面数据为0时，字元线控制电路204会在控制电路212的控制下改变记忆胞中的浮动电压，而将记忆胞的储存状态改变为″00″。并且，当下页面数据为0且上页面数据为1时，字元线控制电路204会在控制电路212的控制下改变记忆胞中的浮动电压，而将记忆胞的储存状态改变为″01″

图5是根据本发明范例实施例所显示的针对其中一个记忆胞的读取运作示意图。

请参照图5，记忆胞阵列202的记忆胞的数据读取是使用门槛电压来区分记忆胞的浮动电压。在读取下页数据的运作中，字元线控制电路204会施予第二门槛电压VB至记忆胞并且藉由记忆胞的控制闸(control gate)是否导通和对应的运算式(1)来判断下页数据的值：

LSB＝(VB)Lower_pre1                 (1)

其中(VB)Lower_pre1表示通过施予第二门槛电压VB而获得的第1下页验证值。

例如，当第二门槛电压VB小于记忆胞的浮动电压时，记忆胞的控制闸(control gate)不会导通并输出值′0′的第1下页验证值，由此LSB会被识别为0。例如，当第二门槛电压VB大于记忆胞的浮动电压时，记忆胞的控制闸会导通并输出值′1′的第1下页验证值，由此此LSB会被识别为1。也就是说，用以呈现LSB为1的浮动电压与用以呈现LSB为0的浮动电压可通过第二门槛电压VB而被区分。

在读取上页数据的运作中，字元线控制电路204会分别地施予第三门槛电压VC与第一门槛电压VA至记忆胞并且藉由记忆胞的控制闸是否导通和对应的运算式(2)来判断上页数据的值：

MSB＝((VA)Upper_pre2)xor(～(VC)Upper_pre1)  (2)

其中(VC)Upper_pre1表示通过施予第三门槛电压VC而获得的第1上页验证值，并且(VA)Upper_pre2表示通过施予第一门槛电压VA而获得的第2上页验证值，其中符号”～”代表反相。此外，在本范例实施例中，当第三门槛电压VC小于记忆胞的浮动电压时，记忆胞的控制闸不会导通并输出值′0′的第1上页验证值((VC)Upper_pre1)，当第一门槛电压VA小于记忆胞的浮动电压时，记忆胞的控制闸不会导通并输出值′0′的第2上页验证值((VA)Upper_pre2)。

因此，在本范例实施例中，依照运算式(2)，当第三门槛电压VC与第一门槛电压VA皆小于记忆胞的浮动电压时，在施予第三门槛电压VC下记忆胞的控制闸不会导通并输出值′0′的第1上页验证值并且在施予第一门槛电压VA下记忆胞的控制闸不会导通并输出值′0′的第2上页验证值。此时，MSB会被识别为1。

例如，当第三门槛电压VC大于记忆胞的浮动电压且第一门槛电压VA小于记忆胞的浮动电压小于记忆胞的浮动电压时，在施予第三门槛电压VC下记忆胞的控制闸会导通并输出值′1′的第1上页验证值，并且在施予第一门槛电压VA下记忆胞的控制闸不会导通并输出值′0′的第2上页验证值。此时，MSB会被识别为0。

例如，当第三门槛电压VC与第一门槛电压VA皆大于记忆胞的浮动电压时，在施予第三门槛电压VC下，记忆胞的控制闸会导通并输出值′1′的第1上页验证值，并且在施予第一门槛电压VA下记忆胞的控制闸会导通并输出值′1′的第2上页验证值。此时，MSB会被识别为1。

必须了解的是，尽管本发明是以4阶记忆胞NAND型闪存来作说明。然而，本发明不限于此，其他多层记忆胞NAND型闪存亦可依据上述原理进行数据的读取。

例如，以8阶记忆胞NAND型闪存为例(如图6所示)，每一个储存状态包括左侧算起的第1个位元的最低有效位元LSB、从左侧算起的第2个位元的中间有效位元(Center Significant Bit，CSB)以及从左侧算起的第3个位元的最高有效位元MSB，其中LSB对应下页面，CSB对应中页面，MSB对应上页面。在此范例中，每一记忆胞中的浮动电压可依据第一门槛电压VA、第二门槛电压VB、第三门槛电压VC、第四门槛电压VD、第五门槛电压VE、第六门槛电压VF与第七门槛电压VG而区分为8种储存状态(即，″111″、″110″、″100″、″101″、″001″、″000″、″010″与″011″)。

图7是根据本发明范例实施例所显示的存储器控制器的概要方框图。

请参照图7，存储器控制器104包括存储器管理电路702、主机界面704、存储器界面706、错误校正电路708与补偿电压计算电路710。

存储器管理电路702用以控制存储器控制器104的整体运作。具体来说，存储器管理电路702具有多个控制指令，并且在存储器储存装置100运作时，这些控制指令会被执行以根据主机系统1000的指令于可复写式非挥发性存储器模块106中读取、写入或擦除数据。

在本范例实施例中，存储器管理电路702的控制指令是以韧体型式来实作。例如，存储器管理电路702具有微处理器单元(未示出)与只读存储器(未示出)，并且这些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时，这些控制指令会由微处理器单元来执行。

在本发明另一范例实施例中，存储器管理电路702的控制指令亦可以程式码型式储存于可复写式非挥发性存储器模块106的特定区域(例如，可复写式非挥发性存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路702具有微处理器单元(未示出)、只读存储器(未示出)及随机存储器(未示出)。特别是，此只读存储器具有驱动码段，并且当存储器控制器104被使能时，微处理器单元会先执行此驱动码段来将储存于可复写式非挥发性存储器模块106中的控制指令载入至存储器管理电路702的随机存储器中。之后，微处理器单元会运转这些控制指令以执行数据的读取、写入与擦除。此外，在本发明另一范例实施例中，存储器管理电路702的控制指令亦可以一硬体型式来实作。

主机界面704是电性连接至存储器管理电路702并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机界面704来传送至存储器管理电路702。在本范例实施例中，主机界面704是相容于SATA标准。然而，必须了解的是本发明不限于此，主机界面704亦可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器界面706是电性连接至存储器管理电路702并且用以存取可复写式非挥发性存储器模块106。也就是说，欲写入至可复写式非挥发性存储器模块106的数据会经由存储器界面706转换为可复写式非挥发性存储器模块106所能接受的格式。

错误校正电路708是电性连接至存储器管理电路702并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路702从主机系统1000中接收到写入指令时，错误校正电路708会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code，ECC Code)，并且存储器管理电路702会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非挥发性存储器模块106中。之后，当存储器管理电路702从可复写式非挥发性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误校正电路708会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

补偿电压计算电路710是电性连接至存储器管理电路702并且用以计算根据所读取的数据中的错误位元信息来计算补偿电压。特别是，存储器管理电路702会根据补偿电压计算电路710所计算的补偿电压来调整读取数据时所使用的门槛电压组。计算补偿电压与调整门槛电压组的方法将配合图式，详细描述如后。

在本发明一范例实施例中，存储器控制器104还包括缓存752。缓存752是电性连接至存储器管理电路702并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非挥发性存储器模块106的数据。

在本发明一范例实施例中，存储器控制器104还包括电源管理电路754。电源管理电路754是电性连接至存储器管理电路702并且用以控制存储器储存装置100的电源。

图8是根据本发明范例实施例所显示的管理可复写式非挥发性存储器模块的示意图。

请参照图8，存储器管理电路702会将可复写式非挥发性存储器模块106的实体页面分组成实体页面群400(0)～400(N)。在本范例实施例中，存储器管理电路702是将属于同一个实体区块的实体页面分组成一个实体页面群。也就是说，在本范例实施中，一个实体页面群内的实体页面正好为一个实体区块的实体页面。然而，本发明不限于此，在本发明另一范例实施例中，存储器管理电路702亦可将属于同一个区块面(plane)的实体页面分组成一个实体页面群或者将每一个实体页面视为单一实体页面群。

在本范例实施例中，存储器管理电路702会为每一实体页面群配置独立的门槛电压组。例如，在可复写式非挥性存储器模块106为4阶记忆胞NAND型存储器模块的例子中，每一门槛电压组包括第一门槛电压VA、第二门槛电压VB与第三门槛电压VC。并且，存储器管理电路702会采用对应的门槛电压组来读取储存于对应的实体页面群的实体页面中的数据。

例如，存储器管理电路702会建立读取电压表以记录对应每一实体页面群的门槛电压组。并且，每当欲从实体页面中读取数据时，存储器管理电路702会从读取电压表中识别对应的门槛电压组并且使用所识别的门槛电压组来读取数据。

例如，当欲从属于实体页面群400(0)的实体页面中读取数据时，存储器管理电路702会采用对应实体页面群400(0)的第一门槛电压VA、第二门槛电压VB与第三门槛电压VC来读取数据。而当欲从属于实体页面群400(N)的实体页面中读取数据时，存储器管理电路702会采用对应实体页面群400(N)的第一门槛电压VA、第二门槛电压VB与第三门槛电压VC来读取数据。

特别是，在本范例实施例中，当错误校正电路708成功地校正存储器管理电路702从一实体页面中所读取的数据并且发生在所读取的数据上的错误位元的数目非小于错误位元数门槛值时，补偿电压计算电路710会根据这些错误位元中的错误位元信息计算对应门槛电压组的每一门槛电压的补偿电压。并且，之后，当欲从此实体页面所属的实体页面群中读取数据时，存储器管理电路702会使用这些补偿电压来调整对应的门槛电压组的门槛电压并且使用调整后的门槛电压组来读取数据。

例如，倘若存储器管理电路702欲从属于第一实体页面群(例如，实体页面群400(0))的第一实体页面读取数据时，存储器管理电路702会采用对应实体页面群400(0)的门槛电压组(以下称为第一门槛电压组)来从第一实体页面中读取未校正数据(以下称为第一数据)。例如，倘若第一实体页面为下页面时，存储器管理电路702会采用对应实体页面群400(0)的第二门槛电压VB来识别此实体页面中每一位元的值。例如，倘若第一实体页面为上页面时，存储器管理电路702会采用对应实体页面群400(0)的第一门槛电压VA与第三门槛电压VC来识别此实体页面中每一位元的值。

在完成数据的读取后，错误校正电路708会依据对应所读取的第一数据的错误检查与校正码来进行错误检查与校正程序，并且存储器管理电路702会判断第一数据是否可被校正而产生已校正数据。

倘若错误校正电路708成功地校正第一数据而产生已校正数据时，存储器管理电路702会根据已校正数据判断发生在第一数据中的错误位元的数目是否小于错误位元数门槛值。倘若发生在第一数据中的错误位元的数目非小于错误位元数门槛值时，存储器管理电路702会指示补偿电压计算电路710根据这些错误位元中的错误位元信息计算对应第一门槛电压组的每一门槛电压的补偿电压。之后，当欲从属于实体页面群400(0)的任何实体页面中读取数据时，存储器管理电路702会使用经过补偿电压调整后的第一门槛电压组来读取数据。

倘若所读取的未校正数据无法被校正时，存储器管理电路702会使用重新读取(Retry-Read)机制，重新从第一实体页面中读取数据。例如，在重新读取(Retry-Read)机制中，存储器管理电路702会使用不同的门槛电压组来尝试从第一实体页面中正确地读取数据。例如，存储器管理电路702会依序地使用一表上的电压来调整门槛电压，或对此次设定的门槛电压增加或减少一预设值的方式来调整。倘若经过多次(例如，5次)重新读取仍无法正确地数据时，存储器管理电路702会输出读取失败信息。重新读取(Retry-Read)机制为此领域技术人员所熟知的技术，在此不详细描述。

在本发明范例实施例中，补偿电压计算电路710会依序地比对所读取的未校正数据与对应的已校正数据的每一位元并且识别其中的错误位元。在此所谓错误位元是指一个应为某一状态的位元并误判为属于另一状态。并且，补偿电压计算电路710会统计这些错误位元的错误位元类型作为错误位元信息并且依据错误位元信息来产生补偿电压。

图9是根据本发明范例实施例所显示的统计错误位元的错误类型的示意图。

请参照图9，以4阶记忆胞NAND型闪存为例，第一位元信息读取电压VA是用以区别储存状态″11″与储存状态″10″，第二门槛电压VB是用以区别储存状态″10″与储存状态″00″并且第三门槛电压VC是用以区别储存状态″00″与储存状态″01″。在此，门槛电压左边的状态称为第一储存状态，而门槛电压右边的状态称为第二储存状态。

特别是，补偿电压计算电路710会为每一门槛电压，统计应为第一储存状态而被误判为第二储存状态的记忆胞位(即，第一错误位元类型)的数目，并且统计应为第二储存状态而被误判为第一储存状态的记忆胞(即，第二错误位元类型)的数目。

如图9所示，区块1002表示应为储存状态″10″而被误判为储存状态″11″的记忆胞，区块1004表示应为储存状态″11″而被误判为储存状态″10″的记忆胞。特别是，补偿电压计算电路710会根据所识别的错误位元之中对应区块1002的错误位元的数目以及对应区块1004的错误位元的数目来产生对应第一门槛电压VA的补偿电压。

例如，补偿电压计算电路710是使用以下算式(3)来计算补偿电压：

$x=g\×{\log }_2\left(\frac{\mathrm{error}2}{\mathrm{error}1}\right)---\left(3\right)$

其中x代表补偿电压，g代表常数，error2代表应为第二储存状态而被误判为第一储存状态的记忆胞的数目，error1代表应为第一储存状态而被误判为第二储存状态的记忆胞位的数目。

类似地，补偿电压计算电路710会根据所识别的错误位元之中对应区块1006的错误位元的数目以及对应区块1008的错误位元的数目来产生对应第二门槛电压VB的补偿电压。

同样的，补偿电压计算电路710会根据所识别的错误位元之中对应区块1010的错误位元的数目以及对应区块1012的错误位元的数目来产生对应第三门槛电压VC的补偿电压。

基于上述，例如，当从实体页面群400(0)的一个实体页面中所读取的数据的错误位元的数目非小于错误位元数门槛值时，存储器管理电路702会指示补偿电压计算电路710根据上述式(3)计算对应实体页面群400(0)的门槛电压组的每一门槛电压的补偿电压。并且，之后，当从实体页面群400(0)的实体页面中读取数据时，存储器管理电路202会将第一门槛电压加上所计算的补偿电压而成为新的第一门槛电压VA，将第二门槛电压VB加上所计算的补偿电压而成为新的第二门槛电压VB并且将第三门槛电压VC加上所计算的补偿电压而成为新的第三门槛电压VC。

图10是根据本发明范例实施例所显示的数据读取方法的概要流程图。

请参照图10，在步骤S1001中，实体页面会被分组为多个实体页面群，并且每一实体页面群会被设定一门槛电压组。例如，第一门槛电压组是设定给实体页面群之中的第一实体页面群。值得一提的是，在初始化时，所有实体页面群的门槛电压组可为相同或者不同。

在步骤S1003中，第一门槛电压组会被用来从第一实体页面中读取第一数据，其中第一实体页面属于第一实体页面群。并且，在步骤1005中，第一数据是否可藉由错误校正电路708来校正而产生已校正数据并且对应第一数据的错误位元数是否非小于错误位元数门槛值会被判断。

倘若第一数据可藉由错误校正电路708来校正而产生已校正数据并且对应第一数据的错误位元数非小于错误位元数门槛值时，在步骤S1007中，对应第一实体页面群的门槛电压的多个补偿电压会被计算并且这些补偿电压会被用来调整第一门槛电压组的门槛电压。之后，在步骤S1009中，调整后的第一门槛电压组会被用来从属于第一实体页面群的实体页面中读取数据(亦称为第二数据)。

为了能够更了解本发明范例实施例的数据读取方法，以下将以从一个实体页面读取数据为例，详细描述本读取数据方法的步骤。

图11是根据本发明范例实施例所显示的数据读取方法的详细流程图，其绘示从一个实体页面中读取数据的步骤。为方便描述，以下将欲读取的实体页面称为第一实体页面，此第一实体页面所属的实体页面群称为第一实体页面群，对应此第一实体页面的门槛电压组称为第一门槛电压组。

请参照图11，在步骤S1101中，存储器管理电路702会判断第一门槛电压旗标是否被标记为使能(Enable)状态。具体来说，存储器管理电路702会为每一实体页面群记录一个门槛电压旗标并且每一门槛电压旗标会显示使能状态或禁止(Disable)状态，其中每一门槛电压被初始地标记为禁止(Disable)状态。

倘若第一门槛电压旗标非被标记为使能状态时，在步骤S1103，存储器管理电路702会使用初始设定的第一门槛电压组来从第一实体页面中读取未校正数据。

之后，在步骤S1105中，存储器管理电路702会判断错误校正电路708是否成功地校正所读取的未校正数据以输出已校正数据。

倘若错误校正电路708未成功地校正未校正数据以输出已校正数据时，在步骤S1107中，存储器管理电路702会判断对应第一实体页面的重新读取次数是否超过重新读取门槛值。例如，重新读取门槛值是被设定为5。

倘若对应第一实体页面的重新读取次数超过重新读取门槛值时，在步骤S1009中，存储器管理电路702会输出读取错误信息，以通知主机系统1000。

倘若对应第一实体页面的重新读取次数未超过重新读取门槛值时，在步骤S1111中，存储器管理电路702会执行重新读取机制来再次从第一实体页面中读取未校正数据，并且步骤S1105会被执行。

倘若错误校正电路708未成功地校正未校正数据以输出已校正数据时，在步骤S1113中，存储器管理电路702会判断未校正数据中的错误位元的数目是否小于错误位元数门槛值。

倘若未校正数据中的错误位元的数目小于错误位元数门槛值时，在步骤S1115中，存储器管理电路702会输出已校正数据。

倘若未校正数据中的错误位元的数目非小于错误位元数门槛值时，在步骤S1117中，存储器管理电路702会指示补偿电压计算电路710根据错误位元信息计算补偿电压，并且将第一门槛电压旗标标记为使能状态。在步骤S1119中，存储器管理电路702会调整错误位元数门槛值。具体来说，在本范例实施例中，错误位元数门槛值会根据各实体页面群的状态被动态地被调整。例如，每当存储器管理电路702指示补偿电压计算电路710为某一实体页面群计算补偿电压时，对应此实体页面群的错误位元数门槛值会被加上一个预设调整值。例如，此预设调整值为5，但本发明不限于此。之后，步骤S1115会被执行。

此外，在本发明另一范例实施例中，存储器管理电路702会根据各实体页面群的擦除次数(erase count)来调整错误位元数门槛值。例如，当某一个实体页面群的擦除次数为不大于1000时，对应此实体页面群的错误位元数门槛值会被设为20；当某一个实体页面群的擦除次数为介于1000与2000之间时，对应此实体页面群的错误位元数门槛值会被设为30；当某一个实体页面群的擦除次数为介于2000与3000之间时，对应此实体页面群的错误位元数门槛值会被设为40。以此类推，错误位元数门槛值会随着擦除次数的增加而增加。

倘若在步骤S1101中判断第一门槛电压旗标非被标记为使能状态时，在步骤S1121中，存储器管理电路702会使用补偿电压计算电路710所计算的补偿电压来调整第一门槛电压组的门槛电压并且使用调整后的门槛电压来从第一实体页面中读取未校正数据。

综上所述，本发明范例实施例，用于各实体页面群的门槛电压组会根据的磨耗程度而动态地调整，因此，使得所读取的数据的正确性更能被保证。此外，在本范例实施例中，对应的补偿电压是在当从实体页面中所读取的数据的错误位元数非小于错误位元数门槛值才会被计算并且错误位元数门槛值会动态地被调整。基此，在本范例实施例中，用于调整一个实体页面群的门槛电压组的补偿电压可是根据此实体页面群之中发生最多错误位元的实体页面的状态来计算，由此调整后的门槛电压组更能正确地来读取数据。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。

Claims (24)

1.一种数据读取方法，用于一可复写式非挥发性存储器模块，其中该可复写式非挥发性存储器模块具有多个实体页面，该数据读取方法包括：

将所述实体页面分组为多个实体页面群；

为所述实体页面群之中的一第一实体页面群设定一第一门槛电压组，其中该第一门槛电压组具有多个门槛电压；

使用该第一门槛电压组从一第一实体页面中读取一第一数据，其中该第一实体页面属于该第一实体页面群；

当该第一数据可藉由一错误校正电路来校正而产生一已校正数据并且对应该第一数据的一错误位元数非小于一错误位元数门槛值时，计算对应该第一实体页面群的所述门槛电压的多个补偿电压；

使用所述补偿电压调整该第一门槛电压组的所述门槛电压；以及

使用调整后的该第一门槛电压组从属于该第一实体页面群的所述实体页面中读取数据。

2.根据权利要求1所述的数据读取方法，还包括：

根据对应该第一实体页面群的一擦除次数动态地调整该错误位元数门槛值。

3.根据权利要求1所述的数据读取方法，还包括：

在计算对应该第一实体页面群的所述门槛电压的所述补偿电压之后，使用一预设调整值调整该错误位元数门槛值。

4.根据权利要求1所述的数据读取方法，其中计算对应该第一实体页面群的所述门槛电压的所述补偿电压的步骤包括：

藉由比对该第一数据与该已校正数据来获得一错误位元信息；以及

依据该错误位元信息来计算所述补偿电压。

5.根据权利要求1所述的数据读取方法，其中该第一实体页面中是该第一实体页面群的所述实体页面之中发生最多错误位元的实体页面。

6.一种存储器控制器，用于控制一可复写式非挥发性存储器模块，其中该可复写式非挥发性存储器模块具有多个实体页面，该存储器控制器包括：

一存储器管理电路，用以将所述实体页面分组为多个实体页面群并且为每一所述实体页面群设定一门槛电压组，其中所述门槛电压组之中的一第一门槛电压组对应所述实体页面群之中的一第一实体页面群并且该第一门槛电压组具有多个门槛电压；

一主机界面，电性连接该存储器管理电路；

一存储器界面，电性连接该存储器管理电路，并且用以电性连接至该可复写式非挥发性存储器模块；

一错误校正电路，电性连接该存储器管理电路；以及

一补偿电压计算电路，电性连接至该存储器管理电路，

其中该存储器管理电路使用该第一门槛电压组从一第一实体页面中读取一第一数据，其中该第一实体页面属于该第一实体页面群，

其中当该错误校正电路成功地校正该第一数据而产生一已校正数据并且对应该第一数据的一错误位元数非小于一错误位元数门槛值时，该补偿电压计算电路会计算对应该第一实体页面群的所述门槛电压的多个补偿电压。

7.根据权利要求6所述的存储器控制器，其中该存储器管理电路使用所述补偿电压调整该第一门槛电压组的所述门槛电压并且使用调整后的该第一门槛电压组从属于该第一实体页面群的所述实体页面中读取数据。

8.根据权利要求6所述的存储器控制器，其中该存储器管理电路根据对应该第一实体页面群的一擦除次数动态地调整该错误位元数门槛值。

9.根据权利要求6所述的存储器控制器，其中在该补偿电压计算电路计算对应该第一实体页面群的所述门槛电压的所述补偿电压之后，该存储器管理电路使用一预设调整值调整该错误位元数门槛值。

10.根据权利要求6所述的存储器控制器，其中该补偿电压计算电路藉由比对该第一数据与该已校正数据来获得一错误位元信息并且依据该错误位元信息来计算所述补偿电压。

11.根据权利要求6所述的存储器控制器，其中该第一实体页面中是该第一实体页面群的所述实体页面之中发生最多错误位元的实体页面。

12.一种存储器储存装置，包括：

一连接器，用以电性连接至一主机系统；

一可复写式非挥发性存储器模块，具有多个实体页面；以及

一存储器控制器，电性连接至该连接器与该可复写式非挥发性存储器模块并且具有一错误校正电路，

其中该存储器控制器用以将所述实体页面分组为多个实体页面群并为每一所述实体页面群设定一门槛电压组，其中所述门槛电压组之中的一第一门槛电压组对应所述实体页面群之中的一第一实体页面群并且该第一门槛电压组具有多个门槛电压，

其中该存储器控制器使用该第一门槛电压组从一第一实体页面中读取一第一数据，其中该第一实体页面属于该第一实体页面群，

其中当该错误校正电路成功地校正该第一数据而产生一已校正数据并且对应该第一数据的一错误位元数非小于一错误位元数门槛值时，该存储器控制器计算对应该第一实体页面群的所述门槛电压的多个补偿电压。

13.根据权利要求12所述的存储器储存装置，其中该存储器控制器使用所述补偿电压调整该第一门槛电压组的所述门槛电压并且使用调整后的该第一门槛电压组从属于该第一实体页面群的所述实体页面中读取数据。

14.根据权利要求12所述的存储器储存装置，其中该存储器控制器根据对应该第一实体页面群的一擦除次数动态地调整该错误位元数门槛值。

15.根据权利要求12所述的存储器储存装置，其中该存储器控制器在计算对应该第一实体页面群的所述门槛电压的所述补偿电压之后，使用一预设调整值调整该错误位元数门槛值。

16.根据权利要求12所述的存储器储存装置，其中该存储器控制器藉由比对该第一数据与该已校正数据来获得一错误位元信息并且依据该错误位元信息来计算所述补偿电压。

17.根据权利要求12所述的存储器储存装置，其中该第一实体页面中是该第一实体页面群的所述实体页面之中发生最多错误位元的实体页面。

18.一种数据读取方法，用于从一可复写式非挥发性存储器模块的一第一实体页面读取数据，其中该可复写式非挥发性存储器模块具有多个实体页面，所述实体页面被分组为多个实体页面群，该第一实体页面属于所述实体页面群之中的一第一实体页面群，该第一实体页面群对应一第一门槛电压组与一第一门槛电压旗标，该第一门槛电压组包括多个门槛电压，并且该第一门槛电压旗标初始地被标记为一禁止状态，该数据读取方法包括：

判断该第一门槛电压旗标是否被标记为一使能状态；

倘若该第一门槛电压旗标非被标记为该使能状态时，使用该第一门槛电压组从该第一实体页面中读取一第一数据并且判断从该第一实体页面中所读取的该第一数据是否可藉由一错误校正电路来校正而产生一已校正数据；

倘若该第一数据可藉由该错误校正电路来校正而产生该已校正数据时，判断对应该第一数据的一错误位元数是否小于一错误位元数门槛值；以及

倘若对应该第一数据的该错误位元数非小于该错误位元数门槛值时，计算对应该第一实体页面群的所述门槛电压的多个补偿电压并且将该第一门槛电压旗标标记为该使能状态。

19.根据权利要求18所述的数据读取方法，还包括：

倘若该第一门槛电压旗标被标记为该使能状态时，使用所述补偿电压来调整该第一门槛电压组的所述门槛电压并且使用调整后的该第一门槛电压组从该第一实体页面中读取一第二数据。

20.根据权利要求18所述的数据读取方法，还包括：

根据对应该第一实体页面群的一擦除次数动态地调整该错误位元数门槛值。

21.根据权利要求18所述的数据读取方法，还包括：

在计算对应该第一实体页面群的所述门槛电压的所述补偿电压之后，使用一预设调整值调整该错误位元数门槛值。

22.根据权利要求18所述的数据读取方法，

其中计算对应该第一实体页面群的所述门槛电压的该补偿电压的步骤包括：

藉由比对该第一数据与该已校正数据来获得一错误位元信息；以及

依据该错误位元信息来计算所述补偿电压。

23.根据权利要求22所述的数据读取方法，其中该第一数据具有多个位元，每一所述位元对应该可复写式非挥发性存储器模块的多个储存状态的其中之一，所述储存状态包括一第一储存状态与一第二储存状态并且所述门槛电压之中的一第一门槛电压用以区分该第一储存状态与该二储存状态，

其中藉由比对该第一数据与该已校正数据来获得该错误位元信息的步骤包括：

找出该第一数据的所述位元之中与该已校正数据的对应位元不相同的多个错误位元；

统计所述错误位元之中属于一第一错误位元型态的错误位元的数目，其中属于该第一错误位元型态的错误位元是应对应该第一储存状态但被辨识为对应该第二储存状态的位元；

统计所述错误位元之中属于一第二错误位元型态的错误位元的数目，其中属于该第二错误位元型态的错误位元是应对应该第二储存状态但被辨识为对应该第一储存状态的位元；以及

将属于该第一错误位元型态的错误位元的数目与属于该第二错误位元型态的错误位元的数目作为该错误位元信息，

其中依据该错误位元信息计算所述补偿电压的步骤包括：

依据属于该第一错误位元型态的错误位元的数目与属于该第二错误位元型态的错误位元的数目来计算所述补偿电压之中的一第一补偿电压，其中该第一补偿电压用以调整所述门槛电压之中的一第一门槛电压。

24.根据权利要求18所述的数据读取方法，其中该第一实体页面中是该第一实体页面群的所述实体页面之中发生最多错误位元的实体页面。

Images