CN104766627B - 一种抗读干扰的阻变存储器读方法 - Google Patents
一种抗读干扰的阻变存储器读方法 Download PDFInfo
- Publication number
- CN104766627B CN104766627B CN201510188989.8A CN201510188989A CN104766627B CN 104766627 B CN104766627 B CN 104766627B CN 201510188989 A CN201510188989 A CN 201510188989A CN 104766627 B CN104766627 B CN 104766627B
- Authority
- CN
- China
- Prior art keywords
- reading
- resistance
- storing device
- variable storing
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种抗读干扰的阻变存储器读方法,包括:判断读使能是否有效,如果无效继续等待读使能有效;读使能有效后对读地址进行译码,映射到相应的阻变存储器的字;在读地址选中的阻变存储器的字的各个阻变单元上加相应的正向读电压Vr,持续时间T;将读出的数据写入读出寄存器buffer;判断读出的数据中阻变单元存储的数据是否存在“0”,如果存在“0”则执行下一步,否则返回继续判断读使能是否有效;在后台对阻变单元存储的数据为“0”的阻变单元进行一次ReRead操作;完成以上操作后返回继续判断读使能是否有效。本发明通过在阻变存储器的读过程中添加了后台ReRead过程,解决了由于读干扰导致的数据翻转失效问题,提高了阻变存储器数据存储的可靠性。
Description
技术领域
本发明涉及半导体数据存储技术领域,更具体地涉及一种抗读干扰的阻变存储器读方法。
背景技术
阻变存储器(Resistive Random Access Memory,RRAM)是最近几年兴起的一种半导体存储器,由于它具有高集成度、低功耗、与CMOS工艺兼容等优点,因此被认为是最有可能取代FLASH成为下一代主流非挥发存储器的半导体存储器。阻变存储器的存储原理是通过对阻变材料两端加适当的电压后可以对阻变材料进行SET和RESET操作,当阻变存储器被SET后,其阻值变为低阻状态(LRS),相对应的数据存储值为“1”,当阻变存储器被RESET时,其阻值变为高阻状态(HRS),其相对应的数据存储值为“0”,SET通过对阻变存储器两端加一个正向写电压Vw实现,RESET通过对阻变存储器两端加一个反向写电压-Vw实现,如图1所示。
在对阻变存储器进行读操作时,会在存储器单元两端加一个与SET电压方向一致的读电压Vr,Vr作用产生的电流通过读电路转换成电压并通过灵敏放大器将电压值与参考值进行对比,对比的结果就是该单元所存储的数据。研究表明任何加在阻变存储器两端的电压对阻变存储器的阻值都会有影响,包括读电压,当读电压反复作用于阻变单元时,其作用就好像是一个弱的SET电压反复作用于阻变单元,这种累积效应会导致阻变单元的阻值发生漂移,如图2所示,最终发生数据翻转,导致读出数据出错,而这是读过程造成的,即读干扰(read disturb)问题。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种抗读干扰的阻变存储器读方法,以解决由于读干扰导致的数据翻转失效问题,提高阻变存储器数据存储的可靠性。
(二)技术方案
为了实现上述目的,本发明提供了一种抗读干扰的阻变存储器读方法,该方法包括:
步骤1:判断读使能是否有效,如果读使能无效则继续等待,如果读使能有效,则执行步骤2;
步骤2:读使能有效后对读地址进行译码,映射到相应的阻变存储器的字;
步骤3:在读地址选中的阻变存储器的字的各阻变单元上加相应的正向读电压Vr,持续时间T;
步骤4:将读出的阻变单元存储的数据写入读出寄存器,并判断读出的阻变单元存储的数据是否存在“0”,如果存在“0”则执行步骤5,否则返回执行步骤1;
步骤5:对存储的数据为“0”的阻变单元进行一次再读操作,之后返回执行步骤1;其中,对存储的数据为“0”的阻变单元进行再读操作,是通过加反向的读电压-Vr,持续时间T来进行的。
上述方案中,步骤2中所述映射到相应的阻变存储器的字,是映射到阻变存储器某一行的16列,即16个阻变单元。
上述方案中,步骤3中所述正向读电压Vr的取值范围是1~1.5V,持续时间T的取值范围是1~10ns。
上述方案中,步骤4中所述对阻变单元存储的数据的判断,是通过对读出寄存器中的值进行读取得到的。
上述方案中,步骤4中是对本次读出的所有的数据中是否有“0”进行判断。
上述方案中,步骤4中对读出的阻变单元存储的数据中是否有“0”进行判断是在后台进行的。
上述方案中,步骤5中只对存储的数据为“0”的阻变单元进行再读操作。
上述方案中,所述反向的读电压-Vr的取值范围是-1~-1.5V,持续时间T的取值范围是1~10ns。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、本发明提供的抗读干扰的阻变存储器读方法,通过在传统读过程中加入一个再读过程(ReRead process),将读过程中对阻变单元造成的副作用抵消掉,如图3所示。为了降低再读过程(ReRead process)带来的功耗增加,对于阻态为LRS的阻变单元不进行ReRead操作,因为读过程对阻变单元所加的正向Vr电压对LRS的阻变单元有正向加强其本身阻态的作用,即正向Vr读电压相当于一个弱SET过程,因此无需对这些LRS阻变单元进行ReRead操作。本发明通过以上方法在一定程度上有效地解决了阻变存储器读过程中的读干扰问题。
2、本发明提供的抗读干扰的阻变存储器读方法,通过在阻变存储器的读过程中添加了后台ReRead过程,对存储数据为“0”的阻变单元进行一次加反向读电压的操作过程,解决了由于读干扰导致的数据翻转失效问题,提高了阻变存储器数据存储的可靠性。
附图说明
图1为阻变存储单元SET和RESET示意图;
图2为阻变存储器读过程中发生读干扰示意图;
图3为本发明提供的阻变存储器读过程中加入的ReRead过程示意图;
图4为本发明提供的抗读干扰的阻变存储器读方法的流程图;
图5为本发明提供的抗读干扰的阻变存储器读方法的一种实施方法示意图;
图6为本发明提供的抗读干扰的阻变存储器读方法的一种实施电路示意图;
图7为本发明提供的抗读干扰的阻变存储器读方法的读电压变化示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的原件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
本发明提供的抗读干扰的阻变存储器读方法,通过在阻变存储器的读过程中添加了后台ReRead过程,对存储数据为“0”的阻变单元进行一次加反向读电压的操作过程,解决了由于读干扰导致的数据翻转失效问题,提高了阻变存储器数据存储的可靠性。
本发明提供的抗读干扰的阻变存储器读方法,具体包括以下步骤:
步骤1:判断读使能是否有效,如果读使能无效则继续等待,如果读使能有效,则执行步骤2;
步骤2:读使能有效后对读地址进行译码,映射到相应的阻变存储器的字;
步骤3:在读地址选中的阻变存储器的字的各阻变单元上加相应的正向读电压Vr,持续时间T;
步骤4:将读出的阻变单元存储的数据写入读出寄存器(buffer),并判断读出的阻变单元存储的数据是否存在“0”,如果存在“0”则执行步骤5,否则返回执行步骤1,继续判断读使能是否有效;
步骤5:对阻变单元存储的数据为“0”的阻变单元进行一次再读(ReRead)操作,之后返回执行步骤1,继续判断读使能是否有效。
在本发明提供的技术方案中,步骤2中所述映射到相应的阻变存储器的字,是映射到存储器某一行的16列,即16个阻变单元。步骤3中所述正向读电压Vr的取值范围是1~1.5V,持续时间T的取值范围是1~10ns。步骤4中所述对阻变单元存储的数据的判断,是通过对读出寄存器中的值进行读取得到的。步骤4中是对本次读出的所有的数据中是否有“0”进行判断。步骤4中对读出的阻变单元存储的数据中是否有“0”进行判断是在后台进行的。步骤5中只对那些存储的数据为“0”的阻变单元进行再读操作。步骤5中对存储的数据为“0”的阻变单元进行再读操作,是通过对这些单元加反向的读电压-Vr,持续时间T来进行的。所述反向的读电压-Vr的取值范围是-1~-1.5V,持续时间T的取值范围是1~10ns。
基于上述描述,请参照图4,图4为本发明提供的抗读干扰的阻变存储器读方法的流程图,该方法包括以下步骤:
步骤101:开始判断读使能是否有效,如果无效继续等待读使能有效;
步骤102:读使能有效后对读地址进行译码,映射到相应的阻变存储器的字;
步骤103:在读地址选中的阻变存储器的字的各个阻变单元上加相应的正向读电压Vr,持续时间T;
步骤104:将读出的数据写入读出寄存器buffer;
步骤105:在后台判断读出的阻变单元存储的数据是否存在“0”,如果存在“0”则执行下一步,否则返回执行步骤101;
步骤106:在后台对存储的数据为“0”的阻变单元进行一次ReRead操作,之后返回执行步骤101。
如图5所示,为本发明的一个具体实现方法示意图,首先判断读使能是否有效,如果无效继续等待读使能有效;当读使能有效后对读地址进行译码,映射到相应的阻变存储器的字;读地址选中的阻变存储器的字的各个阻变单元上加相应的正向读电压Vr,持续时间T;将读出的数据写入读出寄存器buffer,比如图5所示,读出的数据为“11011101”;在后台判断读出的阻变单元存储的数据是否存在“0”,如果存在“0”则执行下一步,否则返回第一步,如图5所示,读出的数据为“11011101”中存在“0”,则进行下一步;将存储值为“0”的阻变单元对应的位置信息反馈给ReRead控制电路,ReRead控制电路在后台对存储的数据为“0”的阻变单元进行一次ReRead操作,而对存储的数据为“1”的阻变单元不进行ReRead操作。完成以上操作后返回第一步。
如图6所示,为本发明的一个具体实现电路示意图,在进行读写和ReRead操作前,将WL置高,打开MOS管;WR_RR信号控制电路进行正常读写和ReRead过程,当传统读过程完成后,通过WR_RR信号将阻变单元的DL端接ReRead电路部分,ReRead电路根据读出buffer的数据DATA来选择是否进行ReRead操作,当DATA为“0”时将ReRead输出端置为-Vr电平,来进行一次ReRead操作;当DATA为“1”时将ReRead输出端置为0电平,不进行ReRead操作。
如图7所示,为本发明中带有ReRead过程的读电压变化示意图。在前半段Read过程中,读电压为Vr,持续时间为T,在后半段ReRead过程中,读电压为-Vr,持续时间为T。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解的为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (8)
1.一种抗读干扰的阻变存储器读方法,其特征在于,该方法包括:
步骤1:判断读使能是否有效,如果读使能无效则继续等待,如果读使能有效,则执行步骤2;
步骤2:读使能有效后对读地址进行译码,映射到相应的阻变存储器的字;
步骤3:在读地址选中的阻变存储器的字的各阻变单元上加相应的正向读电压Vr,持续时间T;
步骤4:将读出的阻变单元存储的数据写入读出寄存器,并判断读出的阻变单元存储的数据是否存在“0”,如果存在“0”则执行步骤5,否则返回执行步骤1;
步骤5:对存储的数据为“0”的阻变单元进行一次再读操作,之后返回执行步骤1;其中,对存储的数据为“0”的阻变单元进行再读操作,是通过加反向的读电压-Vr,持续时间T来进行的。
2.根据权利要求1所述的抗读干扰的阻变存储器读方法,其特征在于,步骤2中所述映射到相应的阻变存储器的字,是映射到阻变存储器某一行的16列,即16个阻变单元。
3.根据权利要求1所述的抗读干扰的阻变存储器读方法,其特征在于,步骤3中所述正向读电压Vr的取值范围是1~1.5V,持续时间T的取值范围是1~10ns。
4.根据权利要求1所述的抗读干扰的阻变存储器读方法,其特征在于,步骤4中所述对阻变单元存储的数据的判断,是通过对读出寄存器中的值进行读取得到的。
5.根据权利要求1所述的抗读干扰的阻变存储器读方法,其特征在于,步骤4中是对本次读出的所有的数据中是否有“0”进行判断。
6.根据权利要求1所述的抗读干扰的阻变存储器读方法,其特征在于,步骤4中对读出的阻变单元存储的数据中是否有“0”进行判断是在后台进行的。
7.根据权利要求1所述的抗读干扰的阻变存储器读方法,其特征在于,步骤5中只对存储的数据为“0”的阻变单元进行再读操作。
8.根据权利要求1所述的抗读干扰的阻变存储器读方法,其特征在于,所述反向的读电压-Vr的取值范围是-1~-1.5V,持续时间T的取值范围是1~10ns。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510188989.8A CN104766627B (zh) | 2015-04-21 | 2015-04-21 | 一种抗读干扰的阻变存储器读方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510188989.8A CN104766627B (zh) | 2015-04-21 | 2015-04-21 | 一种抗读干扰的阻变存储器读方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104766627A CN104766627A (zh) | 2015-07-08 |
CN104766627B true CN104766627B (zh) | 2018-05-08 |
Family
ID=53648407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510188989.8A Active CN104766627B (zh) | 2015-04-21 | 2015-04-21 | 一种抗读干扰的阻变存储器读方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104766627B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108665926B (zh) * | 2018-04-28 | 2021-08-03 | 华中科技大学 | 一种交叉开关结构的阻变存储器写干扰优化方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1647210A (zh) * | 2002-02-19 | 2005-07-27 | 微米技术有限公司 | 可编程导体随机存取存储器以及用于检测它的方法 |
CN101192446A (zh) * | 2006-11-29 | 2008-06-04 | 三星电子株式会社 | 多电平可变电阻存储装置及其驱动方法 |
CN101458954A (zh) * | 2007-09-06 | 2009-06-17 | 三星电子株式会社 | 多位数据存储系统和读取操作 |
CN103262171A (zh) * | 2010-10-07 | 2013-08-21 | 科洛斯巴股份有限公司 | 用于并发读取操作的电路及其方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7646627B2 (en) * | 2006-05-18 | 2010-01-12 | Renesas Technology Corp. | Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance |
JP2012064277A (ja) * | 2010-09-17 | 2012-03-29 | Sharp Corp | 不揮発性半導体記憶装置 |
-
2015
- 2015-04-21 CN CN201510188989.8A patent/CN104766627B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1647210A (zh) * | 2002-02-19 | 2005-07-27 | 微米技术有限公司 | 可编程导体随机存取存储器以及用于检测它的方法 |
CN101192446A (zh) * | 2006-11-29 | 2008-06-04 | 三星电子株式会社 | 多电平可变电阻存储装置及其驱动方法 |
CN101458954A (zh) * | 2007-09-06 | 2009-06-17 | 三星电子株式会社 | 多位数据存储系统和读取操作 |
CN103262171A (zh) * | 2010-10-07 | 2013-08-21 | 科洛斯巴股份有限公司 | 用于并发读取操作的电路及其方法 |
Non-Patent Citations (1)
Title |
---|
"阻变存储器读电路的优化设计";肖凡杰,杨建国,薛晓勇,林殷茵;《复旦学报》;20130831;第52卷(第4期);541-546 * |
Also Published As
Publication number | Publication date |
---|---|
CN104766627A (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7852665B2 (en) | Memory cell with proportional current self-reference sensing | |
CN104380384B (zh) | 用于自旋扭矩mram的自参考感测放大器 | |
EP3188188B1 (en) | Self-refrence read method of a spin torque magnetic random access memory | |
US7944729B2 (en) | Simultaneously writing multiple addressable blocks of user data to a resistive sense memory cell array | |
CN108475519A (zh) | 包含存储器及其操作的设备及方法 | |
Takemura et al. | Highly-scalable disruptive reading scheme for Gb-scale SPRAM and beyond | |
US8040713B2 (en) | Bit set modes for a resistive sense memory cell array | |
US8004872B2 (en) | Floating source line architecture for non-volatile memory | |
US8054678B2 (en) | Stuck-at defect condition repair for a non-volatile memory cell | |
CN105518800B (zh) | 半导体存储器装置及其ecc方法 | |
CN102544352B (zh) | 具有横向钉扎的非易失性存储器单元 | |
CN104538061A (zh) | 用于修复磁存储器中的复位错误的方法 | |
CN107430558A (zh) | 半导体存储装置 | |
JP2012104818A (ja) | メモリセル、およびメモリセルを動作させる方法 | |
TW201110119A (en) | Memory and write control method | |
CN107527647A (zh) | 半导体存储器件的延迟电路、半导体存储器件及操作方法 | |
CN114446347A (zh) | 具有阈值开关选择器的交叉点存储器中的断电恢复 | |
CN104778974A (zh) | 串行存储器装置向外部主机通知内部自计时操作的完成 | |
US8203870B2 (en) | Flux programmed multi-bit magnetic memory | |
CN203573660U (zh) | 存储系统 | |
US8982602B2 (en) | Memory devices, circuits and, methods that apply different electrical conditions in access operations | |
US11527276B2 (en) | Semiconductor storage device | |
CN104766627B (zh) | 一种抗读干扰的阻变存储器读方法 | |
US20200098411A1 (en) | Semiconductor memory device | |
CN108962306A (zh) | 自动优化写电压的磁性存储器及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |