CN101452939A - Otp结构及其制作方法 - Google Patents
Otp结构及其制作方法 Download PDFInfo
- Publication number
- CN101452939A CN101452939A CNA2007100943706A CN200710094370A CN101452939A CN 101452939 A CN101452939 A CN 101452939A CN A2007100943706 A CNA2007100943706 A CN A2007100943706A CN 200710094370 A CN200710094370 A CN 200710094370A CN 101452939 A CN101452939 A CN 101452939A
- Authority
- CN
- China
- Prior art keywords
- otp
- silicon oxide
- oxide layer
- silicon
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种OTP结构,其晶体管部分在衬底上依次为氧化硅-氮化硅-氧化硅层和多晶硅层,在衬底上的多晶硅两侧分别为源极和漏极。为制作上述OTP结构,本发明还公开了一种制作OTP结构的方法,包括以下步骤:1.有源区的隔离;2.阱注入;3.淀积氧化硅-氮化硅-氧化硅层,并刻蚀;4.栅氧成长并刻蚀;5.轻掺杂注入及源漏注入;6.OTP注入。利用本发明制作OTP结构的方法得到的OTP结构可以在一个OTP结构中存储两个电子,实现了每个单元结构存储2位效果,提高了存储单元的存储密度,减少芯片的面积,降低生产成本。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及半导体领域中的一种OTP结构及其制作方法。
背景技术
在半导体行业中OTP是常用的存储单元,如图1所示,已有的OTP结构在衬底上方依次为氧化硅层和多晶硅层,在衬底的两侧分别为源极和漏极。在这种已有的OTP结构中,存储器电荷一般存储于多晶硅浮栅上,电子在浮栅上可自由移动,并且一个单元结构只可存储一位数据。利用阈值电压的大小来判断浮栅上有无注入电子,在一个单元表征出0或1。
随着半导体行业的集成度越练越高、半导体器件的体积越小,也要求存储单元的存储密度提高,现有的一个单元结构只能存储一位数据的OTP结构不能满足这种高密度存储功能。
发明内容
本发明所要解决的技术问题是提供OTP结构,可以在一个存储单元中存储两位数据,为此本发明还提供一种OTP结构的制作方法以提高OTP结构的效率。
为解决上述技术问题,本发明OTP结构的技术方案是,其晶体管部分在衬底上依次为氧化硅—氮化硅—氧化硅层和多晶硅层,在衬底上的多晶硅两侧分别为源极和漏极。
作为本发明的进一步改进是,氧化硅—氮化硅—氧化硅层中两侧的氧化硅层厚度大于50埃。
为实现上述的OTP结构,本发明制作OTP结构的方法,其晶体管部分包括以下步骤:第一步,有源区的隔离;第二步,阱注入;第三步,淀积氧化硅—氮化硅—氧化硅层,并刻蚀;第四步,栅氧成长并刻蚀;第五步,轻掺杂注入及源漏注入;第六步,OTP注入。
利用本发明制作OTP结构的方法制作的OTP结构用氧化硅—氮化硅—氧化硅层代替氧化硅层存储数据,可以在氮化硅层的两端分别存储一个数据,从而在一个OTP结构中存储两个数据,提高了存储单元的存储密度,节约了芯片的面积,降低生产成本。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明:
图1为已有技术的OTP结构晶体管部分示意图;
图2为本发明OTP结构晶体管部分示意图;
图3为本发明方法流程示意图;
图4为对本发明OTP结构写入数据实施例示意图;
图5为从本发明OTP结构读出数据实施例示意图。
具体实施方式
如图1所示,本发明OTP结构包括衬底,衬底上方依次为氧化硅—氮化硅—氧化硅层和多晶硅层,在衬底上的多晶硅两侧分别为源极和漏极,其中氧化硅—氮化硅—氧化硅层中两侧的氧化硅层厚度大于50埃。
向本发明的OTP结构写入数据时,利用电子会被困在氧化硅—氮化硅—氧化硅层的氮化层中,且不易移动的特性,当源端加低电位、漏断加高电位时,热电子注入发生在靠漏端一侧,则写入电子储存在氧化硅—氮化硅—氧化硅层的一侧。当源端加高电位、漏断加低电位时,则热电子注入发生在沟道的另一侧,即完成氧化硅—氮化硅—氧化硅层另一侧的电子写入。读取时同样两侧分别读取。
如图4所示,在向本发明的OTP结构写入数据时,V1端接地,V2端加正电压,V3端加正电压,V3为通过OTP耦合电容加载的电压。此时,热电子注入发生在V2端,热电子存储于B位置。若V1和V2交换电压加载,则热电子存储在A位置。写入的电压条件则为最容易发生热电子注入的条件,并使得OTP感应电容的耦合效率尽量高。
如图5所示,V1端接地,V2端加正的小电压,V3端接正电压,V3为通过OTP耦合电容加载的电压。由于V2端正电压将B端的沟道里的空穴排开,所以B端沟道导通,则整个沟道导通与否由A端来决定,若A端存储有热电子,则因为阈值电压高,沟道未导通;若A端没有热电子,因为阈值电压低,沟道导通。上述电压加载方式可读取OTP结构的A端数据。当将V1和V2交换电压加载,可读取OTP结构的B端数值。
如图3所示,制作本发明OTP结构的方法,制作其晶体管部分包括以下步骤:第一步,有源区的隔离,这一步中可以采用浅沟槽隔离实现有源区的隔离,也可以采用硅的局部氧化实现有源区的隔离。第二步,阱注入。第三步,淀积氧化硅—氮化硅—氧化硅层,并刻蚀,且使得刻蚀之后其两侧氧化硅层厚度大于50埃,保证OTP晶体管部分保留氧化硅—氮化硅—氧化硅层。第四步,栅氧成长并刻蚀。第五步,轻掺杂注入及源漏注入。最后进行OTP注入。
本发明OTP结构的制作方法提供的OTP结构的晶体管部分以氧化硅—氮化硅—氧化硅层存储数据,可以在氮化硅的两侧分别存储一个电子,从而在一个OTP结构中存储两个电子,实现了每个单元结构存储2位的效果,提高了存储单元的存储密度,减少芯片的面积,降低生产成本。
Claims (6)
1.一种OTP结构,包括晶体管部分和感应电容部分,其特征在于,其晶体管部分在衬底上依次为氧化硅—氮化硅—氧化硅层和多晶硅层,在衬底上的多晶硅两侧分别为源极和漏极。
2.根据权利要求1所述的OTP结构,其特征在于,氧化硅—氮化硅—氧化硅层中两侧的氧化硅层厚度大于50埃。
3.一种制作权利要求1的OTP结构的方法,其特征在于,制作其晶体管部分时包括以下步骤:第一步,有源区的隔离;第二步,阱注入;第三步,淀积氧化硅—氮化硅—氧化硅层,并刻蚀;第四步,栅氧成长并刻蚀;第五步,轻掺杂注入及源漏注入;第六步,OTP注入。
4.根据权利要求3所述的OTP结构的方法,其特征在于,第一步中采用浅沟槽隔离实现有源区的隔离。
5.根据权利要求3所述的OTP结构的方法,其特征在于,第一步中采用硅的局部氧化实现有源区的隔离。
6.根据权利要求3所述的OTP结构的方法,其特征在于,第三步中刻蚀之后的氧化硅—氮化硅—氧化硅,其两侧氧化硅层厚度大于50埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100943706A CN101452939A (zh) | 2007-11-30 | 2007-11-30 | Otp结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100943706A CN101452939A (zh) | 2007-11-30 | 2007-11-30 | Otp结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101452939A true CN101452939A (zh) | 2009-06-10 |
Family
ID=40735068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100943706A Pending CN101452939A (zh) | 2007-11-30 | 2007-11-30 | Otp结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101452939A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610617A (zh) * | 2012-03-31 | 2012-07-25 | 上海宏力半导体制造有限公司 | 一种多比特sonos闪存单元、阵列及操作方法 |
-
2007
- 2007-11-30 CN CNA2007100943706A patent/CN101452939A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610617A (zh) * | 2012-03-31 | 2012-07-25 | 上海宏力半导体制造有限公司 | 一种多比特sonos闪存单元、阵列及操作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102315252B (zh) | 共享源线的闪存单元及其形成方法 | |
CN103515434B (zh) | Mos晶体管及其形成方法、sram存储单元电路 | |
CN103515435B (zh) | Mos晶体管及其形成方法、sram存储单元电路 | |
CN101136439A (zh) | 半导体装置 | |
CN101582426B (zh) | 一种无电容式dram单元及其制备方法 | |
CN104882447A (zh) | 一种漏区嵌入反型层的半浮栅器件及制造方法 | |
US20070063268A1 (en) | Non-volatile memory, and operation and fabrication of the same | |
CN102088000A (zh) | Eeprom的存储单元及其制造方法 | |
CN103633118B (zh) | 浮栅电可擦除型只读存储器及制造方法 | |
CN103137626A (zh) | 一种平面浮栅闪存器件及其制备方法 | |
CN100468780C (zh) | 一种nrom闪存单元的制备方法 | |
CN103165613A (zh) | 半导体存储器及其制造方法 | |
CN102097436B (zh) | Sonos的存储单元及其操作方法 | |
CN103022041B (zh) | Sonos非挥发性存储器 | |
CN101452939A (zh) | Otp结构及其制作方法 | |
CN102760737A (zh) | 浮栅型eeprom器件及其制造方法 | |
CN102130132B (zh) | Eeprom器件及其制造方法 | |
CN201758125U (zh) | 基于flotox结构的抗辐射eeprom存储单元结构 | |
CN101930982B (zh) | 基于flotox结构的抗辐射eeprom存储单元结构 | |
CN102130133B (zh) | Sonos器件及其制造方法 | |
CN113921612A (zh) | 一种背栅调制器件及其制备方法、存储器、逻辑器件 | |
CN110277399B (zh) | Sonos存储器及其制造方法 | |
CN102569088B (zh) | 半导体器件结构和制作该半导体器件结构的方法 | |
CN1306617C (zh) | 闪存存储单元及其制备方法 | |
CN102945850B (zh) | 镜像闪存器件及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090610 |