CN101452840A - 半导体器件中金属栅的形成方法 - Google Patents

半导体器件中金属栅的形成方法 Download PDF

Info

Publication number
CN101452840A
CN101452840A CNA2007100943782A CN200710094378A CN101452840A CN 101452840 A CN101452840 A CN 101452840A CN A2007100943782 A CNA2007100943782 A CN A2007100943782A CN 200710094378 A CN200710094378 A CN 200710094378A CN 101452840 A CN101452840 A CN 101452840A
Authority
CN
China
Prior art keywords
metal gate
semiconductor device
dummy grid
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100943782A
Other languages
English (en)
Other versions
CN101452840B (zh
Inventor
钱文生
吕赵鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2007100943782A priority Critical patent/CN101452840B/zh
Publication of CN101452840A publication Critical patent/CN101452840A/zh
Application granted granted Critical
Publication of CN101452840B publication Critical patent/CN101452840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件中金属栅的形成方法，通过在栅介质层上先淀积一层金属薄层，然后在栅极两侧分别形成内侧墙，最后再进行物理淀积形成金属栅，由于在金属栅两侧形成有内侧墙，从而增大了栅极到源漏间的电介质厚度，补偿了由于侧墙尺寸的减小而引起的寄生电容的增加，减小了栅极到源漏间的寄生电容。

Description

半导体器件中金属栅的形成方法
技术领域
本发明涉及一种金属栅形成方法，尤其涉及一种尺寸小于等于65nm和45nm半导体器件中金属栅的形成方法。
背景技术
当半导体器件尺寸减小到65nm，45nm之后，其栅叠层结构中需要使用金属而不是多晶硅来用作栅极材料；同时，其中侧墙的尺寸也会变得非常小，从而导致栅与源漏间的寄生边缘电容变得非常大，严重影响了器件的运行速度，响应频率等性能。尤其对高性能器件而言，其工作频率会大大降低。
目前，金属栅的形成方法一般如下：
首先，在硅衬底上形成氧化层和多晶硅层后，再在所述衬底顶部形成伪栅极绝缘层和伪栅极，其中所述伪栅极可以是多晶硅栅或者多硅酸盐栅等。
然后，进行源漏离子注入形成源极/漏极区域，之后再在所述伪栅极的两侧形成侧墙；当然，所述源极/漏极区域也可以形成为LDD结构，即在形成伪栅极后，先形成低浓度的源极/漏极区域，并形成侧墙后，形成高浓度的源极/漏极区域；
然后，以选择性刻蚀的方法去除所述伪栅极及伪栅极绝缘层，从而在原先伪栅极和伪栅极绝缘层的部位形成一沟槽；
在沟槽底部形成栅介质层，然后使用物理淀积的方法在所述沟槽内填充钨、钛等物质，从而形成金属栅。
在一个实施例中，采用上述方法形成金属栅的半导体器件的剖面结构如图1所示。
发明内容
本发明要解决的技术问题是提供一种半导体器件中金属栅的形成方法，可降低栅极和源漏之间的寄生边缘电容(fringe capacitance)。
为解决上述技术问题，本发明提供了一种半导体器件中金属栅的形成方法，包括：
在衬底顶部形成伪栅极介质层和伪栅极；
以选择性刻蚀的方法去除所述伪栅极及伪栅极介质层，形成沟槽；
在所述沟槽的底部淀积一层栅介质层；
在所述栅介质层上淀积一层金属层；
在所述沟槽的左右两侧分别形成内侧墙；
使用物理淀积的方法，在所述沟槽内形成金属栅。
本发明由于采用了上述技术方案，具有这样的有益效果，即通过在栅介质层上先淀积一层金属薄层，然后在栅极两侧分别形成内侧墙，最后再进行物理淀积形成金属栅，由于在金属栅两侧形成有内侧墙，从而增大了栅极到源漏间的电介质厚度，补偿了由于侧墙尺寸的减小而引起的寄生电容的增加，减小了栅极到源漏间的寄生电容。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为现有技术中半导体器件的一个实施例的剖面结构图；
图2为根据本发明的形成半导体器件金属栅的流程示意图；
图3a-3d为根据本发明形成金属栅过程中半导体器件的一个实施例的剖面结构图。
具体实施方式
如图2所示，为根据本发明，形成金属栅的流程示意图：
(1)使用公知的方法，在硅衬底顶部形成半导体器件的伪栅极介质层和伪栅极，并形成半导体器件的源极/漏极区域，以及位于所述伪栅极两侧的侧墙，其中所述伪栅极可以是多晶硅栅或者多硅酸盐栅等。
(2)以选择性刻蚀的方法去除所述伪栅极及伪栅极介质层，从而在原先伪栅极和伪栅极介质层的部位形成一沟槽。
(3)在所述沟槽的底部淀积一层栅介质层这时的剖面结构如图3a所示。本领域的一般技术人员应该知道，所述栅介质层的厚度因器件不同而异，例如，对于90纳米的器件而言，栅介质层的厚度应在15到30埃之间。
(4)在所述栅介质层上再淀积一层金属层，且所述金属层的厚度为200～600埃，且可以使用钨或者钛等物质来实现，这时的剖面结构如图3b所示。
(5)在所述沟槽的左右两侧分别形成内侧墙(inner spacer)所述内侧墙可用二氧化硅，其形成方法与侧墙的形成方法相同，这时的剖面结构如图3c所示。
(6)使用物理淀积的方法(如溅射(Sputter)等)，在所述沟槽内填充钨、钛等金属物质，形成金属栅，这时的剖面结构如图3d所示。
本发明由于在金属栅的两侧形成有内侧墙，所以增大了栅极到源漏间的电介质厚度，补偿了由于侧墙尺寸的减小而引起的寄生电容的增加，减小了栅极到源漏间的寄生电容。

Claims (3)

1、一种半导体器件中金属栅的形成方法，其特征在于，包括：
在衬底顶部形成伪栅极介质层和伪栅极；
以选择性刻蚀的方法去除所述伪栅极及伪栅极介质层，形成沟槽；
在所述沟槽的底部淀积一层栅介质层；
在所述栅介质层上淀积一层金属层；
在所述沟槽的左右两侧分别形成内侧墙；
使用物理淀积的方法，在所述沟槽内形成金属栅。
2、根据权利要求1所述半导体器件中金属栅的形成方法，其特征在于，所述金属层的厚度为200～600埃。
3、根据权利要求1或2所述半导体器件中金属栅的形成方法，其特征在于，所述内侧墙由二氧化硅实现。
CN2007100943782A 2007-12-06 2007-12-06 半导体器件中金属栅的形成方法 Active CN101452840B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100943782A CN101452840B (zh) 2007-12-06 2007-12-06 半导体器件中金属栅的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100943782A CN101452840B (zh) 2007-12-06 2007-12-06 半导体器件中金属栅的形成方法

Publications (2)

Publication Number Publication Date
CN101452840A true CN101452840A (zh) 2009-06-10
CN101452840B CN101452840B (zh) 2010-09-08

Family

ID=40735000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100943782A Active CN101452840B (zh) 2007-12-06 2007-12-06 半导体器件中金属栅的形成方法

Country Status (1)

Country Link
CN (1) CN101452840B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011066747A1 (zh) * 2009-12-04 2011-06-09 中国科学院微电子研究所 半导体器件及其形成方法
CN102339752A (zh) * 2010-07-14 2012-02-01 中国科学院微电子研究所 一种基于栅极替代工艺的制造半导体器件的方法
CN101930913B (zh) * 2009-06-26 2012-05-23 中芯国际集成电路制造(上海)有限公司 金属栅电极形成方法
CN102487010A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(北京)有限公司 一种金属栅极及mos晶体管的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930913B (zh) * 2009-06-26 2012-05-23 中芯国际集成电路制造(上海)有限公司 金属栅电极形成方法
WO2011066747A1 (zh) * 2009-12-04 2011-06-09 中国科学院微电子研究所 半导体器件及其形成方法
CN102339752A (zh) * 2010-07-14 2012-02-01 中国科学院微电子研究所 一种基于栅极替代工艺的制造半导体器件的方法
CN102487010A (zh) * 2010-12-02 2012-06-06 中芯国际集成电路制造(北京)有限公司 一种金属栅极及mos晶体管的形成方法
CN102487010B (zh) * 2010-12-02 2013-11-06 中芯国际集成电路制造(北京)有限公司 一种金属栅极及mos晶体管的形成方法

Also Published As

Publication number Publication date
CN101452840B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
CN100378901C (zh) 应变鳍型场效应晶体管互补金属氧化物半导体器件结构
CN103515321B (zh) 半导体器件的侧墙形成方法
CN103855161B (zh) 一种sonos闪存存储器及其制造方法
CN101452840B (zh) 半导体器件中金属栅的形成方法
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
CN101599459B (zh) 半导体器件的制造方法
CN102097382B (zh) 半导体器件的制作方法
CN203038894U (zh) 一种半导体结构
CN103165447A (zh) 鳍式场效应晶体管及其制作方法
US20120199918A1 (en) Finfet structures and methods for fabricating the same
CN104347707B (zh) 一种mosfet结构及其制造方法
CN107346730B (zh) 改善半导体器件性能的方法
CN104733319A (zh) 一种mos晶体管结构及其制造方法
CN101536153B (zh) 制造fet栅极的方法
CN102867749B (zh) Mos晶体管的形成方法
CN102737972A (zh) 沟槽式栅极结构及其制作方法
CN103426757B (zh) Ω形鳍式场效应晶体管的形成方法
Zhang et al. Optimization of zero-level interlayer dielectric materials for gate-all-around silicon nanowire channel fabrication in a replacement metal gate process
US8039907B2 (en) Semiconductor device and method for fabricating the same
CN104078361A (zh) Mos晶体管的制造方法
CN105742353A (zh) Mos晶体管及其形成方法
CN103022100A (zh) 鳍式场效应管的结构及其形成方法
CN108899326A (zh) 一种阵列基板及其制作方法、显示面板
CN104952921A (zh) 晶体管及其形成方法
CN103187284B (zh) 场效应晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.