CN101451860B - 电子器件及其制造方法 - Google Patents

电子器件及其制造方法 Download PDF

Info

Publication number
CN101451860B
CN101451860B CN2008101843019A CN200810184301A CN101451860B CN 101451860 B CN101451860 B CN 101451860B CN 2008101843019 A CN2008101843019 A CN 2008101843019A CN 200810184301 A CN200810184301 A CN 200810184301A CN 101451860 B CN101451860 B CN 101451860B
Authority
CN
China
Prior art keywords
electrode part
substrate
pattern
center
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101843019A
Other languages
English (en)
Other versions
CN101451860A (zh
Inventor
东和司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101451860A publication Critical patent/CN101451860A/zh
Application granted granted Critical
Publication of CN101451860B publication Critical patent/CN101451860B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G01D5/241Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by relative movement of capacitor electrodes
    • G01D5/2417Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance by relative movement of capacitor electrodes by varying separation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • G01L1/14Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
    • G01L1/142Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Adjustable Resistors (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明的目的是提供可以在相对的基板之间形成正确的间隙、可以减小电子器件的面积的电子器件及其制造方法。其特征是,在设备基板(1)设置具有中心图案(7)和覆盖其表面的凸点图案(8)的第二电极部(6),中心图案(7)由比凸点图案(8)硬度更高的材料构成,在接合基板(2)设置与凸点图案(8)相同材料的第一电极部(5),设备基板(1)的功能部和第一电极部(5)通过直接接合(DirectBonding)的第一电极部(5)和凸点图案(8)电连接。

Description

电子器件及其制造方法
技术领域
本发明涉及在相对的基板之间需要正确的间隙和将两者间电连接的各种传感器等电子器件。
背景技术
在日本专利特开平3-239940号公报中揭示了如图10所示的在硅基板21上以预定间隔d安装玻璃基板22的情况下,除了将硅基板21与玻璃基板22接合的接合层23,还设置有厚度与目标间隔d相等的间隔设定构件24进行接合。
发明内容
然而,在电子器件实施图10的结构的情况下,由于接合层23是低熔点的玻璃或者化学粘结剂,在接合层23的部分不能进行电连接,因此需要在与接合层23不同的位置形成电连接用的端子部,会增大电子器件的面积。
另外,由于接合层23与间隔设定构件24的形成工艺不同,因此具有生产成本提高这样的问题。
本发明是解决上述的以往问题,其目的是提供可以在相对的基板之间形成正确的间隙、而且可以减小电子器件的面积的电子器件及其制造方法。
本发明的电子器件是将接合基板与形成功能部的设备基板接合,使其与上述功能部之间留出间隙并将间隙覆盖,该电子器件的特征是,在上述设备基板和上述接合基板的一个基板设置与另一基板的第一电极部接触的第二电极部,在第二电极部设置从上述一个基板向另一基板突出的中心图案、和覆盖上述中心图案的表面的凸点图案,上述中心图案由比上述凸点图案的硬度更高的材料构成,将上述第一电极部与上述凸点图案直接接合(Direct Bonding),将上述第一电极部和上述第二电极部电连接。
另外,本发明的电子器件将接合基板与形成功能部的设备基板接合,使其与上述功能部之间留出间隙并将间隙覆盖,该电子器件的特征是,在上述设备基板和上述接合基板的一个基板设置与另一基板的第一电极部接触的第二电极部,在第二电极部设置从上述一个基板向另一基板突出的中心图案、和作为覆盖上述中心图案的表面的凸点图案的熔融金属,上述中心图案由比上述熔融金属硬度更高的材料构成,将上述一个基板的第二电极部与上述另一基板的第一电极部压接,使上述第一电极部塑性变形,且通过加热,利用熔融并固化的上述熔融金属将上述第一电极部和上述第二电极部电连接。
上述方案中的特征是,上述中心图案由镍(Ni)或者钛(Ti)或者钨(W)或者陶瓷等无机材料构成,上述凸点图案和第一电极部由金(Au)或者铜(Cu)或者铝(Al)构成。
上述方案中的特征是,上述中心图案由镍或者钛或者钨或者陶瓷等无机材料构成,上述第一电极部由金或者铜或者铝构成。
上述方案中的特征是,在上述中心图案的端面形成突部。
本发明的电子器件制造方法的特征是,在制成将接合基板与形成功能部的设备基板接合,使其与上述功能部之间留出间隙并将间隙覆盖的电子器件时,在上述设备基板和上述接合基板的一个基板形成第二电极部,该第二电极部具有向另一基板突出的中心图案、以及硬度比上述中心图案更低并覆盖上述中心图案表面的具有导电性的凸点图案,在上述另一基板的与上述第二电极部对应的位置形成与上述凸点图案材料相同的第一电极部,将上述一个基板的上述第二电极部与上述另一基板的上述第一电极部压接,使上述凸点图案和上述第一电极部塑性变形,且将上述第一电极部和上述凸点图案直接接合(DirectBonding),将上述第一电极部和上述第二电极部电连接。
另外,本发明的电子器件制造方法的特征是,在制成将接合基板与形成功能部的设备基板接合,使其与上述功能部之间留出间隙并将间隙覆盖的电子器件时,在上述设备基板和上述接合基板的一个基板形成第二电极部,该第二电极部具有向另一基板突出的中心图案、以及作为硬度比上述中心图案低并覆盖上述中心图案表面的具有导电性的凸点图案的熔融金属,在上述另一基板的与上述第二电极部对应的位置形成第一电极部,将上述一个基板的上述第二电极部和上述另一基板的上述第一电极部压接,使上述熔融金属和上述第一电极部塑性变形,且加热使上述熔融金属熔融之后固化,将上述第一电极部和上述第二电极部电连接。
上述方案中的特征是,上述凸点图案的表面粗糙度B比上述中心图案的表面粗糙度A更大。
上述方案中的特征是,第二电极部的表面粗糙度Ra为Ra>1μm。
上述方案中的特征是,上述中心图案的高度为1~30μm。
上述方案中的特征是,上述凸点图案的厚度为0.1~5μm。
上述方案中的特征是,使用在端面形成突部的图案作为上述中心图案。
通过该结构,在相对的基板之间可以形成正确的间隙,而且可以减小电子器件的面积。
附图说明
图1A是本发明的实施方式1的加压前的剖视图。
图1B是该实施方式的加压工序的剖视图。
图1C是该实施方式的加压后的剖视图。
图2是该实施方式的分解立体图。
图3A是本发明的实施方式2的加压前的剖视图。
图3B是该实施方式的加压工序的剖视图。
图3C是该实施方式的加压后的剖视图。
图4A是本发明的实施方式3的加压前的剖视图。
图4B是该实施方式的加压工序的剖视图。
图4C是该实施方式的加压后的剖视图。
图5A是本发明的实施方式4的主要部分的接合前的放大图。
图5B是该实施方式的主要部分的接合后的放大图。
图6A是本发明的实施方式5的加压前的剖视图。
图6B是该实施方式的加压工序的剖视图。
图6C是该实施方式的加压后的剖视图。
图7A是该实施方式的第二电极部的放大立体图。
图7B是该实施方式的第二电极部的剖视图。
图8A是本发明的实施方式6的第二电极部的放大立体图。
图8B是本发明的实施方式6的第二电极部的剖视图。
图9是本发明的实施方式7的电子器件分解立体图。
图10是以往的电子器件的剖视图。
具体实施方式
以下,基于图1A、图1B、图1C~图9说明本发明的各实施方式。
(实施方式1)
图1A~图1C和图2表示本发明的实施方式1。
图1C所示的该电子器件是将形成功能部的设备基板1与接合基板2进行接合、留出间隙d1并将其覆盖的电子器件。另外,功能部是指通过施加力或者电压等使间隙d1变化而起作用的部分。更具体地讲,该电子器件是静电电容检测式的传感器,上述功能部的结构为,由于力F的作用使设备基板1的中间部产生弹性变形,使设在设备基板1的第一检测电极3与设在接合基板2的第二检测电极4之间的间隔d2变化。
如图1A和图2所示,在接合基板2上形成第一电极部5。如图1A和图2所示,在设备基板1的与第一电极部5的对应位置形成有第二电极部6。
第二电极部6由向接合基板2突出的中心图案7、和覆盖中心图案7的表面的凸点图案8构成。中心图案7是由比凸点图案8的硬度更高的材料构成的。在第一电极部5是由金形成的情况下,凸点图案8也与第一电极部5一样由金形成,而中心图案7例如使用镍。
中心图案7的高度h为1~30μm,在该中心图案7上以0.1~5μm的厚度形成金溅射膜或者进行镀金,作为凸点图案8。第一电极部5的厚度为0.1~5μm。
第一检测电极3通过布线图案(未图示)与第二电极部6电连接。第二检测电极4通过布线图案(未图示)与第一电极部3电连接。
如图1B所示,若将这样形成的设备基板1和接合基板2夹在平台9和加压夹具10之间,以负荷FF加压,则第一电极部5与设备基板1的第二电极部6的凸点图案8产生塑性变形,且彼此作为同种金属材料的第一电极部5和凸点图案8直接接合(Direct Bonding)。
中心图案7的镍与金相比,由于其硬度要高出5至10倍(镍:500~600Hv,金:30~50Hv),因此通过在镍难以变形的条件范围中适当控制上述负荷FF,使上述间隙d1的偏差较小。
由于成本低,比金的硬度更高,形成容易,因此镍是特别适用于中心图案7的材料。
这样,由于设备基板1和接合基板2的间隙d1的精度高,因此第一检测电极3和第二检测电极4之间的间隔d2的偏差也较少,静电电容稳定,可以防止电子器件的特性的偏差,降低生产成本。
(实施方式2)
图3A、图3B、图3C表示本发明的实施方式2。
实施方式1中是使用金作为第一电极部5及凸点图案8,并将两者直接接合(Direct Bonding),但在该实施方式2中,如图3A所示,只在中心图案7的镍上形成焊锡等熔融金属11作为凸点图案8这一点上不同。
如图3B所示,将这样形成的设备基板1和接合基板2夹在具有加热装置的加压夹具12a、12b之间,若以熔融金属11的熔点以上的温度加热且以负荷FF加压,则由于第一电极部5的金会塑性变形,且熔融金属11成为液体,从而可以吸收接合时的图案高度的偏差等,实现稳定的、高质量的接合。若在该状态下冷却,则熔融金属11固化,设备基板1与接合基板2接合,熔融金属11与第一电极部5及中心图案7电导通。图3C表示完成品。
在该实施方式中也同样,第一检测电极3和第二检测电极4之间的间隙d2的偏差变小,静电电容稳定,可以防止电子器件的特性的偏差,降低生产成本。
(实施方式3)
图4A、图4B、图4C表示本发明的实施方式3。
实施方式1中是使用金作为第一电极部5和凸点图案8,并将两者直接接合(Direct Bonding),但在该实施方式3中,如图4A所示,只在中心图案7的镍上形成将银(Ag)或铜或金等金属微粉末分散在粘结剂中的糊料等导电性粘结剂13作为凸点图案8这一点上不同。
如图4B所示,将这样形成的设备基板1和接合基板2夹在具有加热装置的加压夹具12a、12b之间,若以导电性粘结剂13的固化温度以上的温度加热,且以负荷FF加压,则第一电极部5的金会塑性变形,且导电性粘结剂13热固化,设备基板1与接合基板2接合,导电性粘结剂13和第一电极部5及中心图案7电导通。图4C表示完成品。
在该实施方式中也同样,第一检测电极3和第二检测电极4之间的间隔d2的偏差较小,静电电容稳定,可以防止电子器件的特性的偏差,降低生产成本。
(实施方式4)
图5A、图5B表示本发明的实施方式4。
该实施方式4表示在实施方式1的中心图案7的表面形成凸点图案8的具体形成工序。
如图5A所示,在设中心图案7的表面粗糙度为A、凸点图案8的表面粗糙度为B1的情况下,调整为“表面粗糙度B1>表面粗糙度A”之后,通过如图5B所示的压接,从而确保间隔d2和提高接触概率,可以提高接合质量。
具体地讲,通过调节在表面粗糙度A不到1μm的镍的中心图案7上镀金时的电镀条件的设定,形成凸点图案8,使表面粗糙度B1具有1μm以上的凹凸,或者通过在形成凸点图案8后进行物理研磨,使其具有1μm以上的凹凸那样进行粗糙化,通过这样由于增加接触面积而提高了接合概率,将纵横比变大,从而使变形负荷降低,可以稳定地提高接合的质量。
另外,将第一电极部5的表面粗糙度B2设为“表面粗糙度B2>表面粗糙度A”,或者“表面粗糙度B1>表面粗糙度A”且“表面粗糙度B2>表面粗糙度A”,作为凸点图案8的替代,也能得到同样的效果。
(实施方式5)
图6A、图6B、图6C和图7A、图7B表示本发明的实施方式5。
实施方式1中的中心图案7的端面是平的,但如图6A和图7B所示,该实施方式5只在中心图案7的端面7a形成镍作为突部14这一点上不同。
设备基板1如图6A和图7A、图7B所示,在端面形成突部14的镍的中心图案7的表面覆盖金制成的凸点图案8,如图6B所示,若将接合基板2与该设备基板1夹在平台9和加压夹具10之间,并以负荷FF加压,则由于对突部14的面积附加有接合负荷,所以即使负荷FF相同,但与实施方式1的情况相比压力升高,可以得到充分的接合电极的接触,得到良好的接合质量。图7C表示完成品。
另外,即使在接合基板2有些翘曲的情况下,由于第一电极部5的变形余量较大,因此可以得到允许范围较大的接合质量。
另外,在使用熔融金属作为凸点图案8的实施方式2的情况下,也可以同样在中心图案7的端面形成突部14。在该情况下,可以在接合范围形成存在足够的熔融金属的范围,能够吸收因来自外部的热应力等而产生的变形,可以得到高可靠性的接合质量。
(实施方式6)
图8A、图8B表示本发明的实施方式6。
通过将实施方式5的图7A、图7B所示的第二电极部6的端面粗糙化,而增加与第一电极部5的接触面积,可以进一步增加接触概率。
(实施方式7)
图9表示本发明的实施方式7。
上述各实施方式中,如图2所示,第一电极部5、第二电极部6的大小在接合基板2、设备基板1上是单一的大小,但如图9所示的分解图那样,通过使沿着接合基板2、设备基板1的边缘配置为环状的第一电极部5、第二电极部6中的转角部的电极15、16比其余的电极更大,可以实现接合后即使由于来自外部的热变化等而产生应力的情况下、也能承受的结构。
上述的各实施方式中,是以凸点图案8为金、中心图案7为镍的组合的情况为例进行了说明,但作为其它的具体例,还可以例举使用铜或者铝等作为凸点图案8,使用钛或者钨或者陶瓷等无机材料等作为中心图案7。
上述的各实施方式中,是在设备基板1和接合基板2中的设备基板1侧设置由中心图案7和凸点图案8形成的第二电极部6、或者由中心图案7和作为凸点图案8的熔融金属11形成的第二电极部6、或者由中心图案7和作为凸点图案8的导电性粘结剂13形成的第二电极部6,而在接合基板2设置第一电极部5,以上述的情况为例进行了说明,但也可以是在接合基板2设置第二电极部6、在设备基板1设置第一电极部5的结构。
上述的各实施方式中,是以检测上述间隙d1的状态的变化的静电电容式的传感器的情况为例进行了说明,但对于根据电流或者电压使上述间隙d2变化的致动器等也可以同样实施。作为致动器情况的具体例,可以例举利用上述间隙d2的变化使反射镜的位置移动的光调制器等。
另外,实施方式1至实施方式7所示的第二电极部的与接合基板的接触面不一定限于图2所示的正方形形状,第二电极部的与接合基板的接触面例如也可以是长方形形状。更具体地讲,也可以是将具有长方形接触面的第二电极部在四边形基板的每条边设置一个,共计4个第二电极部。
本发明有助于提高各种传感器设备等高精度安装的电子器件的小型化和可靠性。

Claims (17)

1.一种电子器件,将接合基板(2)与形成功能部的设备基板(1)接合,使其与所述功能部之间留出间隙并将间隙覆盖,该电子器件的特征在于,
通过施加力或者电压使间隙变化而使所述功能部起作用,
在所述设备基板(1)和所述接合基板(2)的一个基板(1或2)设置与另一基板(2或1)的第一电极部(5)接触的第二电极部(6),
在第二电极部(6)设置从所述一个基板(1或2)向另一基板(2或1)突出的中心图案(7)、覆盖所述中心图案(7)的表面的凸点图案(8),
所述中心图案(7)由硬度比所述凸点图案(8)更高的材料构成,
将所述第一电极部(5)和所述凸点图案(8)直接接合(Direct Bonding),并将所述第一电极部(5)和所述第二电极部(6)电连接。
2.一种电子器件,将接合基板(2)与形成功能部的设备基板(1)接合,使其与所述功能部之间留出间隙并将间隙覆盖,该电子器件的特征在于,
通过施加力或者电压使间隙变化而使所述功能部起作用,
在所述设备基板和所述接合基板的一个基板(1或2)设置与另一基板(2或1)的第一电极部(5)接触的第二电极部(6),
在第二电极部(6)设置从所述一个基板(1或2)向另一基板(2或1)突出的中心图案(7)、作为覆盖所述中心图案(7)表面的凸点图案的熔融金属(11),
所述中心图案(7)由硬度比所述熔融金属(11)更高的材料构成,
将所述一个基板(1或2)的第二电极部(6)和所述另一基板(2或1)的第一电极部(5)压接,并使所述第一电极部(5)塑性变形,且通过加热,利用熔融并固化的所述熔融金属(11)将所述第一电极部(5)和所述第二电极部(6)电连接。
3.根据权利要求1所述的电子器件,其特征在于,所述中心图案(7)由无机材料镍或者钛或者钨或者陶瓷构成,所述凸点图案(8)和第一电极部(5)由金或者铜或者铝构成。
4.根据权利要求2所述的电子器件,其特征在于,所述中心图案(7)由无机材料镍或者钛或者钨或者陶瓷构成,所述第一电极部(5)由金或者铜或者铝构成。
5.根据权利要求1所述的电子器件,其特征在于,在所述中心图案(7)的端面形成突部(14)。
6.根据权利要求2所述的电子器件,其特征在于,在所述中心图案(7)的端面形成突部(14)。
7.一种电子器件制造方法,其特征在于,
在制成将接合基板(2)与形成功能部的设备基板(1)接合,使其与上述功能部之间留出间隙并将间隙覆盖的电子器件时,
通过施加力或者电压使间隙变化而使所述功能部起作用,
在所述设备基板(1)和所述接合基板(2)的一个基板(1或2)形成第二电极部(6),所述第二电极部(6)具有向另一基板(2或1)突出的中心图案(7)、以及硬度比上述中心图案(7)更低并覆盖上述中心图案(7)表面的具有导电性的凸点图案(8),
在所述另一基板(2或1)的与所述第二电极部(6)对应的位置形成与所述凸点图案(8)材料相同的第一电极部(5),
将所述一个基板(1或2)的所述第二电极部(6)和所述另一基板(2或1)的所述第一电极部(5)压接,并使所述凸点图案(8)和所述第一电极部(5)塑性变形,且将所述第一电极部(5)和所述凸点图案(8)直接接合(Direct Bonding),并将所述第一电极部(5)和所述第二电极部(6)电连接。
8.一种电子器件制造方法,其特征在于,
在制成将接合基板(2)与形成功能部的设备基板(1)接合,使其与上述功能部之间留出间隙并将间隙覆盖的电子器件时,
通过施加力或者电压使间隙变化而使所述功能部起作用,
在所述设备基板(1)和所述接合基板(2)的一个基板(1或2)形成第二电极部(6),所述第二电极部(6)具有向另一基板(2或1)突出的中心图案(7)、以及作为硬度比所述中心图案(7)更低并覆盖上述中心图案(7)表面的具有导电性的凸点图案(8)的熔融金属(11),
在所述另一基板(2或1)的与所述第二电极部(6)对应的位置形成第一电极部(5),
将所述一个基板(1或2)的所述第二电极部(6)和所述另一基板(2或1)的所述第一电极部(5)压接,并使所述熔融金属(11)和所述第一电极部(5)塑性变形,且加热使所述熔融金属(11)熔融之后固化,并将所述第一电极部(5)和所述第二电极部(6)电连接。
9.根据权利要求7所述的电子器件制造方法,其特征在于,使所述凸点图案(8)的表面粗糙度B大于所述中心图案(7)的表面粗糙度A。
10.根据权利要求7所述的电子器件制造方法,其特征在于,第二电极部(6)的表面粗糙度Ra为Ra>1μm。
11.根据权利要求8所述的电子器件制造方法,其特征在于,第二电极部(6)的表面粗糙度Ra为Ra>1μm。
12.根据权利要求7所述的电子器件制造方法,其特征在于,所述中心图案(7)的高度为1~30μm。
13.根据权利要求8所述的电子器件制造方法,其特征在于,所述中心图案(7)的高度为1~30μm。
14.根据权利要求7所述的电子器件制造方法,其特征在于,所述凸点图案(8)的厚度为0.1~5μm。
15.根据权利要求8所述的电子器件制造方法,其特征在于,所述凸点图案(8)的厚度为0.1~5μm。
16.根据权利要求7所述的电子器件制造方法,其特征在于,使用在端面形成突部(14)的图案作为所述中心图案(7)。
17.根据权利要求8所述的电子器件制造方法,其特征在于,使用在端面形成突部(14)的图案作为所述中心图案(7)。
CN2008101843019A 2007-12-04 2008-12-03 电子器件及其制造方法 Expired - Fee Related CN101451860B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007312940 2007-12-04
JP2007-312940 2007-12-04
JP2007312940A JP4454658B2 (ja) 2007-12-04 2007-12-04 電子部品製造方法

Publications (2)

Publication Number Publication Date
CN101451860A CN101451860A (zh) 2009-06-10
CN101451860B true CN101451860B (zh) 2012-07-18

Family

ID=40674899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101843019A Expired - Fee Related CN101451860B (zh) 2007-12-04 2008-12-03 电子器件及其制造方法

Country Status (3)

Country Link
US (1) US7790594B2 (zh)
JP (1) JP4454658B2 (zh)
CN (1) CN101451860B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135469A (ja) * 2009-12-25 2011-07-07 Murata Mfg Co Ltd 弾性波装置
EP2677291B1 (en) * 2012-06-19 2017-09-20 Technische Universität München Capacitive force sensor and fabrication method
JP6099453B2 (ja) * 2012-11-28 2017-03-22 Dowaメタルテック株式会社 電子部品搭載基板およびその製造方法
KR20140076840A (ko) * 2012-12-13 2014-06-23 에스케이하이닉스 주식회사 집적 회로와 그를 이용한 반도체 메모리 장치
JP5628460B1 (ja) * 2013-03-28 2014-11-19 東芝ホクト電子株式会社 発光装置、その製造方法、および発光装置使用装置
US20160233188A1 (en) * 2013-12-02 2016-08-11 Smartrac Technology Gmbh Contact bumps methods of making contact bumps
CN105047643A (zh) * 2014-04-28 2015-11-11 联咏科技股份有限公司 集成电路
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
CN106298557B (zh) * 2015-05-22 2019-08-02 中国科学院苏州纳米技术与纳米仿生研究所 一种基于Au/In等温凝固的低温键合方法
CN108156746A (zh) * 2016-12-06 2018-06-12 华邦电子股份有限公司 多层电路板及其制造方法
JP7032208B2 (ja) * 2018-03-30 2022-03-08 日本電産サンキョー株式会社 アクチュエータ、およびその製造方法
CN110186600B (zh) * 2019-06-18 2021-06-18 福建师范大学 自支撑薄膜制备方法和压力传感致动器
JP2022111488A (ja) * 2021-01-20 2022-08-01 本田技研工業株式会社 静電容量センサ
CN116165753B (zh) * 2023-04-14 2023-07-18 之江实验室 一种光芯片、芯片封装结构及封装性能检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573458B1 (en) * 1998-09-07 2003-06-03 Ngk Spark Plug Co., Ltd. Printed circuit board
US6849953B2 (en) * 1998-02-03 2005-02-01 Tessera, Inc. Microelectronic assemblies with composite conductive elements
CN1750260A (zh) * 2004-09-16 2006-03-22 株式会社电装 具有传感芯片和电路芯片的电容式物理量传感器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151507A (ja) 1992-11-10 1994-05-31 Matsushita Electric Ind Co Ltd 回路基板上の端子電極とその形成方法及び実装体
JP3333300B2 (ja) 1993-01-28 2002-10-15 松下電器産業株式会社 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット
US5545589A (en) 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JP2001274201A (ja) 2000-03-27 2001-10-05 Toshiba Corp 電子デバイス及びその製造方法
JP4552934B2 (ja) 2004-03-02 2010-09-29 富士電機ホールディングス株式会社 電子部品の実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849953B2 (en) * 1998-02-03 2005-02-01 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6573458B1 (en) * 1998-09-07 2003-06-03 Ngk Spark Plug Co., Ltd. Printed circuit board
CN1750260A (zh) * 2004-09-16 2006-03-22 株式会社电装 具有传感芯片和电路芯片的电容式物理量传感器

Also Published As

Publication number Publication date
US20090140410A1 (en) 2009-06-04
US7790594B2 (en) 2010-09-07
CN101451860A (zh) 2009-06-10
JP2009140973A (ja) 2009-06-25
JP4454658B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
CN101451860B (zh) 电子器件及其制造方法
US10943740B2 (en) Electrical connection contact for a ceramic component, a ceramic component, and a component arrangement
JP2011524647A5 (zh)
JP2009158593A5 (zh)
JP4969589B2 (ja) ペルチェ素子精製プロセスとペルチェ素子
EP0935286A4 (en) COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
JP2011528176A5 (zh)
EP1039539A3 (en) Ceramic circuit board
CN102729642B (zh) 热敏头及热敏头的制造方法
US10395831B2 (en) Electronic component with metal terminals and electronic component mounting circuit board
CN102543894A (zh) 电性连接垫结构及包含有多个电性连接垫结构的集成电路
US20190043820A1 (en) Power electronics assembly having an adhesion layer, and method for producing said assembly
CN107452706A (zh) 电路部件的连接构造以及连接方法
TW200729368A (en) Method of manufacturing electronic circuit device
US20180331065A1 (en) Electronic sandwich structure with two parts joined together by means of a sintering layer
JP3668074B2 (ja) 半導体装置およびその製造方法
CN101304012B (zh) 具有金属接触层的功率半导体基片及其制造方法
CN101677488B (zh) 高导热基板结构及其制作方法
KR20140020767A (ko) 칩형 전자 부품 및 접속 구조체
JP7564607B2 (ja) 温度センサアセンブリ及び温度センサアセンブリを製造する方法
JP3851541B2 (ja) チップ部品およびその製造方法
JP2001127103A (ja) 半導体装置
CN101924048A (zh) 制造电子器件的方法
JP2009038164A (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP2017117995A (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20171203

CF01 Termination of patent right due to non-payment of annual fee