CN101448187B

CN101448187B - 电子电路和电子器件

Info

Publication number: CN101448187B
Application number: CN200810181470.7A
Authority: CN
Inventors: 乔斯·路易斯·塞巴洛; 迈克尔·克罗普菲奇
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2007-11-14
Filing date: 2008-11-14
Publication date: 2013-04-10
Anticipated expiration: 2028-11-14
Also published as: DE102008057283A1; DE102008057283B4; CN103200475B; US8401208B2; CN101448187A; US20090121778A1; CN103200475A

Abstract

本发明涉及一种处理电容性传感器信号的抗震方法，其提供了一种响应于例如掉落或撞击等震动事件而在低阻抗下耦接至偏置电压的方式，以驱散麦克风内的异常电荷等级。此后，恢复为在高阻抗下耦接至该偏置电压。

Description

电子电路和电子器件

技术领域

本发明涉及电子电路领域。

背景技术

许多电路和器件使用麦克风来感测例如讲话、音乐等的声音信息。这种器件的非限制性示例包括移动电话、数字和基于磁带的音频录音机等。一类常规的麦克风利用电容性薄膜。当通过适当的电路的方式而电性偏置时，根据入射的声能，在电容性元件中出现随时间变化的电荷。因此，电容性麦克风提供了表示麦克风所检测到的声能的电信号。

当电容性麦克风遇到“大信号”事件或震动(例如当麦克风受固体撞击，遇到巨大声音而产生)时，其会呈现出不期望的长的恢复时间。这是由于这样一个事实：电容性麦克风及其相关的偏置电路限定了略微长的时间常数(也就是，τ)，某些在几十秒的量级。当电容性元件在被重新偏置到通常的工作信号等级时，相应段的重要声音信息(例如，讲话)可能不能被麦克风检测。电容性麦克风的由于遇到震动事件而产生的缓慢恢复是不期望的。

发明内容

本发明提供了一种电子电路，包含：偏置电路，被配置为在第一组工作状态期间，在第一阻抗下将麦克风电性耦接至偏置电压源；所述偏置电路还被配置为在第二组工作状态期间，在第二阻抗下将所述麦克风电性耦接至所述偏置电压源。

本发明还提供了一种与麦克风一起使用的电子电路，所述电子电路被配置以：响应于所述麦克风提供的在预定工作范围内的电信号而在第一阻抗下将所述麦克风电性耦接至偏置电压源；以及响应于所述麦克风提供的不在预定工作范围内的电信号而在第二阻抗下将所述麦克风电性耦接至所述偏置电压源。

本发明还提供一种电子器件，包含：被配置以接收来自麦克风的电信号的节点；制作在基底上的第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管限定窗口检测器的至少一部分，所述窗口检测器被配置以：响应于从所述麦克风接收的在预定工作范围之内的电信号而提供第一检测信号；并且响应于从所述麦克风接收的不在预定工作范围之内的电信号而提供第二检测信号；至少部分地制作在基底上的定时器，所述定时器被配置以响应于所述第一检测信号而提供第一控制信号，所述定时器还被配置以响应于所述第二检测信号而提供第二控制信号；以及制作在基底上的第五晶体管，所述第五晶体管被配置以分别响应于所述第一控制信号和所述第二控制信号而在第一阻抗下和第二阻抗下将所述偏置电压源电性耦接至所述节点。

本发明还提供一种电子装置，包括：被配置以接收来自麦克风的电信号的节点；制作在基底上的电路排列，所述电路排列被配置为响应于来自所述麦克风的在预定工作范围内的电信号而沿极化方向在第一阻抗下将所述节点电性耦接至偏置电压源，所述电路排列还被配置为响应于来自所述麦克风的不在预定工作范围内的电信号而沿所述极化方向在第二阻抗下将所述节点电性耦接至所述偏置电压源。

附图说明

参考附图来进行详细说明。在附图中，参考标号最左端的数字代表该参考标号首次在其中出现的附图。在说明书和附图的不同实例中所使用的相同参考标号可以表示类似或同一项目。

图1是根据一个实施例的偏置电路的示意图。

图2是根据本教导的包括功能方面的偏置电路示意图。

图3是描述根据本教导的偏置电路的示意图。

图4是描述根据本教导的另一个偏置电路的示意图。

图5是描述根据本教导的偏置电路部分的示意图。

图6是描述根据本教导的操作的流程图。

具体实施方式

本文所公开的是用于电容性麦克风的偏置电路。根据一个实施例，在常规的声音检测操作期间的非常高的阻抗下，偏置电路将偏置电压施加到麦克风的一个节点。由麦克风所存储的通常由震动事件引起的异常高或低的电荷由偏置电路检测。作为响应，在麦克风和偏置电压源之间建立了低阻抗电性耦接。一旦麦克风回到正常操作等级，耦接至偏置电压源的高阻抗将被存储。能够至少部分地在共同基底上制作本文所提供的电路结构，以使得可以限定各自的集成电路器件。在一个或多个实施例中，本文中出现的驱动电路的至少一部分能够被制作在65纳米(或更小)的环境中。

本文所说明的技术可以多种方式实施。下面将参考所包含的图和后序的讨论来提供一个说明性的背景。

说明性的环境

图1示出了根据已知技术的说明性电路100。该电路100描述了已知的电容性麦克风偏置和信号缓冲电路。该电路100包括电容性麦克风等效电路(Ceq)102。Ceq 102包括电容性元件104和信号发生器106。电容性元件104表示了电容性类型的麦克风的电容(即，电荷存储)特性。进而，信号发生器106表示电容性麦克风响应于入射声音能量所提供的随时间变化的电信号。电工程领域中的普通技术人员能够理解，Ceq 102提供了包括相应的电容性麦克风的重要方面的简化模型。Ceq 102在节点108耦接至接地电势，并在节点110提供相应于检测到的声音能量的电信号。在替换方式中(未示出)中，Ceq 102也能够在节点108耦接至除接地之外的电势。此外，同样可以使用偏置电阻器112的各个值。

电路100还包括电阻元件(即，电阻器)112。电阻器112典型地具有相对高的欧姆值，例如两兆欧姆(即，2×10⁶欧姆)电阻。同样能够使用电阻器112的其他合适值。为了保持电路100的信噪比(SNR)在可接受的偏差内，电阻器112通常必须具有高欧姆值。电阻器112在节点110将Ceq 102电性耦接至节点114处的偏置电压源(V-BIAS)。在一个说明性且非限制性的实施例中，V-BIAS的值是2伏DC(直流)。Ceq 102和电阻器112配合以在节点110处提供等于V-BIAS的静态工作电压，在该节点上还叠加了表示所检测到的声音的电信号。

电路100同样包括缓冲放大器(缓冲器)116。如图1所描述的，缓冲放大器116是单位增益(也就是单增益)放大器。同样可以使用其他具有相应的不同增益因子的缓冲器116。缓冲器116呈现出相对高的输入阻抗(例如，典型的若干兆欧姆)和通常较低的输出阻抗。连接缓冲器116以接收节点110处的电信号，并在节点118处提供相应的输出信号。

在典型的操作期间，Ceq 102所表示的麦克风遇到例如讲话，音乐等的入射声能。该声能导致由电容器104表示的麦克风电容性薄膜上的压力变化。这些压力变化引起电容性薄膜伸缩，引起电容值(即，在皮法量级等)随时间变化而改变，并且，进而，存储在Ceq 102中的电荷也随时间变化而改变。所存储电荷的这些变化表示为节点110处的电信号。典型的，节点110处的电信号通常在以V-BIAS电势为中心的某正常工作范围内(但这不是必然的)变化。

当Ceq 102遇到撞击事件，例如，将麦克风掉落在桌子表面上时，异常的电荷(即，电压)值被存储在电容器104中。这些异常高(或低)的电荷具有基本上大于偏置电势V-BIAS的绝对电压值。最终结果是，Ceq 102无法在节点110处提供可用的电信号信息，直到由于震动事件而产生的过量电荷被有效除去，将节点110处的工作信号等级恢复到大约为V-BIAS的电势。Ceq 102和电阻器112限定出表示相应时间常数的RC(电阻-电容性)网络。此时间常数的具体值主要受电阻器112的高欧姆值的影响。此外，时间常数越大(通常测量值为几十秒)，RC网络恢复到静态工作状态时的延时就越大。

第一说明性实施例

图2示出了根据本教导的一个实施例的说明性电路200。电路200包括基本类似于上面所定义和说明的元件102，110，112，114，116和118。

电路200还包括窗口检测器202。窗口检测器202被配置以监测节点118处的来自缓冲放大器116的输出信号。窗口检测器202还被配置以响应于节点118处的电信号提供第一检测信号，这些电信号在某预定的“正常”工作范围内。为了非限定性示例的目的，工作范围被限定为：(V-BIAS±0.5)伏。因此，假定V-BIAS是2.0 伏，则可以限定出1.5到2.5伏的说明性工作范围。同样能够限定和使用与电路200的其他实施例对应的其他工作范围。窗口检测器202还被配置以响应于在预定工作范围之上或之下的超量电信号而提供第二检测信号。在上面刚才阐述过的非限定性示例中，这种在工作范围之外的信号可以是低于1.5伏或高于2.5伏的任何信号。

电路200还包括定时器204。定时器204被配置以接收来自窗口检测器202的检测信号(定义为第一和第二级或值)。定时器204被配置以响应于第一类检测信号而提供第一控制信号输出。在一个或多个实施例中，第一控制信号是大约为地电势的输出等级。只要节点118处的电信号保持在限定的工作范围内，定时器204就提供作为连续信号的第一控制信号输出。

响应于第二类检测信号，定时器204被配置以提供电势与第一控制信号的电势完全不同的第二控制信号。在一个或多个实施例中，第二控制信号在例如2.0伏DC的等级。此外，第二控制信号在有限的持续时间内提供，之后定时器204恢复为提供第一控制信号类型。第二控制信号的周期可以是任何合适的时间值。在一个非限定性执行例中，定时器204被配置以提供第二控制信号大约5毫秒。同样可以使用其他时间周期。

电路200包括开关206。开关206与电阻器112并联，并且因此在闭合状态下能够在节点110和114之间提供直接的电性耦接。开关206还被配置以由定时器204的控制信号所控制。开关206被配置为响应于来自定时器204的第一控制信号而呈断开状态。此外，开关206被配置为响应于来自定时器204的第二控制信号而呈闭合状态。

在典型的、说明性的工作期间，Ceq 102检测讲话或其他声音，并在节点110处提供在关于V-BIAS的常规预定工作范围内的电信号。缓冲器116在节点118处提供(基本上)这些信号的电性复制。在此常规操作中，窗口检测器202提供由定时器204接收的第一检测信号。定时器204提供用于将开关206保持在断开状态的第一控制信号。结果，Ceq 102(即，由其代表的麦克风)通过电阻器112耦接至节点114的V-BIAS电势。

现在，假定Ceq 102(即，麦克风)遇到“大信号”或震动事件。为了示例，假定Ceq 102(即，麦克风)受到使用者的手的冲撞。结果，超过预定工作范围的电信号突然出现在节点110处并被缓冲后送至节点118。假设Ceq 102的电容性薄膜充满(或几乎充满)显著大于静态工作状态时的电荷。

响应于该超出工作范围的情况，窗口检测器202提供第二检测信号，该信号由定时器204接收。定时器204提供有限时长的第二控制信号，该信号迫使开关206进入闭合状态。现在，Ceq 102(即，由其表示的麦克风)通过非常低阻抗(几乎为零)的阻抗电路径而直接耦接至节点114处的V-BIAS电势。这样，存储在Ceq 102中的电荷以一定时间恢复到V-BIAS等级，该(恢复)时间远远短于通过电阻器112来消除多余电荷的时间。事实上，避免了Ceq 102/电阻器112网络的RC时间常数，以利于在电路200中恢复常规的偏置状态。

通过说明性的电路200描述了本教导的功能性原理。在下文中考虑具体且非限制性的执行例。

第二说明性实施例

图3是描述根据本教导的偏置电路(电路)300的示意图。该电路300包括基本上类似于如上所限定和配置的Ceq 102，节点108 和114，以及缓冲放大器116。缓冲器116被配置以在节点118提供输出。

电路300包括晶体管302。就像所描述的，晶体管302被定义为N沟道金属氧化物半导体场效应晶体管(NMOS)。也可以使用其他合适类型的晶体管。例如，在可替换的实施例(未示出)中，晶体管302可以被限定为P沟道金属氧化物半导体场效应晶体管(PMOS)。在另一个实施例(未示出)中，晶体管302可由PMOS和NMOS晶体管类型的结合而替代。不管怎样，晶体管302被配置为根据连接至晶体管302的控制信号而将节点114处的V-BIAS电势源耦接至节点110。下文中将提供该控制信号的进一步详细描述。在通常的工作状态下，该晶体管302提供非常高欧姆的通路，用类似于电路100的电阻器112性能的方式将V-BIAS耦接至Ceq102。

电路300包括第二晶体管304。如同所描述的，晶体管304被限定为NMOS晶体管。同样可以使用其他合适类型的晶体管。电路300还包括第二缓冲器306。缓冲器306是单位增益缓冲器；但是，同样能够使用其他适当增益系数的缓冲器。缓冲器306通过节点308耦接至V-BIAS电势源。缓冲器306在节点310处提供输出。电路300包括一对电阻器312和314。电阻器312和314分别将节点118和310处的输出耦接至节点316。这样，实现了共模提取器318(common-mode extractor)并在节点316处提供被限定为V-感测(V-SENSE)的信号。

电路300同样包括限定了窗口检测器320的电路。窗口检测器320包括4个内含的晶体管322-328。如同所描述的，晶体管322-328中的每一个均被定义为P沟道金属氧化物半导体场效应晶体管(PMOS)。同样可以使用其他合适类型的晶体管。晶体管322和324各自的源极连接至电流源330，而晶体管326和328各自的源极连接至电流源332。

晶体管322和326各自的漏极通过电阻器336耦接至节点334的接地(GND)电势源。进而，晶体管324和328各自的漏极通过电阻器340耦接至节点338的接地(GND)电势源。晶体管324与晶体管328以及与电阻器340连接的共同连接点限定窗口检测器输出节点342。电流源330和332通过各自的节点344和346连接至正(VDD)电势源。

晶体管322具有连接至节点348处的参考电压源VREF-N的控制节点(即，栅极)。晶体管328具有连接至节点350处的参考电压源VREF-P的控制节点(即，栅极)。可以分别选择VREF-P和VREF-N的具体电压值，以限定窗口检测器320的常规工作范围的上界和下界。就是说，VREF-P和VREF-N分别限定了对于Ceq102是正常的上电信号限制值和下电信号限制值。晶体管324和326各自具有耦接至节点316处提供的V-感测信号的控制节点(即，栅极)。因此，晶体管324和326各自的导通状态至少部分由V-感测信号的值所控制。

在一个非限制性的说明中，VREF-P等于2.5伏DC，而VREF-N等于1.5伏DC，因此限定工作范围为1伏宽，并以2.0伏DC(即，V-BIAS)为中心。同样可以使用其他的VREF-P和VREF-N值。此外，在本教导下，关于V-BIAS对称并不是必需的条件，并且同样可以使用非对称(关于V-BIAS)的范围限制。任何情况下，窗口检测器响应于在VREF-P和VREF-N所限定的工作范围之内的V-感测信号(相当于所检测的声音)而在节点342处提供第一检测信号。窗口检测器还响应于在VREF-P和VREF-N所定义的工作范围之上或之下的V-感测信号(相当于所检测的声音)而在节点342处提供第二检测信号。在节点342处提供的第一和第二检测信号是完全不同的且非同步的。换句话说，在任意给定时间只有第一和第二检测信号之一或另一会出现在节点342上。

电路300还包括定时器352。定时器352耦接至节点342，以当窗口检测器320提供第一和第二检测信号时接收第一和第二检测信号。定时器352还耦接至节点354处的时钟信号源。定时器352被配置为在本质上用作可重置时钟脉冲计数器，该计数器在节点356处提供定义为V-控制的控制信号。定时器352响应于节点342处的第一检测信号提供第一控制信号。第一控制信号被限定为在电路300的常规声音感测工作期间保持晶体管302和304分别在非常高阻抗的状态下。

该定时器还被配置以响应于节点342处的第二检测信号而提供有限时长的第二控制信号。第二控制信号响应于震动事件而将晶体管302和304偏置到各自的低阻抗状态。第二控制信号引起V-BIAS电势耦接至Ceq 102(即，麦克风)，使得电路300在短时间内恢复到正常静态工作状态。

图3包括信号图S1，其描述了信号V-感测，V-控制，VREF-N，V-BIAS和VREF-P之间的关系。如同所描述的，常规的工作范围358被限定为围绕V-BIAS值，而超出工作范围的状态被限定为在范围358之上和之下。下表1提供了根据电路300的一个实施例的说明性、非限制性的工作电压和信号值。同样可以使用具有相应地变化的工作值的其他实施例。

表1 说明性的值

VDD	2.5伏
		V-BIAS	2.0伏
VREF-P	2.5伏
		VREF-N	1.5伏
V-控制(1^st)	0.0伏(接地)
		V-控制(2^nd)	2.5伏

电路300的工作基本与上面关于电路200所限定的相同。窗口检测器320在与窗口检测器202类似的方式下工作，而定时器352 在与定时器204类似的方式下工作。当V-控制在第一控制信号状态(即，正常工作状态)时，晶体管302提供将V-BIAS电势电性耦接至Ceq 102的非常高的阻抗。进而，当V-控制在第二控制信号状态时(即，震动事件状态)，晶体管302提供将V-BIAS电势耦接至Ceq102的相对低的阻抗。

第三说明性实施例

图4是描述根据本教导的偏置电路(电路)400的示意图。基本如上所说明的，电路400包括如上所述的连接至地电势节点108的Ceq(即，相当于麦克风)102、连接至Ceq 102的节点110、在节点114处的V-BIAS电势源，和具有输出节点118的缓冲器116。电路400可以是包括其他功能元件的更大的电路排列的一部分。然而，这些可能有或可能没有的其他方面与对本教导的理解无关。无论如何，应当注意，窗口检测器(例如，202，320)和定时器(例如，204，352)都没有包括在电路400中。

电路400还包括子电路402。子电路402包括连接成串联电路排列406的3个二极管404。这样，排列406的二极管404被极化为沿第一正向方向F1电性导通。当在沿方向F1的常规、导通的模式下工作时，排列406的每一个二极管404各自表现为正向电压降的特征。因此，在正向导通期间在排列406两端出现累积的电压降。为了将排列406偏置为沿方向F1的正向导通，需要在节点114(正极)和110(负极)之间的电势差等于或大于累积的电压降。

子电路402还包括连接成串联电路排列408的另三个二极管404。这样，排列408的二极管404被极化为沿第二正向方向F2电性导通。当在沿方向F2导通的模式下工作时，排列408的二极管404各自表现为正向电压降的特征。因此，在正向导通期间在排列408两端出现累积的电压降。为了将排列408偏置为正向导通，需要在节点110(正极)和114(负极)之间的电势差等于或大于累积的电压降。当排列406或408都不在正向偏置状态时，只有非常小的泄漏电流流经子电路402。

在典型的、说明性的电路400的操作中，节点110和114之间有相对小的电势差(不考虑极性)。在这些常规状态下，流经子电路402的非常小的泄漏电流提供了将V-BIAS电势在节点110处耦接至Ceq102的本质上非常高的阻抗。Ceq 102(即，麦克风)检测例如讲话等的声音，并在节点110处提供相应变化的电信号，该信号通过缓冲器116“复制”到节点118。如果Ceq 102检测到的声级保持在常规工作范围内，该正常工作模式就得以持续提供。常规工作范围的限制基本由排列406和408的各自正向电压降所确定。

现在，假设发生了震动事件，例如由Ceq 102表示的麦克风掉落。Ceq 102现在存储了超出常规工作范围的电荷。在一个非限制性示例中，假设在节点110处表现为近地电势。为了说明，还假设V-BIAS电势是2.0伏DC。因此，在节点110和114之间出现大约2伏的电势差，其中节点114的极性相对为正。

由于前述的结果，排列406的二极管404被正向偏置为导通状态，并且从节点114至节点110(方向F1)的电流流动速率以比常规的泄漏值略高。现在，排列406表现出在节点114和110之间具有相对低的阻抗通路。由Ceq 102存储的电荷通过排列406的正向导通行为而迅速消散，从而在相对较短时间内将Ceq 102恢复到静态工作状态。一旦恢复到正常工作状态，或接近正常时，排列406的二极管404重新回到它们的非正向偏置状态，并且流经子电路402的电流返回至泄漏等级。

现在，假设发生第二震动事件，使得节点110处表现出3.2伏的电势。在此情况下，节点110相对于节点114的极性为正，而排列408的二极管404被正向偏置为导通。这样，电流以F2方向流动，以使Ceq 102朝向V-BIAS电势放电。一旦恢复到静态状态，或接近静态状态，排列408的二极管404重新回到它们的非正向偏置状态，并且流经子电路402的电流返回至泄漏等级。

在常规工作状态期间，电路400的子电路402在第一的、相对高的阻抗下在节点110和114之间提供泄漏等级电流。在“大信号”或震动状态下，电路400的子电路402同样在第二的、相对低的阻抗下在节点110和114之间提供恢复的电流。子电路402呈现为由相应的正向电压降所限定的常规的工作范围，该电压降由极化后的排列406和408所限定。因此，可以通过相应二极管404的正向电压降选择相应工作范围的范围限制值(也即宽度)。

尽管电路400包括总共6个二极管，需要理解，同样可以使用包括其他数量晶体管的其他实施例。在一个非限制性示例中，提供了一个子电路(未示出)，其包括具有两个二极管的第一排列(即，以方向F1极化)和具有一个二极管的第二排列(即，以方向F2极化)。另外，可以分别选择子电路中的每个二极管的正向电压降，以使得能够根据期望“调节”相应排列(比如，406和408)的总电压降。因此，尽管子电路402描述了总共6个等效二极管404，但本教导预期有可相应变化的其他实施例。

第四说明性实施例

图5是描述根据本教导的电路500的示意图。电路500能够被称为根据本文教导的偏置电路的子电路或一部分。电路500是与电路400中子电路402类似并可以用来替代该子电路的可替换实施例。因此，电路500可能会用于耦接图4中的节点110和114。

电路500包括6个晶体管502，这些晶体管被连接以限定相应的串联电路排列504和506。如同所描述的，每个晶体管502都是P沟道金属氧化物半导体场效应晶体管(PMOS)。同样可以使用其它适当的类型的晶体管502。在一个或多个实施例中，晶体管502以分离的N型井区的形式制作在基底上，使得至少限定了集成电路的一部分。同样可以使用其他结构。

电路500被配置为在电路500两端的电势小于排列504或506中任一个的正向导通等级时，提供通过该电路的低泄漏等级电流。因此，在电路400的常规声音检测工作状态下，V-BIAS等级电势在相对高阻抗状态下通过电路500而提供到Ceq 102。在震动事件状态下，通过排列504或506之一(取决于极性)提供正向导通通路，以在基本上比常规静态状态低的阻抗下将V-BIAS电势耦接至Ceq 102。

电路500包括总共6个晶体管。然而，需要理解，可以使用包括其他数量晶体管的其它实施例。在一个非限制性示例中，提供了一电路(未示出)，其包括具有两个晶体管的第一排列(即，以方向F1极化)和具有三个晶体管的第二排列(即，以方向F2极化)。另外，可以分别选择电路中每个晶体管的正向电压降，使得能够按期望设置对应排列(比如，504和506)的总电压降。因此，尽管电路500描述了总共6个等效晶体管，但本教导预期有可相应变化的其他实施例。

说明性操作

图6是描述根据另一个实施例的方法600的流程图。方法600描述了按照特定执行顺序的特定步骤。然而，在不脱离本教导的范围内，可以省略某些步骤或增加其它步骤，和/或可以实行其他的执行顺序。为了清楚的理解，方法600描述了完全不同且不连续事件的流程。然而，电领域熟悉的技术人员可以知道，方法600能够在本质上连续的方式下工作，并从一个步骤向下一个步骤平滑地过渡。

在602处，电容型麦克风在相对高的阻抗下耦接至偏置电压。假定这样的高阻抗可以用于改进信噪比(SNR)性能的目的。

在604处，麦克风遇到震动或者“大信号”事件，例如掉落到桌子上表面。结果，异常高(或低)的电荷被存储在麦克风的电容性元件或薄膜中。现在，麦克风超出了其常规或静态工作状态，而不能用于提供与入射声能相应的可用电信号。

在606处，偏置电压在相对低的阻抗上耦接至麦克风。典型的，该低阻抗在数量级上远远小于上述602中的高阻抗。不管怎样，由于震动事件而存储在麦克风中的异常高(或低)的电荷现在能够在相对短时间内消散。

在608处，麦克风中的与震动事件相关的电荷迅速消散，并且麦克风返回至偏置电压等级或围绕偏置电压等级的静态工作状态。

在610处，偏置电压在初始的高阻抗等级下耦接至麦克风。这样，麦克风能恢复以进行声音检测并提供相应的电信号。

结论

尽管以特定的结构特征和/或方法行为对该主题进行了说明，但应当理解，在所附权利要求中限定的该主题并不必需限制在所说明的特定特征或行为中。相反地，这些特定的特征和行为是作为实施这些权利要求的优选形式而公开的。

Claims

1.一种电子电路，包含：

偏置电路，被配置为在第一组工作状态期间，在第一阻抗下将麦克风电性耦接至偏置电压源；所述偏置电路还被配置为在第二组工作状态期间，在第二阻抗下将所述麦克风电性耦接至所述偏置电压源，所述电子电路包括窗口检测器，所述窗口检测器被配置为响应于所述电子电路的输出节点处的输出信号提供第一检测信号和第二检测信号。

2.根据权利要求1所述的电子电路，其中：

所述第一组工作状态包括由所述麦克风提供的在预定工作范围中的电信号；

所述第二组工作状态包括由所述麦克风提供的等级大于或小于所述工作范围的电信号；并且

所述第一阻抗值比所述第二阻抗值大一百万倍。

3.根据权利要求1所述的电子电路，其中，所述窗口检测器被配置以提供分别对应于所述第一组工作状态和所述第二组工作状态的完全不同的所述第一检测信号和所述第二检测信号。

4.根据权利要求3所述的电子电路，其中，所述偏置电路包括定时器，所述定时器被配置以：

响应于所述第一检测信号而提供第一控制信号；并且

响应于所述第二检测信号而提供第二控制信号，所述第一控制信号完全不同于所述第二控制信号。

5.根据权利要求4所述的电子电路，其中，所述偏置电路包括金属氧化物半导体(MOS)晶体管，所述MOS晶体管包括耦接至所述定时器的控制节点，所述MOS晶体管被配置为：

响应于所述第一控制信号而在所述第一阻抗下将所述麦克风电性耦接至所述偏置电压源；并且

响应于所述第二控制信号而在所述第二阻抗下将所述麦克风电性耦接至所述偏置电压源。

6.根据权利要求4所述的电子电路，其中，所述偏置电路包括：

共模提取器，被配置以接收由所述麦克风提供的电信号，所述共模提取器包括缓冲放大器；以及

金属氧化物半导体(MOS)晶体管，其包括耦接至所述定时器的控制节点，所述MOS晶体管被配置以：

响应于所述第一控制信号而在所述第一阻抗下将所述缓冲放大器电性耦接至所述偏置电压源；并且

响应于所述第二控制信号而在所述第二阻抗下将所述缓冲放大器电性耦接至所述偏置电压源。

7.根据权利要求1所述的电子电路，其中，所述偏置电路包括：

第一电路排列，被配置为分别在所述第一阻抗下和所述第二阻抗下沿第一极化方向将所述麦克风电性耦接至所述偏置电压源；以及

第二电路排列，被配置为分别在所述第一阻抗下和所述第二阻抗下沿与所述第一极化方向相反的第二极化方向将所述麦克风电性耦接至所述偏置电压源。

8.根据权利要求7所述的电子电路，其中：

所述第一电路排列包括沿所述第一极化方向以串联电路取向耦接的一个或多个二极管；并且

所述第二电路排列包括沿所述第二极化方向以串联电路取向耦接的一个或多个二极管。

9.根据权利要求7所述的电子电路，其中：

所述第一电路排列包括沿所述第一极化方向以串联电路取向耦接的一个或多个金属氧化物半导体(MOS)晶体管；并且

所述第二电路排列包括沿所述第二极化方向以串联电路取向耦接的一个或多个金属氧化物半导体(MOS)晶体管。

10.根据权利要求1所述的电子电路，其中，所述电子电路的至少一部分被制作在65纳米环境内。

11.一种与麦克风一起使用的电子电路，所述电子电路被配置以：

响应于所述麦克风提供的在预定工作范围内的电信号而在第一阻抗下将所述麦克风电性耦接至偏置电压源；以及

响应于所述麦克风提供的不在预定工作范围内的电信号而在第二阻抗下将所述麦克风电性耦接至所述偏置电压源；

所述电子电路包括窗口检测器，所述窗口检测器被配置以：

响应于所述麦克风提供的在预定的工作范围内的电信号而提供第一检测信号；并且

响应于所述麦克风提供的不在预定的工作范围内的电信号而提供第二检测信号。

12.根据权利要求11所述的电子电路，其中，所述电子电路包括耦接至所述窗口检测器的定时器，所述定时器被配置以：

响应于所述第一检测信号而提供第一控制信号；并且

响应于所述第二检测信号而提供有限时长的第二控制信号，所述第一控制信号与所述第二控制信号完全不同。

13.根据权利要求12所述的电子电路，其中，所述电子电路包括金属氧化物半导体(MOS)晶体管，所述MOS晶体管被配置以：

14.根据权利要求12所述的电子电路，其中，所述电子电路包括缓冲放大器和金属氧化物半导体(MOS)晶体管，所述MOS晶体管被配置以：

15.根据权利要求11所述的电子电路，其中，所述电子电路包括：

第一电路排列，具有沿第一极化方向以串联电路取向耦接的一个或多个二极管；以及

第二电路排列，具有沿第二极化方向以串联电路取向耦接的一个或多个二极管。

16.根据权利要求11所述的电子电路，其中，所述电子电路包括：

第一电路排列，具有沿第一极化方向以串联电路取向耦接的一个或多个金属氧化物半导体(MOS)晶体管；以及

第二电路排列，具有沿第二极化方向以串联电路取向耦接的一个或多个金属氧化物半导体(MOS)晶体管。

17.根据权利要求11所述的电子电路，其中，电子电路的至少一部分被制作在65纳米环境内。

18.一种电子器件，包含：

被配置以接收来自麦克风的电信号的节点；

制作在基底上的第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管限定窗口检测器的至少一部分，所述窗口检测器被配置以：

响应于从所述麦克风接收的在预定工作范围之内的电信号而提供第一检测信号；并且

响应于从所述麦克风接收的不在预定工作范围之内的电信号而提供第二检测信号；

至少部分地制作在基底上的定时器，所述定时器被配置以响应于所述第一检测信号而提供第一控制信号，所述定时器还被配置以响应于所述第二检测信号而提供第二控制信号；以及

制作在基底上的第五晶体管，所述第五晶体管被配置以分别响应于所述第一控制信号和所述第二控制信号而在第一阻抗下和第二阻抗下将偏置电压源电性耦接至所述节点。

19.根据权利要求18所述的电子器件，还包括至少部分地制作在基底上的共模提取器，所述共模提取器包括缓冲放大器和第六晶体管，所述第六晶体管被配置为分别响应于所述第一控制信号和所述第二控制信号而在所述第一阻抗下和所述第二阻抗下将所述缓冲放大器与所述偏置电压源电性耦接。

20.根据权利要求18所述的电子器件，其中：

所述第一晶体管包括被配置为电性耦接至第一参考电压源的控制节点；

所述第二晶体管包括被配置为电性耦接至第二参考电压源的控制节点；并且

所述第一参考电压和所述第二参考电压分别对应于各自的工作范围限制值。

21.根据权利要求18所述的电子器件，其中，所述定时器还被配置为电性耦接至时钟信号源。

22.根据权利要求18所述的电子器件，其中，所述电子器件的至少一部分被制作在65纳米环境内。

23.一种电子装置，包括：

被配置以接收来自麦克风的电信号的节点；

制作在基底上的电路排列，所述电路排列被配置为响应于来自所述麦克风的在预定工作范围内的电信号而沿极化方向在第一阻抗下将所述节点电性耦接至偏置电压源，所述电路排列还被配置为响应于来自所述麦克风的不在预定工作范围内的电信号而沿所述极化方向在第二阻抗下将所述节点电性耦接至所述偏置电压源。

24.根据权利要求23所述的电子装置，其中，所述电路排列包括沿第一极化方向排列的至少一个二极管或晶体管。