IT202200000929A1 - Circuito di lettura per sensori capacitivi, dispositivo sensore e procedimento corrispondenti - Google Patents

Description

DESCRIZIONE dell?invenzione industriale dal titolo:

?Circuito di lettura per sensori capacitivi, dispositivo sensore e procedimento corrispondenti?

TESTO DELLA DESCRIZIONE

Campo tecnico

La descrizione riguarda i sensori capacitivi.

Gli esempi qui descritti possono essere applicati, per esempio, in microfoni MEMS basati su sensori capacitivi. MEMS ? un acronimo per Micro Electro-Mechanical Systems (= sistemi microelettromeccanici).

Sfondo

Un microfono ? un trasduttore (cio?, un sensore) atto a convertire un suono in un segnale elettrico. La possibile gamma di applicazioni dei microfoni ? estremamente ampia.

Varie applicazioni possibili comprendono i sensori capacitivi come i microfoni MEMS che si desidera leggere quando usati in una configurazione di carica costante, dove un condensatore ? polarizzato con una rete ad alta impedenza al fine di conservare la carica in esso accumulata.

Per fornire un valore di resistenza elevato con un?area ridotta si usano correntemente componenti quali diodi e/o transistori. Il valore di resistenza ottenuto ? peraltro dipendente dalla tensione applicata a tali componenti. In presenza di un forte segnale di ingresso (in risposta a un urto, per esempio), il valore di impedenza della rete ad alta impedenza (Hi-Z) pu? diminuire e il condensatore si scarica. A causa del fatto che la costante di tempo associata ? molto lenta, il tempo impiegato per ricaricare il condensatore pu? essere (molto) lungo, il che non ? accettabile per varie applicazioni.

Scopo e sintesi

Uno scopo di una o pi? forme di attuazione ? di contribuire ad affrontare adeguatamente i problemi discussi in precedenza.

Secondo una o pi? forme di attuazione, tale scopo ? raggiunto grazie a un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.

Una o pi? forme di attuazione sono relative a un dispositivo sensore corrispondente. Un dispositivo sensore comprendente un microfono MEMS pu? essere un esempio di un tale dispositivo.

Una o pi? forme di attuazione sono relative a un procedimento corrispondente.

Le rivendicazioni sono parte integrante dell?insegnamento tecnico qui fornito con riferimento alle forme di attuazione.

In certi esempi presentati qui, un resistore passivo (con valore elevato, per es., di Gigaohm) ? aggiunto in serie alla rete ad alta impedenza (Hi-Z). Questo facilita la rilevazione di una variazione di tensione che si propaga tra essi in risposta a un grande segnale di ingresso (come risultante da un urto, per esempio).

In esempi qui presentati, un rilevatore di picco associato genera un segnale digitale di ?urto? (per es., uguale a ?1?) subito dopo l?applicazione dell?urto al circuito e per un intervallo di tempo che dura fino a dopo che l?urto ? finito (in funzione della costante di tempo di decadimento del rilevatore di picco).

In esempi qui presentati, con il segnale digitale di urto a ?1?, il circuito ad alta impedenza ? in uno stato di reset (di fatto cortocircuitato) e la capacit? ? connessa direttamente al resistore passivo aggiunto.

In esempi qui presentati, grazie alla costante di tempo di decadimento del rilevatore, la rete ad alta impedenza sar? (ancora) in un tale stato di reset per un certo tempo anche dopo che l?urto ? terminato, e la carica nel condensatore sar? ripristinata con una costante di tempo pi? veloce attraverso il resistore aggiunto.

In esempi qui presentati, il fatto di usare un tale segnale di urto (anche in un front end analogico) facilita l?ottenimento di un breve tempo di recupero anche per il front end analogico (AFE, ?Analog Front End?).

Esempi come qui presentati sono vantaggiosi in confronto a precedenti soluzioni in cui si tenta di rilevare il verificarsi di una condizione di urto monitorando l?uscita di un amplificatore.

Un tale approccio soffre di un aumento indesiderato del rumore nei blocchi analogici dopo il front end analogico (per es., convertitore analogico-digitale, filtro anti-aliasing).

In contrapposizoinie ai dispositivi della tecnica nota (come discussi, per es., in US 9 319 779 B2, dove il condensatore MEMS ? resettato e il microfono ? silenziato durante un urto), esempi come qui presentato traggono vantaggio dalla presenza di una caratteristica di memoria, cio? un circuito antiurto che non rilascia il condensatore di ingresso subito dopo che ? terminata una sovracorrente.

Questo facilita il fatto di resettare adeguatamente il nodo del condensatore in risposta alla fine dell?urto.

Esempi come qui presentati offrono un modo per facilitare un recupero veloce dopo un forte segnale di ingresso (per es., un urto) applicato in un front end analogico (AFE) configurato per leggere un sensore capacitivo polarizzato con una carica costante.

Breve descrizione delle figure

Una o pi? forme di attuazione saranno descritte ora, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:

la Figura 1 ? uno schema a blocchi di un icrofono MEMS tradizionale,

la Figura 2 ? uno schema a blocchi di un dispositivo microfono MEMS proposto nella tecnica nota,

la Figura 3 ? uno schema a blocchi di un dispositivo microfono MEMS secondo forme di attuazione della presente descrizione,

la Figura 4 ? un esempio di uno schema a blocchi funzionale di forme di attuazione della presente descrizione,

la Figura 5 illustra possibili dettagli di forme di attuazione della presente descrizione, e

le Figure 6A a 6E sono esempi di diagrammi tracciati rispetto a una scala di tempo comune (ascissa) del possibile comportamento nel tempo di segnali che possono manifestarsi in forme di attuazione della presente descrizione.

I numeri e i simboli corrispondenti nelle differenti figure fanno riferimento generalmente a parti corrispondenti a meno che sia indicato altrimenti.

Le figure sono disegnate per illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono disegnate necessariamente in scala.

I bordi delle caratteristiche disegnate nelle figure non indicano necessariamente i confini di estensione della caratteristica.

Descrizione dettagliata

Nella descrizione che segue sono illustrati vari dettagli specifici, allo scopo di fornire una comprensione approfondita di vari esempi di forme di attuazione secondo la descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che vari aspetti delle forme di attuazione non saranno resi poco chiari.

Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in vari punti della presente descrizione non fanno necessariamente riferimento esattamente proprio alla stessa forma di attuazione. Inoltre, particolari configurazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.

I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l?ambito di protezione o l?ambito delle forme di attuazione.

Inoltre, in tutta questa descrizione, una stessa designazione pu? essere usata per brevit? per indicare:

sia un certo nodo o una certa linea, sia un segnale che si manifesta in corrispondenza di quel nodo o di quella linea, e

sia un certo componente (per es., un condensatore o un resistore) sia un suo parametro elettrico (per es., una capacit? o una resistenza/impedenza).

La Figura 1 ? uno schema a blocchi di un front end analogico AFE tradizionale configurato per leggere un sensore capacitivo CS. Questa configurazione ? usata comunemente nei circuiti sensori come gli IC dei microfoni basati su sensori capacitivi.

In questi circuiti si usa di frequente una configurazione a carica costante, in cui un componente capacitivo (qui di seguito, in breve, ?il condensatore?) C ? polarizzato mediante una rete ad alta impedenza (Hi-Z) 10 accoppiata a un nodo di polarizzazione a una tensione Vbias al fine di conservare la carica Q accumulata sul condensatore C.

Una variazione del valore di capacit? del condensatore C indotta da un segnale (suono) di ingresso Sin generer? un segnale di tensione ch, a sua volta, sar? letto come V(Sin) e amplificato dal front end analogico AFE.

Si ? trovato che, partendo dalle equazioni basilari per la capacit? C del condensatore (che agisce come un sensore sonoro), vale la seguente relazione:

V(Sin) = Q/C(Sin)

dove Q ? una carica di polarizzazione (elettrica) applicata al condensatore, il cui valore di capacit? C varia in funzione del segnale (suono) di ingresso Sin.

Come gi? discusso, la lettura accurata di un sensore capacitivo CS in una configurazione a carica costante ? facilitata da lfato di polarizzare il sensore capacitivo mediante una rete ad alta (altissima) impedenza 10.

Il valore di questa impedenza (Hi-Z) risulta da un compromesso tra vari fattori.

Il segnale di ingresso, modellato nella Figura 1 come un generatore Vsig disposto in serie con il condensatore C, ? filtrato passa-alto in un nodo IN con una costante di tempo data dal prodotto C*Hi-Z del valore C del condensatore e dell?impedenza della rete 10, indicata con Hi-Z.

Il valore di impedenza minimo della rete 10 ? determinato dalla frequenza minima F_min del segnale che si desidera fare passare, in base alla relazione:

Hi-Z>1(2*?*C*F_min)

Il rumore introdotto dalla rete ad alta impedenza 10 ? filtrato passa-basso con la stessa costante di tempo.

Per ridurre il rumore nella larghezza di banda del segnale, si pu? tentare di massimizzare l?impedenza Hi-Z tenendo a mente che il nodo IN pu? essere affetto da dispersione e da accoppiamento con reti rumorose.

Nei circuiti integrati (IC, ?Integrated Circuit?) utilizzabili come microfoni, al fine di ottenere una frequenza passa-alto di circa 1 Hz con un valore del condensatore C nel range dei picofarad (pF) e un contributo di rumore trascurabile nella larghezza di banda audio (da 20 Hz a 20 kHz), un valore desiderato per l?impedenza Hi-Z della rete 10 pu? essere nel range dei Teraohm (~T?).

Un tale valore ? difficilmente ottenibile negli IC usando resistori passivi a causa della loro occupazione di area. Componenti attivi come i transistori MOS o i diodi, polarizzati in particolari condizioni, possono facilitare l?ottenimento di un tale valore di impedenza.

Un inconveniente legato all?uso di componenti attivi consiste nei loro valori di resistenza equivalente che sono marcatamente dipendenti dalla tensione ai capi dei loro nodi (nel caso illustrato nella Figura 1, dalla tensione nel nodo IN).

Di conseguenza, in presenza di un forte segnale di ingresso (come risultante da un urto, per esempio), il valore dell?impedenza Hi-Z della rete 10 diminuir?, con una corrente che scorre attraverso la rete 10 che conduce al fatto che il condensatore C viene scaricato.

Una volta che l?urto termina, il condensatore C (che ? stato scaricato) generer? attraverso i suoi terminali una tensione letta come un grande elevato dal front end analogico.

In certi casi, tale segnale sar? abbastanza forte da far s? che il front end analogico AFE vada in saturazione. Questa saturazione (percepita come un fattore negativo nelle applicazioni come microfono) durer? finch? la carica nel condensatore C non si ? ripristinata adeguatamente.

A causa della costante di tempo ?lenta? nel nodo IN, questo processo pu? essere lungo (nel range dei secondi) in modo indesiderato.

Una scelta giudiziosa del guadagno di tensione del front end analogico AFE rende possibile rilevare il verificarsi di urti monitorando l?uscita Vout del front end analogico AFE.

Per esempio, in risposta al fatto che la tensione nel nodo IN raggiunge un valore superiore SIGMAX, l?uscita Vout pu? raggiungere un valore = 0,9*VDD (dove VDD indica, per semplicit?, la pi? elevata tensione attesa all?uscita del front end analogico AFE). In tal modo, quando Vout>0,9*VDD, si pu? assumere che il circuito sia esposto a un ?urto? e si pu? tenere il circuito in una condizione di reset in modo tale che, dopo che l?urto ? terminato, il nodo IN si resetti velocemente.

Un inconveniente di questo approccio consiste nel fatto che la riduzione del guadagno del front end AFE da ottenere, per es. Vout=0,9*VDD a scala completa aumenter? il livello di rumore nei blocchi analogici che seguono il front end AFE (questi possono comprendere un convertitore analogico-digitale e un filtro anti-aliasing, per esempio). In aggiunta, il fatto di entrare in una condizione di ?reset? mentre si continua a leggere l?urto all?uscita Vout pu? non essere facile da implementare.

Un?altra soluzione pu? comportare un resistore (passivo) al fine di evitare la scarica del condensatore C in presenza di un segnale di urto. Come discusso, per poter essere efficace, un tale resistore dovrebbe essere nel range dei Teraohm, con una occupazione di area corrispondentemente elevata.

Si pu? coinvolgere una circuiteria aggiuntiva nel livellare il nodo IN (si veda la Figura 1) quando il segnale ? al difuori delle specifiche massime assolute (AMR, ?Absolute Maximum Rating?) della relativa tecnologia. Se il circuito di livellamento ? attivato per effetto dall?urto, si sar? persa carica del condensatore C poi recuperata soltanto abbastanza lentamente dopo l?urto.

La Figura 2 riproduce la figura omologa nel documento US 9 319 779 B2, dove si applicano le seguenti definizioni:

200 > sistema di microfono MEMS

202 > piastre di fondo

204 > membrana deflettibile

206-208 > terminali

210 > microfono MEMS capacitivo

212 > amplificatore

214-215 > rilevatori di corrente

216 > porta logica OR

218 > pompa di carica

222-224 > diodi

226 > switch

228 > diodo

230 > segnale di controllo dello switch

232 > sorgente di tensione

234 > uscita

236 > ingresso

Nella soluzione descritta in US 9 319 779 B2, un rilevatore di corrente 214 facilita la rilevazione di un segnale elelvato (positivo) in un nodo come 206 in risposta al fatto che un diodo 222 diventa polarizzato direttamente. Un ulteriore circuito rilevatore di corrente 215 rileva un urto negativo. Una volta rilevata una corrente, il nodo 206 ? accoppiato (cortocircuitato) a un livello di tensione di riferimento 232; ci? facilita un tempo di recupero veloce dopo un urto.

Come primo inconveniente, la soluzione descritta in US 9 319 779 B2 ha necessit? di entrambi i rilevatori 214 e 215 per rilevare segnali di urti positivi e negativi.

Come inconveniente ulteriore, i rilevatori di corrente 214 e 215 sono comparatori senza memoria. Quando l?urto termina, lo switch 226 ? subito rilasciato cosicch? ? improbabile che il sistema recuperi adeguatamente un urto, indipendentemente dalla natura dell?urto di ingresso.

Per lo stesso motivo, sar? improbabile che il nodo 206 si resetti adeguatamente dopo che l?urto ? terminato: durante l?urto, il nodo 206 ? resettato e cos? il microfono ? silenziato durante l?urto.

In sintesi, gli esempi qui discussi sono relativi a circuiti per leggere sensori capacitivi come microfoni MEMS (Micro Electro-Mechanical Systems) usati in una configurazione a carica costante.

Il condensatore ? polarizzato con una rete ad alta impedenza (Hi-Z) al fine di conservare la carica accumulata su di esso. Nei circuiti integrati (ICs) per microfoni, il valore desiderato per la rete Hi-Z ? nel range dei Teraohm.

Poich? questo ? difficile da implementare con resistori passivi, si usano componenti attivi come transistori MOS o diodi.

Un inconveniente di questo approccio consiste nel fatto che la resistenza equivalente di tali componenti dipende dalla tensione applicata ai capi dei loro nodi.

In presenza di un segnale di ingresso forte (come derivante da un urto, per esempio), il valore di impedenza della rete Hi-Z diminuisce e il condensatore viene scaricato.

Quando l?urto termina, a causa del fatto che il condensatore ? stato scaricato, ai capi dei suoi terminali di genera una tensione che ? letta come un segnale forte da un front end analogico (AFE) associato. In certi casi, questo segnale pu? saturare l?AFE con una saturazione che dura finch? si ripristina la carica sul condensatore. A causa della costante di tempo lenta, questo tempo pu? essere molto lungo, il che non ? accettabile per varie applicazioni.

La Figura 3 ? uno schema a blocchi di un dispositivo microfono MEMS secondo esempi della presente descrizione.

Si richiama di nuovo il fatto che, se non altrimenti indicato, numeri e simboli corrispondenti nelle differenti figure fanno riferimento in generale a parti corrispondenti: la descrizione di parti gi? fornita con riferimento alla Figura 1 si applica pertanto anche alla Figura 3.

La Figura 3 ? uno schema a blocchi di un circuito di lettura in un dispositivo microfono MEMS polarizzato in una configurazione a carica costante.

In breve, il circuito della Figura 3 comprende:

un nodo sensore IN configurato per essere accoppiato a un sensore capacitivo CS per applicare una carica di polarizzazione al sensore e rilevare un valore di capacit? C del sensore,

un nodo di polarizzazione configurato per essere accoppiato a una sorgente di carica di polarizzazione a una tensione Vbias,

una rete ad alta impedenza 10 accoppiata tra il nodo sensore IN e un nodo intermedio 16, e

un resistore di polarizzazione 14 accoppiato tra il nodo di polarizzazione Vbias e il nodo intermedio (16).

La rete ad alta impedenza 10 ha un primo valore di impedenza (nel range dei Teraohm, per esempio) e il resistore di polarizzazione 14 ha un secondo valore di impedenza (nel range dei Gigaohm, per esempio) sostanzialmente inferiore al primo valore di impedenza.

Come illustrato nella Figura 3, un (primo) switch SW1 ? accoppiato tra il nodo sensore IN e il nodo intermedio 16.

In tal modo, il nodo sensore IN pu? essere accoppiato al nodo di polarizzazione Vbias:

con lo switch SW1 non conduttivo, mediante la connessione serie della rete ad alta impedenza 10 e del resistore di polarizzazione 14, o

con lo switch SW1 conduttivo, (soltanto) mediante il resistore di polarizzazione 14 con la rete ad alta impedenza 10 resettata (cortocircuitata).

Come illustrato nella Figura 3, un rilevatore di urto PD (implementato, per esempio, nel modo descritto in dettaglio in seguito) ? accoppiato (mediante la rete 10 e il nodo 16 ? anche quando lo switch SW1 ? aperto, vale a dire, non conduttivo) al nodo sensore IN.

Il rilevatore di urto PD ? cos? sensibile alla tensione nel nodo sensore IN e pu? essere configurato per asserire un segnale di urto SHOCK e rendere lo switch SW1 conduttivo in risposta a una variazione (inaspettatamente grande e brusca) della tensione nel nodo sensore IN risultante da quanto ? applicato al sensore capacitivo CS: questo pu? essere il caso, per esempio, quando il sensore CS colpisce/? colpito da un oggetto.

Il rilevatore di urto PD ? per il resto configurato in modo da de-asserire il segnale SHOCK e rendere lo switch SW1 (di nuovo) non conduttivo con ritardo dopo la fine dell?urto applicato al sensore capacitivo CS.

Un tale ritardo pu? essere implementato in vari modi tradizionali noti agli esperti nella tecnica (per es., mediante un modulo o una linea di ritardo). Una possibile implementazione vantaggiosa mediante un raddrizzatore e un rilevatore di inviluppo ? descritta in dettaglio in seguito.

Nella Figura 3 un front end analogico, di nuovo indicato come AFE, ? illustrato strutturato intorno a uno stadio differenziale (amplificatore operazionale o Op-Amp) 12 che riceve:

a un primo ingresso (per es., non invertente) 12A, il segnale nel nodo IN nel sensore capacitivo CS, e

a un secondo ingresso (per es., invertente) 12B, il segnale da un nodo (di retroazione) IN_F costituente il punto di partizione di un divisore capacitivo che include due condensatori di valori C1 e C2 accoppiati tra il nodo IN_F e un nodo di riferimento (la massa, per esempio) e tra il nodo di uscita Vout dall?Op-Amp 12 (l?uscita dal circuito) e il nodo IN_F, rispettivamente.

Al fine di facilitare un guadagno G=C1/C2 nella larghezza di banda audio (banda passante da 20 Hz a 20 kHz), una rete ad alta impedenza (Hi-Z) 10? simile (virtualmente identica) alla rete Hi-Z 10 ? introdotta (in parallelo al condensatore C2) nel percorso di retroazione dell?OPA 12 tra il nodo di uscita Vout e il nodo IN_F.

L?esempio presentato nella Figura 3 comprende inoltre, nel percorso di retroazione dell?OPA 12 tra il nodo di uscita Vout e il nodo IN_F (in parallelo al condensatore C2 e alla rete Hi-Z 10?), la connessione serie di un resistore (di retroazione) passivo 14? e di un (secondo) switch SW2 di nuovo controllato mediante il segnale SHOCK proveniente dal rilevatore di urto PD.

Il resistore di polarizzazione 14? pu? essere selezionato con un (terzo) valore di resistenza ? dell?ordine di 1 Gigaohm, per esempio ? vale a dire molto alto, ma ancora minore del (quarto) valore di impedenza (per es., nel range dei Teraohm) che ? presentato normalmente dalla rete Hi-Z 10?.

Il front end analogico AFE fornisce uno stadio di guadagno avente un nodo di ingresso (per es., 12A) accoppiato al nodo sensore IN e un nodo di uscita Vout configurato per fornire un segnale di uscita che ? indicativo del valore di capacit? C del sensore capacitivo CS, e cos? del secondo segnale (suono) Vsig rilevato.

Si richiama di nuovo che, in tutta questa descrizione, una stessa designazione pu? essere usata per brevit? per designare sia un certo nodo o una certa linea sia un segnale che si manifesta in corrispondenza di tal nodo o tale linea, cos? come un componente e il valore di un parametro elettrico (per es., una capacit?) associato a esso.

Come illustrato nella Figura 3, il front end analogico AFE comprende dunque uno stadio differenziale (per es., l?Op-Amp 12) avente un primo ingresso 12A accoppiato al nodo sensore IN e una circuiteria di retroazione tra un nodo di uscita Vout e un secondo ingresso 12B dello stadio differenziale 12.

Come illustrato nella Figura 3, la circuiteria di retroazione comprende:

un primo condensatore di retroazione C1 riferito a massa accoppiato al nodo intermedio di retroazione IN_F, un secondo condensatore di retroazione C2 tra il nodo intermedio di retroazione IN_F e il nodo di uscita Vout dello stadio differenziale 12 (e cos? del circuito di lettura nel suo complesso),

una rete ad alta impedenza di retroazione 10? tra il nodo intermedio di retroazione IN_F e il nodo di uscita Vout dello stadio differenziale 12, e

la connessione serie di un resistore di retroazione 14? e di un ulteriore switch SW2 tra il nodo intermedio di retroazione IN_F e il nodo di uscita Vout dello stadio differenziale 12.

Il resistore di retroazione 14? ha un quarto valore di impedenza (per es., nel range dei Gigaohm), vale a dire sostanzialmente inferiore al terzo valore di impedenza della rete 10? (questo pu? essere nel range dei Teraohm).

Come illustrato nella Figura 3, il nodo IN_F pu? essere accoppiato al nodo di uscita Vout dello stadio differenziale 12 mediante la connessione parallela del secondo condensatore C2 con:

(soltanto) la rete ad alta impedenza 10? di retroazione con il resistore di retroazione 14? disconnesso siccome l?ulteriore switch SW2 ? non conduttivo (segnale SHOCK deasserito), o

la connessione parallela della rete ad alta impedenza 10? di retroazione e del resistore di retroazione 14? siccome l?ulteriore switch SW2 ? conduttivo (segnale SHOCK asserito).

Come illustrato nella Figura 3, l?ulteriore switch SW2 ? accoppiato al rilevatore di urto PD in modo tale che l?ulteriore switch SW2 sia conduttivo e non conduttivo in risposta al fatto che il segnale di urto SHOCK ? asserito e deasserito, rispettivamente.

Nel funzionamento normale di un dispositivo sensore come illustrato nella Figura 3, esiste la possibilit? di rilevare il ?movimento? (vale a dire le variazioni di tensione) del nodo 16 tra la rete Hi-Z 10 e il resistore 14: la rete Hi-Z 10 e il resistore 14 agiscono come un divisore resistivo tra la tensione di polarizzazione Vbias e la tensione nel nodo IN.

Nel funzionamento normale, la rete ad alta impedenza Hi-Z 10 ha un valore di resistenza (per es., dei Teraohm); questo ? molto pi? alto (per es., di tre ordini di grandezza) del valore (per es., dei Gigaohm) del resistore 14 (1 Gohm, per esempio) e il nodo 16 sar? a una tensione praticamente uguale a Vbias.

Se l?impedenza della rete Hi-Z 10 diventa pi? piccola (si nota che il circuito Hi-Z pu? comprendere dispositivi attivi), la tensione nel nodo 16 si allontaner? dal valore Vbias.

Nell?esempio illustrato nella Figura 3, il rilevatore (di picco) di urto PD riceve la tensione nel nodo 16; nel rilevatore di urto PD, la tensione nel nodo 16 ? raddrizzata mediante un ?super-diodo? comprendente uno stadio di guadagno come uno stadio differenziale (amplificatore operazionale o Op Amp) 18 e un diodo D1.

Nell?esempio illustrato nella Figura 3, l?Op-Amp riceve:

a un primo ingresso (per es., non invertente) 18A, il segnale nel nodo 16, e

a un secondo ingresso (per es., invertente) 18B, il segnale proveniente dal catodo di un diodo D1 il cui anodo ? accoppiato all?uscita dell?Op-Amp 18.

Il segnale proveniente dal ?super diodo? 18 D1 (vale a dire, il segnale al catodo del diodo D1, che ha il suo anodo accoppiato all?uscita dell?Op-Amp 18) ? applicato, per es., a un primo terminale 20 di una connessione parallela di un condensatore Cpeak e di un resistore Rpeak che ha il suo terminale opposto riferito a un nodo di riferimento (per es., la massa).

La tensione caricata attraverso il rilevatore di inviluppo 18, D1, Rpeak, Cpeak ? fornita a un comparatore 22 per essere confrontata rispetto a una soglia di riferimento Vref.

Quando la tensione caricata attraverso il rilevatore di inviluppo 18, D1, Rpeak, Cpeak sale fino a raggiungere la soglia Vref, il comparatore 22 asserir? al suo ingresso il segnale SHOCK che ? indicativo di una condizione di urto (SHOCK=1).

Quanto precede ipotizza che Vref?Vbias al fine di facilitare una rilevazione di urto adeguata, il che ? compatibile con l?uso di un raddrizzatore come descritto.

Grazie all?azione di raddrizzamento effettuata dal super-diodo (Op-Amp 18 e diode D1), il nodo 20 potr? essere scaricato con una costante di tempo dettata dal prodotto Rpeak*Cpeak della componente di resistenza e di capacit? del rilevatore di inviluppo, con una costante di tempo pi? lenta della variazione attesa del segnale di urto.

Nell?esempio illustrato nella Figura 3, il segnale SHOCK all?uscita del rilevatore di picco PD (comparatore 22) ? asserito per attivare o portare a on (rendere conduttivo) lo switch SW1 e accoppiare i nodi IN e 16 (praticamente per resettare, vale a dire cortocircuitare la rete Hi-Z 10).

Nell?esempio illustrato nella Figura 3, quando un urto (nel segnale Vsig) termina, il segnale SHOCK sar? mantenuto asserito (SHOCK=1) finch? il nodo di inviluppo 20 non ? scaricato a Vref (come indicato, una rilevazione di urto corretta ? facilitata dal fatto di avere Vref?Vbias).

Quando SHOCK=1, lo switch SW1 ? chiuso e il condensatore C ? connesso al resistore passivo 14, in modo tale che il nodo IN continuer? a muoversi (un po? attenuato, e in ogni caso replicato con un guadagno per Vout) finch? l?urto termina.

Poich? Vout si muove da rail a rail (condizione di urto), anche il circuito Hi-Z 10? nel percorso di retroazione dell?Op-Amp 12 ridurr? la sua impedenza, cos? ci sar? una perdita di carica anche nel nodo IN_F che dopo l?urto tenderebbe a essere recuperata con una costante di tempo molto lunga.

Nell?esempio illustrato nella Figura 3, il segnale SHOCK all?uscita del rilevatore di picco PD (comparatore 22) ? usato anche per portare a on (rendere conduttivo) anche l?ulteriore switch SW2. Lo switch SW2 connetter? il resistore 14? in parallelo con C2 quando SHOCK=1 (con il ruolo della rete Hi-Z 10? che diventa trascurabile a causa del suo valore di impedenza molto pi? elevato).

Dopo che l?urto ? terminato, grazie alla costante di tempo di decadimento Rpeak*Cpeak del rilevatore di inviluppo nel rilevatore di urto PD, gli switch SW1 e SW2 rimarranno (temporaneamente) chiusi e i nodi IN e IN_F saranno resettati con una costante di tempo veloce (data sostanzialmente dal prodotto della resistenza dei resistori 14, 14? moltiplicato per la capacit? del condensatore C).

In altre parole (e con riferimento alla Figura 4 per semplicit?) durante il tempo per cui SHOCK=1 (blocco 100), lo switch SW1 ? chiuso, vale a dire, reso conduttivo, con la rete Hi-Z 10 resettata, vale a dire bypassata (blocco 102), e il condensatore C ? accoppiato al nodo di polarizzazione/tensione Vbias mediante il resistore 14 (per es., 1 Gigaohm).

In tal modo, il nodo IN continua a muoversi con il segnale Vsig (questo applicandosi anche al nodo di uscita Vout).

Come indicato, Vout si muove da rail a rail (condizione di urto), e anche il circuito Hi-Z 10? nel percorso di retroazione dell?Op-Amp 12 ridurr? la sua impedenza e cos? causa una perdita di carica nel nodo IN_F. Anche in questo caso, la carica persa verrebbe ricuperata dopo che l?urto ? terminato con una lunga costante di tempo.

Nell?esempio illustrato nella Figura 3, tale problema ? affrontato mediante il resistore 14? (per es., 1 Gigaohm) che ? connesso in parallelo alla capacit? C2 mediante lo switch SW2 in risposta a SHOCK=1.

Quando l?urto termina (si veda il blocco 104 nella Figura 4), la costante di tempo del rilevatore di picco Rpeak*Cpeak terr? gli switch SW1 e SW2 conduttivi, in modo tale che i nodi IN e IN_F siano resettati con una costante di tempo ?veloce? (dettata dall?impedenza dei resistori 14 e 14?, per es., 1 Gohm moltiplicato per la capacit? coinvolta) in confronto alla costante di tempo ?lenta? dettata peraltro dall?impedenza (molto) pi? elevata (per es., 1 Tohm) della rete Hi-Zs 10 e 10?.

Si nota di nuovo che il layout del rilevatore di urto PD basato su raddrizzatore qui considerato (lato a sinistra della Figura 3) ? puramente a titolo di esempio.

Gli esperti nella tecnica possono concepire soluzioni alternative adeguate per facilitare il mantenimento degli switch SW1 e SW2 conduttivi dopo che l?urto ? terminato, al fine di facilitare un funzionamento che comporta:

rilevare una condizione di urto mediante un rilevatore di urto (blocco 100 nella Figura 4),

in risposta a ci?, bypassare il circuito (i circuiti) Hi-Z (blocco 102 nella Figura 4), e

rilasciare la condizione di bypass soltanto un po? di tempo dopo che l?urto ? terminato (blocco 104 nella Figura 4).

Questo tempo pu? essere selezionato mediante la costante di tempo del rilevatore di urto, con un certo numero di vantaggi, come:

non ? necessario ridurre il guadagno del front end analogico,

nessun aumento di rumore apprezzabile,

uso di due rilevatori (uno per un urto positivo e uno per un urto negativo) non pi? necessario perch? un rilevatore di picco come qui discusso ha una memoria,

il sistema funziona in una configurazione di carica costante (anche) durante la condizione di urto, in modo tale che il nodo IN e la tensione Vout siano liberi di muoversi: la sensibilit? del microfono ? cos? mantenuta sia durante l?urto sia dopo l?urto,

basso impatto nei termini dell?occupazione di area. Se la tensione nel nodo IN diventa troppo alta o troppo bassa (al di fuori dell?AMR della tecnologia), si pu? fornire una caratteristica di livellamento (clamp) come rappresentato a titolo di esempio nella Figura 5, comprendente una coppia di diodi DC1 (valore di clamp superiore Vclamp_UP) e DC2 (valore di clamp inferiore Vclamp_DOWN).

Ci? facilita il fatto di concepire una protezione dedicata al fine di aumentare la robustezza, il che non ? possibile con altri layout. I diodi aumentano la robustezza del circuito senza avere alcun effetto apprezzabile sul tempo di recupero ?dopo un urto?.

Un circuito come rappresentato a titolo di esempio ? facile da integrare e non richiede un?area elelvata.

Le Figure da 6A a 6E sono esempi di diagrammi tracciati rispetto a una scala di tempo comune (ascissa) del possibile comportamento nel tempo di segnali che si verificano in forme di attuazione della presente descrizione.

Le ordinate delle Figure da 6A a 6E sono in unit? di volt.

Specificamente, nelle Figure da 6A a 6E sono presentati i seguenti segnali:

un segnale Vsig esempio di un urto applicato al sensore capacitivo CS, per es., a un tempo 2,00 s - Figura 6A; come qui rappresentato a titolo di esempio, Vsig ? un?onda di pressione applicata al sensore e la variazione della capacit? del sensore genera la tensione V(IN) nel nodo IN;

la tensione V(IN) nel nodo IN con la caratteristica antiurto disabilitata (linea sottile) e la caratteristica antiurto abilitata (linea spessa) - Figura 6B;

la tensione V(OUT) nel nodo Vout con la caratteristica antiurto disabilitata (linea sottile) e la caratteristica antiurto abilitata (linea spessa) - Figura 6C;

la tensione di ingresso al rilevatore di picco PD (ingresso 18A dell?Op Amp 18) ? linea a tratti e punti; tensione di ?inviluppo? (nodo 20) - linea continua; tensione di riferimento Vref - linea tratteggiata - Figura 6D; e

il segnale SHOCK, asserito (per es., che va ?alto? o a ?1?) in risposta a un urto (per es., una pressione acustica) e deasserito (per es., che va ?basso? o a ?0?) soltanto dopo che l?urto ? terminato - Figura 4E.

La linea spessa nella Figura 6B mostra che, con la caratteristica antiurto abilitata, la tensione nel nodo IN recupera molto rapidamente il suo valore di stato a regime (il valore prima dell?urto, a titolo di esempio, 888 mV).

Lo stesso si applica anche alla tensione di uscita a Vout (linea spessa nella Figura 6C) che, durante l?urto, pu? saturare rispecchiando il segnale di ingresso e, quando l?urto termina, (con la caratteristica antiurto abilitata) ritorna rapidamente a un intervallo di tensione adeguato.

La linea continua nella Figura 6E rappresenta il segnale di urto SHOCK che va ?alto? (a ?1?) in risposta al fatto che la tensione di ?inviluppo? nel nodo 20 (linea continua nella Figura 6D) raggiunge la tensione di riferimento Vref (linea tratteggiata nella Figura 6D ? per es., 1 volt) e ritorna ?bassa? (per es., a ?0?) (soltanto) dopo un certo tempo (per es., 50 ms) che l?urto ? terminato.

I valori quantitativi indicati in precedenza sono naturalmente puramente a titolo di esempio e non sono limitativi.

Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito di protezione.

L?ambito di protezione ? definito dalle rivendicazioni annesse.

Claims (12)

RIVENDICAZIONI

1. Circuito, comprendente:

un nodo sensore (IN) configurato per essere accoppiato a un sensore capacitivo (CS) per applicare una tensione di polarizzazione al sensore e rilevare un valore di capacit? (C) del sensore,

un nodo di polarizzazione configurato per essere accoppiato a una sorgente di tensione di polarizzazione (Vbias),

una rete ad alta impedenza (10) accoppiata tra il nodo sensore (IN) e un nodo intermedio (16), la rete ad alta impedenza (10) avendo un primo valore di impedenza;

un resistore di polarizzazione (14) accoppiato tra il nodo di polarizzazione (Vbias) e il nodo intermedio (16), il resistore di polarizzazione avendo un secondo valore di impedenza inferiore al primo valore di impedenza,

uno switch (SW1) tra il nodo sensore (IN) e il nodo intermedio (16), in cui il nodo sensore (IN) ? accoppiato al nodo di polarizzazione (Vbias):

i) mediante la connessione serie della rete ad alta impedenza (10) e il resistore di polarizzazione (14), in risposta al fatto che lo switch (SW1) ? non conduttivo, o ii) mediante il resistore di polarizzazione (14) con la rete ad alta impedenza (10) bypassata, in risposta al fatto che lo switch (SW1) ? conduttivo,

e

un rilevatore di urto (PD) accoppiato (10, 16) al nodo sensore (IN) e allo switch (SW1), il rilevatore di urto (PD) sensibile alla tensione nel nodo sensore (IN) e configurato per:

asserire un segnale di urto (SHOCK) e rendere lo switch (SW1) conduttivo in risposta a una variazione della tensione nel nodo sensore (IN) risultante da un urto applicato al sensore capacitivo (CS), e

deasserire il segnale di urto (SHOCK) e rendere lo switch (SW1) non conduttivo con ritardo dopo la fine dell?urto applicato al sensore capacitivo (CS).

2. Circuito secondo la rivendicazione 1, in cui il rilevatore di urto (PD) comprende:

un rilevatore di inviluppo (18, D1, Rpeak, Cpeak) accoppiato (10, 16) al nodo sensore (IN) e configurato per produrre un segnale di inviluppo in base alla tensione nel nodo sensore (IN),

un comparatore (22) avente un ingresso di riferimento configurato per essere impostato a un valore di riferimento di picco (Vref), in cui il comparatore (22) ha un ingresso di confronto accoppiato al rilevatore di inviluppo (18, D1, Rpeak, Cpeak) per ricevere da esso detto segnale di inviluppo, in cui il comparatore (22) ? configurato per: asserire il segnale di urto (SHOCK) in risposta al fatto che il segnale di inviluppo proveniente dal rilevatore di inviluppo (18, D1, Rpeak, Cpeak) raggiunge detto valore di riferimento di picco (Vref), e deasserire il segnale di urto (SHOCK) in risposta al fatto che il segnale di inviluppo proveniente dal rilevatore di inviluppo (18, D1, Rpeak, Cpeak) decade al di sotto del valore di riferimento di picco (Vref),

in cui il rilevatore di inviluppo (18, D1, Rpeak, Cpeak) ? accoppiato (10, 16) al nodo sensore (IN) mediante uno stadio raddrizzatore (18, D1), in cui il segnale di inviluppo proveniente dal rilevatore di inviluppo (18, D1, Rpeak, Cpeak) decade al di sotto del valore di riferimento di picco (Vref) con ritardo dopo la fine dell?urto applicato al sensore capacitivo (CS).

3. Circuito secondo la rivendicazione 2, in cui lo stadio raddrizzatore (18, D1) nel rilevatore di picco (PD) comprende un diodo (D1) accoppiato al nodo sensore (IN) attraverso un circuito di guadagno (18).

4. Circuito secondo la rivendicazione 3, in cui il circuito di guadagno comprende un amplificatore differenziale (18) avente un primo ingresso (18A) accoppiato al nodo sensore (IN) e un secondo ingresso (18B) accoppiato all?uscita dell?amplificatore differenziale (18) mediante detto diodo (D1).

5. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui il secondo valore di impedenza e il primo valore di impedenza sono rispettivamente nei range dei Gigaohm e dei Teraohm.

6. Circuito secondo una qualsiasi delle rivendicazioni precedenti, comprendente uno stadio di guadagno (AFE) avente un nodo di ingresso (12A) accoppiato al nodo sensore (IN) e un nodo di uscita (Vout) configurato per fornire un segnale di uscita che ? indicativo del valore di capacit? (C) del sensore capacitivo (CS).

7. Circuito secondo la rivendicazione 6, in cui lo stadio di guadagno (AFE) comprende uno stadio differenziale (12) avente un primo ingresso (12A) accoppiato al nodo sensore (IN), e una circuiteria di retroazione tra un nodo di uscita (Vout) e un secondo ingresso (12B) dello stadio differenziale (12), in cui la circuiteria di retroazione comprende:

un primo condensatore di retroazione (C1) riferito a un nodo di riferimento e accoppiato a un nodo intermedio di retroazione (IN_F),

un secondo condensatore di retroazione (C2) tra il nodo intermedio di retroazione (IN_F) e il nodo di uscita (Vout) dello stadio differenziale (12),

una rete ad alta impedenza (10?) di retroazione tra il nodo intermedio di retroazione (IN_F) e il nodo di uscita (Vout) dello stadio differenziale (12), la rete ad alta impedenza (10?) di retroazione avendo un terzo valore di impedenza;

la connessione serie di un resistore di retroazione (14?) e di un ulteriore switch (SW2) tra il nodo intermedio di retroazione (IN_F) e il nodo di uscita (Vout) dello stadio differenziale (12), il resistore di retroazione (14?) avendo un quarto valore di impedenza inferiore al terzo valore di impedenza,

in cui il nodo intermedio di retroazione (IN_F) ? accoppiato al nodo di uscita (Vout) dello stadio differenziale (12) mediante la connessione parallela del secondo condensatore (C2) e

i) la rete ad alta impedenza (10?) di retroazione con il resistore di retroazione (14?) disconnesso in risposta al fatto che l?ulteriore switch (SW2) ? non conduttivo, o ii) la connessione parallela della rete ad alta impedenza (10?) di retroazione e del resistore di retroazione (14?) in risposta al fatto che l?ulteriore switch (SW2) ? conduttivo,

in cui l?ulteriore switch (SW2) ? accoppiato al rilevatore di urto (PD) e l?ulteriore switch (SW2) ? conduttivo e non conduttivo in risposta al fatto che il segnale di urto (SHOCK) ? asserito e deasserito, rispettivamente.

8. Circuito secondo la rivendicazione 7, in cui il quarto valore di impedenza e il terzo valore di impedenza sono rispettivamente nei range dei Gigaohm e dei Teraohm.

9. Dispositivo sensore, comprendente:

un sensore capacitivo (CS) avente un valore di capacit? (C) che ? funzione di un segnale rilevato (Vsig), e

un circuito secondo una qualsiasi delle rivendicazioni da 1 a 8 avente il suo nodo sensore (IN) accoppiato al sensore capacitivo (CS) per applicare una carica di polarizzazione al sensore e rilevare il valore di capacit? (C) del sensore.

10. Dispositivo sensore secondo la rivendicazione 9, in cui il sensore capacitivo (CS) ? un microfono, preferibilmente un microfono MEMS.

11. Procedimento, comprendente:

accoppiare un nodo sensore (IN) a un sensore capacitivo (CS) per applicare una tensione di polarizzazione al sensore e per rilevare un valore di capacit? (C) del sensore,

accoppiare una rete ad alta impedenza (10) tra il nodo sensore (IN) e un nodo intermedio (16), la rete ad alta impedenza (10) avendo un primo valore di impedenza e uno switch di bypass (SW1) associato,

accoppiare un resistore di polarizzazione (14) tra un nodo di polarizzazione (Vbias) e il nodo intermedio (16), il resistore di polarizzazione avendo un secondo valore di impedenza inferiore al primo valore di impedenza,

accoppiare il nodo sensore (IN) al nodo di polarizzazione (Vbias):

i) mediante la connessione serie della rete ad alta impedenza (10) e del resistore di polarizzazione (14) in risposta al fatto che detto switch (SW1) ? non conduttivo, o

ii) mediante il resistore di polarizzazione (14) con la rete ad alta impedenza (10) cortocircuitata in risposta al fatto che detto switch (SW1) ? conduttivo,

asserire un segnale di urto (SHOCK) e rendere detto switch (SW1) conduttivo in risposta a una variazione della tensione nel nodo sensore (IN) risultante da un urto applicato al sensore capacitivo (CS), e deasserire il segnale di urto (SHOCK) e rendere detto switch (SW1) non conduttivo con ritardo dopo la fine dell?urto applicato al sensore capacitivo (CS).

12. Procedimento secondo la rivendicazione 11, comprendente:

fornire uno stadio di guadagno (AFE) avente un nodo di ingresso (12A) accoppiato al nodo sensore (IN) e un nodo di uscita (Vout) configurato per fornire un segnale di uscita che ? indicativo del valore di capacit? (C) del sensore capacitivo (CS),

in cui lo stadio di guadagno (AFE) comprende uno stadio differenziale (12) avente un primo ingresso (12A) accoppiato al nodo sensore (IN), e una circuiteria di retroazione tra un nodo di uscita (Vout) e un secondo ingresso (12B) dello stadio differenziale (12), in cui la circuiteria di retroazione comprende:

un primo condensatore di retroazione (C1) riferito a un nodo di riferimento e accoppiato a un nodo intermedio di retroazione (IN_F),

un secondo condensatore di retroazione (C2) tra il nodo intermedio di retroazione (IN_F) e il nodo di uscita (Vout) dello stadio differenziale (12),

una rete ad alta impedenza (10?) di retroazione tra il nodo intermedio di retroazione (IN_F) e il nodo di uscita (Vout) dello stadio differenziale (12), la rete ad alta impedenza (10?) di retroazione avendo un terzo valore di impedenza;

la connessione serie di un resistore di retroazione (14?) e di un ulteriore switch (SW2) tra il nodo intermedio di retroazione (IN_F) e il nodo di uscita (Vout) dello stadio differenziale (12), il resistore di retroazione (14?) avendo un quarto valore di impedenza inferiore al terzo valore di impedenza,

in cui il nodo intermedio di retroazione (IN_F) ? accoppiato al nodo di uscita (Vout) dello stadio differenziale (12) mediante la connessione parallela del secondo condensatore (C2) e

i) la rete ad alta impedenza (10?) di retroazione con il resistore di retroazione (14?) disconnesso in risposta al fatto che l?ulteriore switch (SW2) ? non conduttivo, o ii) la connessione parallela della rete ad alta impedenza (10?) di retroazione e del resistore di retroazione (14?) in risposta al fatto che l?ulteriore switch (SW2) ? conduttivo,

in cui l?ulteriore switch (SW2) ? accoppiato al rilevatore di urto (PD) e il procedimento comprende rendere l?ulteriore switch (SW2) conduttivo e non conduttivo in risposta al fatto che il segnale di urto (SHOCK) ? asserito e deasserito, rispettivamente.