JP4440121B2 - 電圧供給回路およびマイクユニット - Google Patents

電圧供給回路およびマイクユニット Download PDF

Info

Publication number
JP4440121B2
JP4440121B2 JP2005001381A JP2005001381A JP4440121B2 JP 4440121 B2 JP4440121 B2 JP 4440121B2 JP 2005001381 A JP2005001381 A JP 2005001381A JP 2005001381 A JP2005001381 A JP 2005001381A JP 4440121 B2 JP4440121 B2 JP 4440121B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
booster circuit
output
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005001381A
Other languages
English (en)
Other versions
JP2006191360A (ja
JP2006191360A5 (ja
Inventor
史幸 丹羽
雅之 井田
博茂 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005001381A priority Critical patent/JP4440121B2/ja
Priority to US11/325,346 priority patent/US7864970B2/en
Priority to KR1020060001626A priority patent/KR100760877B1/ko
Priority to CN2006100057486A priority patent/CN1801590B/zh
Publication of JP2006191360A publication Critical patent/JP2006191360A/ja
Publication of JP2006191360A5 publication Critical patent/JP2006191360A5/ja
Application granted granted Critical
Publication of JP4440121B2 publication Critical patent/JP4440121B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low frequency amplifiers, e.g. audio preamplifiers
    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01DCONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D11/00Suspension or cable-stayed bridges
    • E01D11/02Suspension bridges
    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01DCONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D19/00Structural or constructional details of bridges
    • E01D19/10Railings; Protectors against smoke or gases, e.g. of locomotives; Maintenance travellers; Fastening of pipes or cables to bridges
    • E01D19/103Parapets, railings ; Guard barriers or road-bridges
    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01DCONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D19/00Structural or constructional details of bridges
    • E01D19/16Suspension cables; Cable clamps for suspension cables ; Pre- or post-stressed cables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A

Description

本発明は、電圧供給回路に関し、特にコンデンサマイクなどのセンサを用いる場合に、センサに対して電圧を供給する電圧供給回路およびそれを用いたマイクユニットに関する。
携帯電話などの携帯端末における音声通信に際し、コンデンサマイクと呼ばれるマイクロホンを使う技術が普及している。コンデンサマイクとはコンデンサの一方の電極を振動板とし、音声などの振動を、静電容量の変化として取り出すことで電気信号に変えるマイクである。
従来のコンデンサマイクを用いたコンデンサマイクユニット100の回路を図6に示す。図6に示すように従来のコンデンサマイクユニットは、コンデンサマイク101、JFET(接合型電界効果トランジスタ)102、キャパシタ103、抵抗104、105、および直流電源106、108を有している。
コンデンサマイク101は、入力される音声などの音圧に対して出力信号を生成する振動センサである。コンデンサマイク101の一方の電極は、抵抗104を介して直流電源108に接続され、他方の電極は接地されている。コンデンサマイク101は、直流電源108より、特定のバイアス電圧が与えられている。またコンデンサマイク101の出力端はJFET102のゲートに接続されている。JFET102は、コンデンサマイクの出力信号を増幅して増幅信号を生成する増幅回路である。JFET102で生成された増幅信号は出力端子107を介して出力される。
図6に示したコンデンサマイクユニットでは、2つの直流電源106および108を用いているが、直流電源106から供給される電圧を昇圧して、コンデンサマイク101に印加するバイアス電圧を生成することも可能である。
従来のコンデンサマイクユニットで、コンデンサマイクユニットの感度を切り替えたい場合は、感度設定の異なる2つのコンデンサマイクユニットを用意し、コンデンサマイクユニット自体を切り替えることで、感度を切り替えている。しかし、この構成では、切り替えたい感度の段階に応じてコンデンサマイクユニットを用意しなければならない。そのため、1つのコンデンサマイクユニットで、複数の感度を選択することが可能なコンデンサマイクユニットが望まれていた。
PA音響システム:工学図書:平成8年度版
従来、マイクを異なる感度で使用する場合、複数のマイクユニットが必要であった。
本発明の1態様の電圧供給回路は、電源電圧を昇圧した電圧を出力する昇圧回路と、昇圧回路によって出力された電圧を電源として動作し、センサにバイアス電圧を供給する増幅器とを有し、昇圧回路は、センサの感度を指定する信号に基づいて出力する電圧値が設定される。
また、本発明の1態様のマイクユニットは、バイアス電圧が供給されるマイクと、電源電圧を昇圧した電圧を出力する昇圧回路と、昇圧回路によって出力された電圧を電源として動作し、マイクにバイアス電圧を供給する増幅器とを有し、昇圧回路は、前記マイクの感度を指定する信号に基づいて出力する電圧値が設定される。
これにより、一つのユニットでマイク感度の設定を複数行うことが可能になる。また、昇圧回路が生成するバイアス電圧値を感度を設定する信号に基づいて設定することで、消費電力を削減することが可能である。
本発明の電圧供給回路を用いることにより、1つのユニットで、複数の感度設定を持ったセンサユニットを実現できる。
以下に示す実施の形態に関しては、マイクユニットとして、コンデンサマイクユニットを例に述べる。
実施の形態1
図1は、本発明の実施の形態1のコンデンサマイクユニットを示すブロック図である。実施の形態1のコンデンサマイクユニットは、電圧供給回路1、コンデンサマイク2、増幅回路3、キャパシタ4、抵抗5、6、電源7を有している。
電圧供給回路1は、電源7から与えられた電圧を昇圧し、バイアス電圧をコンデンサマイク2へと供給する回路である。このバイアス電圧は抵抗5を介してコンデンサマイク2へと供給される。コンデンサマイク2は、一方の電極が振動板とされたマイク素子(振動センサ)である。増幅回路3は、ゲートにコンデンサマイク2の出力が与えられた接合型電界効果トランジスタ(JFET)である。このJFET3は、電源7と接地電位の間に接続されている。
このコンデンサマイクユニットは、音声などに応じて振動センサであるコンデンサマイクの振動板が振動する。振動板が振動すると静電容量が変化するため、コンデンサマイク2に蓄えられた電荷が変化する。この電荷の変動に基づいて、抵抗5とコンデンサマイク2の間のノードの電圧が変化する。この電圧の変化分がコンデンサマイク2の出力信号として、キャパシタ4を介してJFET3のゲート電極へと与えられる。JFET3では、コンデンサマイク2の出力信号を増幅し、JFET3のソースと抵抗6の間のノードから増幅した出力信号を出力する。
ここで、実施の形態1のコンデンサマイクユニットは、コンデンサマイク2に第1のバイアス電圧(例えば24V程度)が与えられて動作する高感度モードと、第2のバイアス電圧(例えば12V程度)が与えられて動作する低感度モードとを有するものとする。このモードを設定するモード指定信号は、コンデンサマイクユニット動作時に外部から電圧供給回路1に与えられている。電圧供給回路1は、モード指定信号に応じた第1あるいは第2のバイアス電圧をコンデンサマイクに印加している。そこで、この電圧供給回路1の詳細について、以下に説明する。
図2は、実施の形態1の電圧供給回路1の構成を示すブロック図である。実施の形態1の電圧供給回路1は、昇圧回路21、レギュレータ部22、出力電圧設定部23を有している。実施の形態1の電圧供給回路1は昇圧回路21が昇圧した電圧を直接コンデンサマイクに供給する回路ではなく、基準電圧をレギュレータ部22の増幅器で増幅し、コンデンサマイクへと供給する回路である。この際、増幅器が必要とする電源が高電圧であるため、昇圧回路21が設けられている。
昇圧回路21は、電源7から与えられた電圧(例えば5V)を必要な電圧(例えば24V程度)まで昇圧し出力する部分である。この昇圧回路21は、内部に電源昇圧部と電圧選択部を有している。昇圧回路21の詳細については後述する。
レギュレータ部22は、電圧供給回路1の出力するバイアス電圧を生成する回路である。レギュレータ部22は、基準電圧源222、非反転増幅器221を有している。基準電圧源222は、例えばバンドギャップ電圧源(BGR)などであり、電源7の電圧から安定した固定電圧を生成して供給する回路である。非反転増幅器221は、昇圧回路21が生成した電圧を電源電圧として動作する増幅器である。この非反転増幅器221の非反転入力端子には、BGR222から安定した基準電圧が与えられ、反転入力端子には、帰還抵抗を介した帰還入力が与えられている。この帰還抵抗の抵抗値は、後述する出力電圧設定部23により、設定されている。
非反転増幅器221は、非反転入力端子に与えられた電圧を増幅し、バイアス電圧として出力する。この時の増幅度は、帰還抵抗の抵抗値によって決定される。正確には帰還抵抗の抵抗値と、非反転増幅器221の反転入力端子と接地電位との間に接続された抵抗値の比によって決定される。従って、電圧供給回路1の出力するバイアス電圧は、出力電圧設定部23の帰還抵抗値によって設定される。
出力電圧設定部23は、レギュレータ部22が出力するバイアス電圧の設定を行う回路である。出力電圧設定部23は、増幅器221に対する帰還抵抗値を変化させることで、バイアス電圧の設定を行う。出力電圧設定部23には第1の帰還抵抗部231、第2の帰還抵抗部232およびモード設定部が設けられている。第1の帰還抵抗部231は、上述の高感度モードの時に用いられる帰還抵抗部であり、第2の帰還抵抗部232は、低感度モードの時に用いられる帰還抵抗部である。出力電圧設定部23は、モード指定信号に応じて、第1あるいは第2の帰還抵抗部を選択的に使用することにより、高感度モード、低感度モードを切り替えている。モード設定部233は、モード指定信号が入力され、第1の帰還抵抗部231あるいは第2の帰還抵抗部232を選択的に増幅器221に接続するためのスイッチ制御信号を出力している。
実施の形態1の電圧供給回路1は、電源7から与えられた電圧を元にBGR222が基準電圧を生成し、この基準電圧を非反転増幅器221が増幅した電圧をバイアス電圧として出力している。この時に、出力電圧設定部23には、モード指定信号が与えられ、第1の帰還抵抗部231あるいは第2の帰還抵抗部232を選択している。また、増幅した電圧を出力するために非反転増幅器221が必要とする電源は、昇圧回路21によって生成されている。このような構成の電圧供給回路1を用いることにより、高感度モード、低感度モードのバイアス電圧が生成され、コンデンサマイクユニットが動作している。
ここで、電圧供給回路1内の昇圧回路21のより詳細な説明をする。図3は、実施の形態1で用いる昇圧回路21内の電源昇圧部であるチャージポンプ回路を示している。この実施の形態1では、電圧選択部として、チャージポンプ回路の中段に、モード指定信号に基づいて動作するスイッチが設けられている。チャージポンプ回路はこのスイッチの切り替えにより、コンデンサマイクユニットの動作モードに応じて増幅器221が必要とする電源電圧を生成する。
図3に示すチャージポンプ回路は、電源電圧(VDD)からダイオードの順方向電圧(例えば0.7V)を引いた電圧値を整数倍した電圧値を出力する回路である。このチャージポンプ回路は電圧選択部30、電源31、方形波発振器OSC32、インバータ33、34、平滑コンデンサ35、整流ダイオード36、複数の1倍昇圧回路37を有している。
この実施の形態1では、1倍昇圧回路とは、1つのダイオードと1つのコンデンサの組み合わせを称するものとする。1倍昇圧回路のコンデンサの一方の電極は、電源31からコンデンサに向かって順方向に配置されたダイオードと接続されている。コンデンサの他方の電極はインバータ33あるいは34の出力に接続されている。1倍昇圧回路は、ダイオードのアノード端子側を入力端子とし、ダイオードとコンデンサの間のノードを出力端子とする。また、1倍昇圧回路は、コンデンサのインバータ33あるいは34の出力と接続される電極側を制御端子とする。
図3に示すチャージポンプの構成について説明する。OSC32の出力はインバータ33に接続されている。インバータ33の出力はインバータ34に接続されている。
電源31は、1段目の1倍昇圧回路のダイオードを介してコンデンサの一方の電極に接続されている。コンデンサの他方の電極はインバータ33の出力に接続される。
1段目の1倍昇圧回路の出力端子は2段目の1倍昇圧回路の入力端子に接続されている。また、2段目の1倍昇圧回路の制御端子はインバータ34の出力に接続されている。
以降、奇数段の1倍昇圧回路の入力端子は偶数段の1倍昇圧回路の出力端子に接続される。また、奇数段の1倍昇圧回路の制御端子はインバータ33の出力端子に接続される。偶数段の1倍昇圧回路の入力端子は奇数段の1倍昇圧回路の出力端子に接続される。また、偶数段の1倍昇圧回路の制御端子はインバータ34の出力端子に接続される。
チャージポンプは、このように1倍昇圧回路を順次接続していき、最終的に出力を得る段(最終段)で整流ダイオード36を介して平滑コンデンサが接地電位に接続される回路である。最終段の前段までの1倍昇圧回路の段数で昇圧幅が決定される。この最終段の1倍昇圧回路の出力端子が最終出力端子になる。
さらに、実施の形態1の電圧供給回路1では、電圧選択部30として、複数のスイッチSW1〜SW4および配線Aが設けられている。第1スイッチSW1は、N段目の1倍昇圧回路の出力端子とN+1段目の1倍昇圧回路の入力端子との間に設けられている。第2スイッチSW2および第3スイッチSW3は、それぞれインバータ33、34の出力線に設けられている。第2スイッチSW2はN−1段目の1倍昇圧回路の制御端子と、N+1段目の1倍昇圧回路の制御端子の間に設けられている。第3スイッチSW3はN段目の1倍昇圧回路の制御端子と、N+2段目の1倍昇圧回路の制御端子の間に設けられている。第4スイッチSW4は、チャージポンプ回路の最終段の整流ダイオード37のアノード端子と、その前段の出力端子との間に設けられている。配線Aは、第1スイッチSW1と第4スイッチSW4を接続するように設けられている。第1スイッチSW1は、モード指定信号に基づいて次段の1倍昇圧回路の入力端子あるいは配線Aに接続される。第4スイッチSW4は、モード指定信号に基づいて前段の1倍昇圧回路の出力端子あるいは配線Aに接続される。第2スイッチSW2および第3スイッチSW3は、モード指定信号に基づいてオン・オフするスイッチである。
高感度モードにおける昇圧回路21の動作について説明する。高感度モードの時は、第1スイッチSW1は、N段目の1倍昇圧回路の出力端子をN+1段目の1倍昇圧回路の入力端子に接続する。第2スイッチSW2、第3スイッチSW3はオン状態とされ、インバータから出力される制御信号はN+1段目以降の1倍昇圧回路にも与えられる。第4スイッチSW4は、最終段の整流ダイオード36のアノード端子を前段の1倍昇圧回路の出力端子に接続する。つまり高感度モードにおいてはチャージポンプの全ての1倍昇圧回路を用いて昇圧が行われる。
このチャージポンプの昇圧動作の詳細について説明する。まずOSC32からHighレベル(電源電位)が出力されると、インバータ33の出力はLowレベル(接地電位)になる。この時、1段目の1倍昇圧回路のコンデンサの両端には電源電圧からダイオードの順方向電圧を引いた電圧値(4.3V)が印加されている。また、コンデンサにはこの電圧に基づいた電荷が蓄えられる。次に、OSC32の出力がLowレベルになると、インバータ33の出力はHighレベルになり、インバータ34の出力はLowレベルになる。この時、1段目の1倍昇圧回路のコンデンサには4.3V分の電荷が蓄えられているために、1番目の1倍昇圧回路の出力端子は電源電圧にこの4.3Vを足した値(9.3V)になる。インバータ34の出力はLowレベルであるため、2段目の1倍昇圧回路のコンデンサの両端には前述の9.3Vからダイオードの順方向電圧を引いた電圧(8.6V)が加えられる。これにより、2段目の1倍昇圧回路のコンデンサに8.6V分の電荷が蓄えられる。この時、1段目の1倍昇圧回路の出力端子と電源の間にはダイオードが逆方向に接続されているため、コンデンサに蓄えられた電荷は電源方向には流出しない。
3段目以降の1倍昇圧回路では、1段目と2段目の1倍昇圧回路の動作が繰り返される。よって、例えば最終段より前に1倍昇圧回路を5段接続し、電源電圧を5Vとした場合、チャージポンプの出力電圧は(5V−0.7V)×6=25.8Vとなる。
高感度モードでは、この昇圧回路21の出力する電圧を電源とする非反転増幅器が、コンデンサマイクに印加するバイアス電圧を生成している。
次に、低感度モードにおける昇圧回路21の動作について説明する。低感度モードの時は、昇圧回路には、低感度モードを示す信号が与えられている。昇圧回路では、第1スイッチSW1は、N段目の1倍昇圧回路の出力端子を配線Aに接続する。第2スイッチSW2、第3スイッチSW3はオフ状態とされ、インバータから出力される制御信号はN+1段目以降の1倍昇圧回路には与えられない。第4スイッチSW4は、最終段の1倍昇圧回路の入力端子を配線Aに接続する。つまり低感度モードにおいては、N段目の出力端子が最終段の入力端子へとショートされる。従って、N段の1倍昇圧回路を用いて昇圧が行われる。仮にN=2とした場合、チャージポンプの出力電圧は、(5V−0.7V)×3=12.9Vとなる。低感度モードの時、非反転増幅器221は、この電圧を電源電圧として動作している。
実施の形態1のような構成とすることで、複数の感度のモードに応じたバイアス電圧をコンデンサマイク2に印加することが可能となる。従って、コンデンサマイクユニットを複数用意することによる回路の大型化などを防ぐことが可能となる。
実施の形態1のような構成でバイアス電圧を生成する場合、増幅器221が必要とする電源は、高感度モードでは24V程度、低感度モードでは12V程度である。そのため、昇圧回路21が生成する電圧をモード指定信号によって変化させることで、増幅器の電源を適切な値とすることが出来、増幅器による消費電力の増加を抑えることが可能である。
また電圧供給回路1が出力するバイアス電圧は、基準電圧を非反転増幅器により増幅した電圧であるため、リップルなどの低い安定したバイアス電圧を供給できる。
実施の形態2
実施の形態2では、昇圧回路21としてFET方式のチャージポンプ回路が用いられている。その他の構成は実施の形態1と同じであるためその説明を省略する。実施の形態1と同様に、このチャージポンプ回路には電圧選択部として、モード指定信号に基づいて動作するスイッチが設けられている。実施の形態2では電源昇圧部であるチャージポンプの構成が異なっているのみであるため、FET方式のチャージポンプ回路を中心に昇圧回路21を説明する。
図4は、実施の形態2の昇圧回路21を示す回路図である。このチャージポンプ回路は電源電圧(VDD)を整数倍に昇圧した電圧を出力する回路である。このチャージポンプは電圧選択部40、電源41、方形波発振器OSC42、インバータ43、44、平滑コンデンサ45、複数の1倍昇圧回路46を有している。
実施の形態2の1倍昇圧回路の構成について説明する。1倍昇圧回路は入力端子、出力端子、第1の制御端子T1、第2の制御端子T2、NMOSトランジスタN1、3つのPMOSトランジスタP1、P2、P3およびコンデンサCを有している。電源電位と接地電位の間に直列にNMOSトランジスタN1とPMOSトランジスタP1が接続されており、電源電位側に第1のPMOSトランジスタP1のソースが接続され、接地電位側にNMOSトランジスタN1のソースが接続されている。第1のPMOSトランジスタP1のゲートは第2の制御端子T2に接続され、NMOSトランジスタN1のゲートは第2の制御端子T2に接続されている。また、第1のPMOSトランジスタP1のドレインとNMOSトランジスタN1のドレインは接続されており、NMOSトランジスタN1とPMOSトランジスタP1の間のノードにはコンデンサCの一端が接続されている。コンデンサCの他の一端には第2のPMOSトランジスタP2のドレインと第3のPMOSトランジスタP3のソースが接続されている。第2のPMOSトランジスタP2のソースは入力端子に接続され、ゲートは第1の制御端子T1に接続されている。また、第3のPMOSトランジスタP3のドレインは出力端子に接続され、ゲートは第2の制御端子T2に接続されている。
次に、全体の構成について図4を参照しながら説明する。このチャージポンプはOSC42がインバータ43に接続されている。インバータ43の出力は、インバータ44に入力されている。1段目の1倍昇圧回路の入力端子には電源電位が接続される。1段目の1倍昇圧回路の第1の制御端子T1はインバータ43の出力に接続されており、第2制御端子T2はインバータ44の出力に接続されている。出力端子は2段目の1倍昇圧回路の入力端子に接続されている。2段目の1倍昇圧回路の第1の制御端子T1はインバータ44の出力に接続されており、第2の制御端子T2はインバータ43の出力に接続されている。3段目以降の接続は1段目の1倍昇圧回路と2段目の1倍昇圧回路の接続を繰り返すことで行われる。つまり、奇数段の1倍昇圧回路の第1の制御端子はインバータ43の出力に接続され、第2の制御端子はインバータ44の出力に接続される。また、偶数段の1倍昇圧回路の第1の制御端子はインバータ44の出力に接続され、第2の制御端子はインバータ33の出力に接続される。また、最終段となる1倍昇圧回路の出力と接地電位の間には平滑コンデンサ46が接続される。
さらに、実施の形態2の電圧供給回路1では、電圧選択部40として、複数のスイッチSW1〜SW3および配線Aが設けられている。第1スイッチSW1は、N段目の1倍昇圧回路の出力端子とN+1段目の1倍昇圧回路の入力端子との間に設けられている。第2スイッチSW2は、電源電位と1倍昇圧回路の第1のPMOSのソースの間に設けられている。第3スイッチSW3は、チャージポンプ回路の最終段の入力端子と、その前段の出力端子との間に設けられている。配線Aは、第1スイッチSW1と第3スイッチSW3を接続するように設けられている。第1スイッチSW1は、モード指定信号に基づいて次段の1倍昇圧回路の入力端子あるいは配線Aに接続される。第3スイッチSW3は、モード指定信号に基づいて前段の1倍昇圧回路の出力端子あるいは配線Aに接続される。第2スイッチSW2は、モード指定信号に基づいてオン・オフするスイッチである。
実施の形態2において、高感度モードではスイッチSW1、SW3がそれぞれ次段の入力端子、あるいは前段の出力端子を選択し、低感度モードで配線Aを選択する動作は実施の形態1と同様である。スイッチSW2は、高感度モードでオン、低感度モードでオフとされる。チャージポンプの1倍昇圧回路の使用段数を変更し、出力電圧を選択することは同じであるため、以下チャージポンプ回路の動作のみについて説明する。まず、OSC42の出力がHighレベル(電源電位:5V)の時、インバータ43の出力はLowレベル(接地電位:0V)となり、インバータ44の出力はHighレベルとなる。この時の1段目の1倍昇圧回路の動作を説明する。第1のPMOSトランジスタP1はオフ状態になり、NMOSトランジスタN1はオン状態となる。よって、第1のPMOSトランジスタP1とNMOSトランジスタN1の間の電位はLowレベルになる。また、第2のPMOSトランジスタP2はオン状態であり、第3のPMOSトランジスタP3はオフ状態である。よって、第2のPMOSトランジスタP2と第3のPMOSトランジスタP3の間の電位は電源電位レベルである。この時、コンデンサの両端には電源電圧と同じ電圧(5V)がかかっており、コンデンサには電源電圧に基づいた電荷が蓄えられている。
次に、OSC42の出力がLowレベルの時、インバータ43の出力はHighレベルとなり、インバータ44の出力はLowレベルとなる。まず、1段目の1倍昇圧回路の第1のPMOSトランジスタP1はオン状態であり、NMOSトランジスタN1はオフ状態である。このため、第1のPMOSトランジスタP1とNMOSトランジスタN1の間のノードの電圧は電源電位(5V)である。また、第2のPMOSトランジスタP2はオフ状態であり、第3のPMOSトランジスタP3はオン状態である。この時、前記動作によりコンデンサには5Vに相当する電荷が蓄えられている。つまり、コンデンサの両端には5Vの電圧が発生している。そのため、第2のPMOSトランジスタP2と第3のPMOSトランジスタP3の間のノードの電圧は、この5Vと第1のPMOSトランジスタP1とNMOSトランジスタN1の間の電圧を足した値になる。つまり、接地電位と1段目の1倍昇圧回路の出力端子の間には10Vの電位差が発生していることになる。
この時の2段目の1倍昇圧回路の動作について説明する。第1のPMOSトランジスタP1はオフ状態であり、NMOSトランジスタN1はオン状態である。このため第1のPMOSトランジスタP1とNMOSトランジスタN1の間のノードの電圧は接地電位になる。第2のPMOSトランジスタP2はオン状態であり、第3のPMOSP3はオフ状態である。このことと前述の1段目の1倍昇圧回路の動作より、2段目の1倍昇圧回路のコンデンサの両端には10Vの電圧が加わる。つまり、N+2番目の1倍昇圧回路のコンデンサには10Vの電圧に基づく電荷が蓄えられる。
3段目以降の1倍昇圧回路では、1段目と2段目の1倍昇圧回路の動作が繰り返される。
実施の形態2では、例えば高感度モードでは4段の1倍昇圧回路を用いて高感度モード時に増幅器が必要とする電源電圧を生成する。低感度モードでは、例えば2段目と3段目の1倍昇圧回路の間に上述のスイッチSW1、SW2を設けて、2段の1倍昇圧回路を用いて低感度モード時に増幅器が必要とする電源電圧を生成する。
このように構成することで、実施の形態1同様、コンデンサマイクユニット自体を切り替えることなく、コンデンサマイクユニットの感度設定を変更することが可能となる。また、高感度、低感度に対応した2種類の電圧を選択することで、増幅器の電源を適切な値とすることが出来、増幅器による消費電力の増加を抑えることが可能である。更に、FETを用いた本実施の形態によれば、実施の形態1に比べて、1段ごとのダイオードによる0.7Vの電圧降下がなく、昇圧回路21の出力電圧は、ほぼ電源電圧×段数となる。このため、電源電圧が低い場合などにはより有効である。
実施の形態3
実施の形態3では、昇圧回路21としてDC/DCコンバータが用いられている。その他の構成に関しては実施の形態1と同様であるため、以下、昇圧回路21についてのみ説明する。この実施の形態では電圧選択部として、モード指定信号に基づいて入力抵抗を変更するスイッチが設けられている。
図5は、実施の形態3の昇圧回路21を示す回路図である。DC/DCコンバータは与えられた電圧を昇圧して出力する回路である。DC/DCコンバータはパルス生成部501、出力電圧検出部502、電源51、コイル52、スイッチングトランジスタ53、整流ダイオード54、平滑コンデンサ55を有している。
DC/DCコンバータの接続について説明する。まず、パルス生成部501の接続について説明する。パルス生成部501はクロック発生器511、バッファ512、コンデンサ、コンパレータ513を有している。クロック発生器511はバッファ512に接続されている。バッファ512の出力と接地電位の間にコンデンサが接続されており、その間のノードはコンパレータの+端子に接続されている。コンパレータの−端子には後述する出力電圧検出部502の出力が接続されている。コンパレータの出力はパルス生成部501の出力となっている。
次に、出力電圧検出部502の接続について説明する。まず、内部で生成される安定した内部基準電圧VREF1がオペアンプの−端子に接続される。オペアンプの+端子には入力抵抗Rin1、Rin2、帰還抵抗Rs、Rfが接続されている。DC/DCコンバータの出力と入力抵抗Rin1、Rin2の間には電圧選択部50となるスイッチSW1が設けられている。このスイッチは、入力抵抗Rin1、Rin2のどちらか一方を選択してオペアンプの+端子に接続している。帰還抵抗Rsはオペアンプの+端子と接地電位の間に接続され、帰還抵抗Rfはオペアンプの出力と−端子の間に接続されている。オペアンプの出力は出力電圧検出部の出力として、パルス生成部501のコンパレータ513の−端子に接続される。
DC/DCコンバータの全体の接続について説明する。パルス生成部501の出力はスイッチングトランジスタ53のゲートに接続されている。スイッチングトランジスタ53のソースは接地電位に接続され、ドレインはコイルの一端と接続されている。コイルの他の一端は電源電位に接続されている。コイルとスイッチングトランジスタ53のドレインの間のノードには整流ダイオードのアノードが接続されている。整流ダイオードのカソードと接地電位の間にコンデンサが接続されており、整流ダイオードとコンデンサの間のノードがDC/DCコンバータの出力端子となっている。このDC/DCコンバータの出力は出力電圧検出部の入力抵抗Rinの一端に接続されている。また、出力電圧検出部502の出力はパルス生成部501のコンパレータ513の−端子に接続されている。
DC/DCコンバータの動作について説明する。DC/DCコンバータはパルス生成部501で生成されたパルスにより、スイッチングトランジスタ53のオン状態(導通状態)とオフ状態(非導通状態)をスイッチする。このスイッチ動作により、スイッチのオン時間でコイルにエネルギーを蓄え、オフ区間でコイルに蓄えたエネルギーを整流ダイオードを介してコンデンサに蓄える。スイッチのオン区間をTon、オフ区間をToffとするとコンデンサの出力端の電圧VoutはVDD×((Ton+Toff)/Toff)で決まる値となる。また、TonとToffの比率をデューティー比といい、TonがToffより大きな場合をデューティー比が高く、TonがToffより小さい場合をデューティー比が低いとする。
また、前述の動作により発生した電圧は電圧検出部502に入力される。電圧検出部502では電圧Voutを入力抵抗Rin1あるいはRin2と帰還抵抗Rsで抵抗分割した値と内部基準電圧VREF1を比較し、その差分が出力電圧検出部502に出力される。
パルス生成部501ではクロック発生器511から出力される方形波をバッファ512とコンデンサを介して三角波としている。この三角波と前述した出力電圧検出部502の出力を比較する。所定の時間t1で三角波の電圧値が出力電圧検出部502の出力値より高ければ、パルス生成部501の出力はHighレベル(電源電位)になる。また、他の所定の時間t2で三角波の電圧値が出力電圧検出部502の出力値より低ければ、パルス生成部501の出力はLowレベル(接地電位)となる。
つまり、パルス生成部501と出力電圧検出部502の動作により、DC/DCコンバータの出力電圧が設定値よりも高ければパルスのデューティー比を低くし、その逆のときはデューティー比を高くしている。これにより、DC/DCコンバータの出力電圧は一定に保たれる。また、DC/DCコンバータの出力電圧値は出力電圧検出部502の入力抵抗Rin1またはRin2と帰還抵抗Rsの比によって調整することができる。例えばRin1を高感度モード時に増幅器が必要とする電圧を出力する抵抗値とし、Rin2を低感度モード時に増幅器が必要とする電圧を出力する抵抗値とすることで、コンデンサマイクの感度に応じた電圧を供給することが可能である。
このように構成することで、実施の形態1同様、コンデンサマイクユニット自体を切り替えることなく、コンデンサマイクユニットの感度設定を変更することが可能となる。また、高感度、低感度に対応した2種類の電圧を選択することで、増幅器の電源を適切な値とすることが出来、増幅器による消費電力の増加を抑えることが可能である。更に、DC/DCコンバータを用いた本実施の形態によれば、実施の形態1に比べて、1段ごとのダイオードによる0.7Vの電圧降下がない。このため、実施の形態2同様に電源電圧が低い場合などにはより有効である。
以上、詳細に説明したように本発明による電圧供給回路によれば、コンデンサマイクなどのセンサに、感度に基づいた適切な電圧を印加することが可能である。また、本発明は実施の形態に示された構成に限られるものではなく、種々の変形が可能である。
更に、本発明の電圧供給回路について、センサとして、特に振動センサ(コンデンサマイク)を用いた場合を実施の形態で詳細に述べたが、本発明の電圧供給回路の利用は、コンデンサマイクに限定されない。例えば、コンデンサマイクと同様の原理で動作する静電容量の変位を検出する他の音圧センサ、例えば半導体素子等を利用したものにも有用であることは言うまでもない。従って、本発明でいうマイクユニットには、静電容量の変位を検出する他の音圧センサ、例えば半導体素子等をマイクに用いたものの含まれることはいうまでもないことである。また、振動センサで変位検出型、特に静電容量の変化を検出するタイプのものにも本発明の電圧供給回路は極めて有効である。さらに、直流バイアス電圧により出力を変えることができる他のセンサ、例えば温度センサや光センサなどにも本発明の電圧供給回路は適用可能である。
本発明のコンデンサマイクユニットを示す図である。 実施の形態1に関するコンデンサマイクユニットの電圧供給回路を示す図である。 実施の形態1に関するチャージポンプ回路を示す図である。 実施の形態2に関するチャージポンプ回路を示す図である。 実施の形態3に関するDC/DCコンバータ回路を示す図である。 従来のコンデンサマイクユニットを示す図である。
符号の説明
1 電圧供給回路
2 コンデンサマイク
3 増幅回路
4 キャパシタ
5、6 抵抗
7 電源
21 昇圧回路
22 レギュレータ部
221 非反転増幅器
222 基準電圧源
23 出力電圧設定部
231、232 帰還抵抗部
233 モード設定部
30 電圧選択部
31 電源
33、34 インバータ
35 平滑コンデンサ
36 整流ダイオード
37 1倍昇圧回路
40 電圧選択部
41 電源
43、44 インバータ
44 インバータ
46 平滑コンデンサ
47 1倍昇圧回路
50 電圧選択部
51 電源
52 コイル
53 スイッチングトランジスタ

Claims (18)

  1. 電源電圧を昇圧した電圧を出力する昇圧回路と、
    前記昇圧回路によって出力された電圧を電源として動作し、供給されるバイアス電圧の値に応じて感度が切り替わるセンサに対して、基準電圧を非反転増幅した電圧を当該バイアス電圧として供給する増幅器とを有し、
    前記昇圧回路は、前記センサの感度を指定する制御信号に基づいて出力する電圧値が設定されることを特徴とする電圧供給回路。
  2. 前記昇圧回路は、
    電源電圧を昇圧する電源昇圧部と、
    前記センサの感度を指定する制御信号に基づいて出力する電圧値を選択する電圧選択部とを有することを特徴とする請求項1に記載の電圧供給回路。
  3. 前記非反転増幅動作における前記増幅器の増幅率を抵抗比により決定する帰還抵抗部をさらに有し、当該抵抗比は前記センサのバイアス電圧の設定値に応じて決定されること特徴とする請求項1又は2に記載の電圧供給回路。
  4. 前記帰還抵抗部の抵抗値が前記センサの感度を指定する制御信号に応じて決定されることを特徴とする請求項3に記載の電圧供給回路。
  5. 前記帰還抵抗部は、少なくとも第1の帰還抵抗部および第2の帰還抵抗部を有し、前記センサの感度を指定する制御信号に基づいて、前記第1の帰還抵抗部あるいは第2の帰還抵抗部が前記増幅器に対する帰還抵抗として選択されることを特徴とする請求項3あるいは4に記載の電圧供給回路。
  6. バイアス電圧が供給されるマイクと、
    電源電圧を昇圧した電圧を出力する昇圧回路と、
    前記昇圧回路によって出力された電圧を電源として動作し、供給されるバイアス電圧の値に応じて感度が切り替わる前記マイクに対して、基準電圧を非反転増幅した電圧を当該バイアス電圧として供給する増幅器とを有し、
    前記昇圧回路は、前記マイクの感度を指定する制御信号に基づいて出力する電圧値が設定されることを特徴とするマイクユニット。
  7. 前記昇圧回路は、
    電源電圧を昇圧する電源昇圧部と、
    前記マイクの感度を指定する信号に基づいて出力する電圧値を選択する電圧選択部とを有することを特徴とする請求項6に記載のマイクユニット。
  8. センサの感度を指定する制御信号に基づいて前記センサに供給するバイアス電圧を設定し、出力する設定回路を備え、
    前記設定回路は、
    前記センサに前記バイアス電圧を供給する増幅器と、
    電源電圧を昇圧した電圧を、前記増幅器を動作させる電源として出力する昇圧回路と、を備えた電圧供給回路。
  9. 前記設定回路は、基準電圧を生成し前記増幅器の非反転入力端子に供給する基準電圧生成回路を備え、
    前記増幅回路は、当該基準電圧を非反転増幅した電圧を前記バイアス電圧として出力することを特徴とする請求項に記載の電圧供給回路。
  10. 前記設定回路は、前記増幅器の増幅率を抵抗比により制御する帰還抵抗部を備えることを特徴とする請求項に記載の電圧供給回路。
  11. 前記設定回路は、前記増幅器の反転入力端子と前記増幅器の出力端との間に接続された帰還抵抗部を備えることを特徴とする請求項10に記載の電圧供給回路。
  12. 前記帰還抵抗部は、少なくとも第1の帰還抵抗部および第2の帰還抵抗部を備え、前記センサの感度を指定する制御信号に基づいて、前記第1の帰還抵抗部あるいは第2の帰還抵抗部が前記増幅器に対する帰還抵抗として選択されることを特徴とする請求項10に記載の電圧供給回路。
  13. 前記センサは、前記バイアス電圧を一端に受け他端が第1の電源ラインに接続されたコンデンサマイクであることを特徴とする請求項8に記載の電圧供給回路。
  14. 請求項13に記載の電圧供給回路と、
    前記第1の電源ラインと第2の電源ラインとの間に接続されたトランジスタと、
    前記トランジスタの制御端子と前記コンデンサマイクの前記一端との間に接続されたキャパシタと、を備えたセンサユニット。
  15. 前記昇圧回路は、1つのダイオードと1つのキャパシタからなる1倍昇圧回路を複数接続したチャージポンプ回路により構成されることを特徴とする請求項に記載の電圧供給回路。
  16. 前記昇圧回路は、複数の昇圧部から構成され、前記センサの感度を指定する制御信号に基づいて前記複数の昇圧部から対応する昇圧部を選択し前記出力電圧のもとになる昇圧電圧を生成することを特徴とする請求項に記載の電圧供給回路。
  17. 前記チャージポンプ回路は、奇数段の1倍昇圧回路の入力端子は偶数段の1倍昇圧回路
    の出力端子に接続され、前記奇数段の1倍昇圧回路の制御端子は第1のインバータの出力
    端子に接続され、前記偶数段の1倍昇圧回路の入力端子は前記奇数段の1倍昇圧回路の出
    力端子に接続され、前記偶数段の1倍昇圧回路の制御端子は第2のインバータの出力端子
    に接続され、
    N段目の1倍昇圧回路の出力端子とN+1段目の1倍昇圧回路の入力端子との間に第1
    スイッチ、N−1段目の1倍昇圧回路の制御端子とN+1段目の1倍昇圧回路の制御端子
    の間に第2スイッチ、N段目の1倍昇圧回路の制御端子と、N+2段目の1倍昇圧回路の
    制御端子の間に第3スイッチ、チャージポンプ回路の最終段の整流ダイオードのアノード
    端子とその前段の出力端子との間に第4スイッチが設けられ、
    前記第1スイッチと前記第4スイッチを接続するように配線が設けられ、
    前記第1スイッチは、前記センサの感度を指定する信号に基づいて次段の1倍昇圧回路
    の入力端子あるいは前記配線に接続され、
    前記第4スイッチは、前記センサの感度を指定する信号に基づいて前段の1倍昇圧回路
    の出力端子あるいは前記配線に接続され、
    前記第2スイッチおよび前記第3スイッチは、前記センサの感度を指定する信号に基づ
    いてオン・オフすることにより昇圧動作を行うことを特徴とする請求項15に記載の電圧供給回路。
  18. 前記基準電圧生成回路は、バンドギャップ回路であることを特徴とする請求項に記載の電圧供給回路。
JP2005001381A 2005-01-06 2005-01-06 電圧供給回路およびマイクユニット Expired - Fee Related JP4440121B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005001381A JP4440121B2 (ja) 2005-01-06 2005-01-06 電圧供給回路およびマイクユニット
US11/325,346 US7864970B2 (en) 2005-01-06 2006-01-05 Voltage supply circuit and microphone unit
KR1020060001626A KR100760877B1 (ko) 2005-01-06 2006-01-06 전압 공급 회로 및 마이크로폰 유닛
CN2006100057486A CN1801590B (zh) 2005-01-06 2006-01-06 电压供应电路和扩音器单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001381A JP4440121B2 (ja) 2005-01-06 2005-01-06 電圧供給回路およびマイクユニット

Publications (3)

Publication Number Publication Date
JP2006191360A JP2006191360A (ja) 2006-07-20
JP2006191360A5 JP2006191360A5 (ja) 2006-12-14
JP4440121B2 true JP4440121B2 (ja) 2010-03-24

Family

ID=36640476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001381A Expired - Fee Related JP4440121B2 (ja) 2005-01-06 2005-01-06 電圧供給回路およびマイクユニット

Country Status (4)

Country Link
US (1) US7864970B2 (ja)
JP (1) JP4440121B2 (ja)
KR (1) KR100760877B1 (ja)
CN (1) CN1801590B (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356151B2 (en) * 2004-03-30 2008-04-08 Akg Acoustic Gmbh Microphone system
US7728663B2 (en) * 2006-06-22 2010-06-01 Sige Semiconductor Inc. Integrated implementation of a voltage boost follower and method therefor
US8027489B1 (en) * 2006-07-07 2011-09-27 Analog Devices, Inc. Multi-voltage biasing system with over-voltage protection
US8077878B2 (en) * 2006-07-26 2011-12-13 Qualcomm Incorporated Low-power on-chip headset switch detection
JP2008083850A (ja) * 2006-09-26 2008-04-10 Nec Electronics Corp レギュレータ回路
KR101369398B1 (ko) * 2007-01-15 2014-03-04 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US8456450B2 (en) * 2007-06-28 2013-06-04 Apple Inc. Systems and methods for impedance stabilization
US8335328B2 (en) * 2007-10-24 2012-12-18 Winbond Electronics Corporation Programmable integrated microphone interface circuit
US8401208B2 (en) * 2007-11-14 2013-03-19 Infineon Technologies Ag Anti-shock methods for processing capacitive sensor signals
JP2009225100A (ja) 2008-03-17 2009-10-01 Nec Electronics Corp 半導体集積回路及びコンデンサ・マイクロフォン
GB2466785B (en) * 2008-12-30 2011-06-08 Wolfson Microelectronics Plc Apparatus and method for testing a capacitive transducer and/or associated electronic circuitry
JP2010198570A (ja) * 2009-02-27 2010-09-09 Panasonic Corp 電圧供給回路
US8233643B1 (en) * 2010-03-23 2012-07-31 Fiberplex Technologies, LLC System and method for amplifying low level signals provided on electrical supply power
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
EP2561611B1 (en) 2010-04-19 2015-01-14 RF Micro Devices, Inc. Pseudo-envelope following power management system
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US8494185B2 (en) * 2010-07-18 2013-07-23 Bose Corporation Electro-acoustic transducer tuning and data storage
US9215529B2 (en) * 2010-07-18 2015-12-15 Bose Corporation Multi-mode audio device interfacing
US8494184B2 (en) * 2010-07-18 2013-07-23 Bose Corporation Digital data transfer via audio signal conductors
US9954436B2 (en) 2010-09-29 2018-04-24 Qorvo Us, Inc. Single μC-buckboost converter with multiple regulated supply outputs
DE102011002937A1 (de) * 2011-01-20 2012-07-26 Ford Global Technologies, Llc Partikelsensor, Abgassystem und Verfahren zum Bestimmen von Partikeln im Abgas
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9668076B2 (en) * 2011-06-21 2017-05-30 Apple Inc. Microphone headset failure detecting and reporting
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
CN103988406B (zh) 2011-10-26 2017-03-01 Qorvo美国公司 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
JP5979855B2 (ja) * 2011-12-06 2016-08-31 株式会社オーディオテクニカ コンデンサマイクロホン
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8674751B2 (en) * 2012-04-16 2014-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Reference generation in an integrated circuit device
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
US9929696B2 (en) 2013-01-24 2018-03-27 Qorvo Us, Inc. Communications based adjustments of an offset capacitive voltage
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
CN104167769B (zh) * 2013-05-16 2016-08-03 海洋王(东莞)照明科技有限公司 一种扩展电池输出电压电路及电子设备
CN104168529B (zh) * 2013-05-17 2018-08-28 上海耐普微电子有限公司 多模式的微机械麦克风
US9374005B2 (en) * 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
CN108449057A (zh) 2013-09-12 2018-08-24 意法半导体研发(深圳)有限公司 音频设备中去除pop噪声的方法与电路
JP2015115881A (ja) * 2013-12-13 2015-06-22 株式会社東芝 差動増幅回路およびマイクアンプシステム
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9948240B2 (en) 2015-07-01 2018-04-17 Qorvo Us, Inc. Dual-output asynchronous power converter circuitry
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
WO2017021929A1 (en) * 2015-08-05 2017-02-09 Wizedsp Ltd. Ultra-low-power and low noise microphone for acoustic communication
JP6656660B2 (ja) * 2016-02-12 2020-03-04 国立大学法人東北大学 電圧調整回路
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10530303B2 (en) * 2016-05-25 2020-01-07 Cirrus Logic, Inc. Multi-phase power converter system using multiple amplifier integrated circuits
TWI727034B (zh) * 2016-06-24 2021-05-11 日商東京計器股份有限公司 增幅裝置
US10298123B2 (en) * 2017-06-06 2019-05-21 Infineon Technologies Austria Ag Power supply control and use of generated ramp signal to control activation
US10674296B2 (en) * 2017-07-28 2020-06-02 Cirrus Logic, Inc. Microphone bias apparatus and method
CN107371100B (zh) * 2017-09-14 2020-02-28 珠海全志科技股份有限公司 一种麦克风偏置驱动电路
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
JP2019208128A (ja) * 2018-05-29 2019-12-05 ヤマハ株式会社 信号伝送回路及び信号伝送方法
US20230188038A1 (en) * 2021-12-09 2023-06-15 Renesas Electronics America Inc. Regulator booster

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103291A (ja) 1981-12-15 1983-06-20 Matsushita Electric Ind Co Ltd コンデンサ型マイクロホン
US4617555A (en) * 1985-04-17 1986-10-14 Data Distribution Devices, Inc. Receiver for audible alarm
JPS6324789A (ja) 1986-07-16 1988-02-02 Sanyo Electric Co Ltd リモ−トコントロ−ル装置
US5239579A (en) * 1991-01-04 1993-08-24 Schuh Peter O Adaptive amplifier circuit
US6195437B1 (en) * 1997-09-30 2001-02-27 Compaq Computer Corporation Method and apparatus for independent gain control of a microphone and speaker for a speakerphone mode and a non-speakerphone audio mode of a computer system
JP4227679B2 (ja) 1998-05-07 2009-02-18 株式会社オーディオテクニカ インピーダンス変換器
US7003127B1 (en) * 1999-01-07 2006-02-21 Sarnoff Corporation Hearing aid with large diaphragm microphone element including a printed circuit board
JP2000217188A (ja) 1999-01-20 2000-08-04 Nec Niigata Ltd コンデンサマイクロフォン接続回路
JP2001102875A (ja) * 1999-10-01 2001-04-13 Hosiden Corp 半導体増幅回路及び半導体エレクトレットコンデンサマイクロホン
KR100486868B1 (ko) * 2002-07-30 2005-05-03 주식회사 비에스이 증폭기를 내장한 콘덴서 마이크로폰
KR100502171B1 (ko) * 2002-07-30 2005-07-22 주식회사 비에스이 저전압 인가형 콘덴서 마이크로폰
US7787642B2 (en) * 2003-07-17 2010-08-31 Massachusetts Institute Of Technology Low-power high-PSRR current-mode microphone pre-amplifier system and method
US7391873B2 (en) * 2003-12-01 2008-06-24 Audioasics A/S Microphone with voltage pump
EP1553696B1 (en) * 2004-01-12 2008-10-08 Sonion A/S Amplifier circuit for capacitive transducers
EP1599067B1 (en) * 2004-05-21 2013-05-01 Epcos Pte Ltd Detection and control of diaphragm collapse in condenser microphones

Also Published As

Publication number Publication date
KR100760877B1 (ko) 2007-09-21
CN1801590B (zh) 2010-10-13
KR20060080892A (ko) 2006-07-11
CN1801590A (zh) 2006-07-12
JP2006191360A (ja) 2006-07-20
US20060147062A1 (en) 2006-07-06
US7864970B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
JP4440121B2 (ja) 電圧供給回路およびマイクユニット
KR100768014B1 (ko) 전압 공급 회로 및 이를 구비한 마이크로폰 유닛
JP2006191360A5 (ja)
JP5287030B2 (ja) Dc−dcコンバータおよび制御方法
JP4791094B2 (ja) 電源回路
KR100695713B1 (ko) 승강압형 dc-dc 컨버터, 승강압형 dc-dc 컨버터의제어 회로, 승강압형 dc-dc 컨버터의 제어 방법
JP4390716B2 (ja) 電圧供給回路、マイクユニットおよびマイクユニットの感度調整方法
JP4693047B2 (ja) 電源回路
US7292016B2 (en) Buck/boost DC-DC converter control circuit with input voltage detection
JP2007043861A (ja) 電源装置及びこれを用いた電気機器
JP2007043862A (ja) ソフトスタート回路、電源装置、電気機器
KR20090038929A (ko) 다출력 전원 장치
JPWO2006085632A1 (ja) 電源回路、及び携帯機器
JP2007202281A (ja) 電源回路
JP2009088426A (ja) 駆動回路
KR20150074651A (ko) 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템
JP2008035297A (ja) 電源回路装置及びこの電源回路装置を備えた電子機器
JP2014207820A (ja) スイッチングレギュレータおよびその制御回路、それを用いた電子機器
JP4848692B2 (ja) 昇圧電源回路及び昇圧方法
JP2020028172A (ja) 電源供給回路
JP5104336B2 (ja) 可変容量回路、誤差増幅回路、およびスイッチング電源
JP4072148B2 (ja) 演算増幅器
JP2005020922A (ja) チャージポンプ回路
JP5055982B2 (ja) ソフトスタート回路及びこれを用いた集積回路装置
JP3913364B2 (ja) 増幅回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees