CN101443914B - 相变存储设备 - Google Patents

相变存储设备 Download PDF

Info

Publication number
CN101443914B
CN101443914B CN2007800171516A CN200780017151A CN101443914B CN 101443914 B CN101443914 B CN 101443914B CN 2007800171516 A CN2007800171516 A CN 2007800171516A CN 200780017151 A CN200780017151 A CN 200780017151A CN 101443914 B CN101443914 B CN 101443914B
Authority
CN
China
Prior art keywords
phase
memory cell
memory device
change memory
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800171516A
Other languages
English (en)
Other versions
CN101443914A (zh
Inventor
F·佩利泽尔
R·贝兹
F·贝代斯基
R·加斯塔尔迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN101443914A publication Critical patent/CN101443914A/zh
Application granted granted Critical
Publication of CN101443914B publication Critical patent/CN101443914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种相变存储设备，该设备具有由相变存储元件(3)和选择开关(4)形成的存储单元(2)。由专属相变存储元件(3)和专属选择开关(4)形成的参考单元(2a)与将要被读取的存储单元的组(7)相关联。将所述存储单元的组的电学量和所述参考单元的类似电学量进行比较，从而补偿存储单元的特性中的任何漂移。

Description

相变存储设备
技术领域
本发明涉及一种相变存储设备，尤其是涉及一种具有双向阈值开关选择器的相变存储设备。
背景技术
众所周知，相变存储设备使用在具有明显电性态的两个相之间具有开关特性的一种材料，其与材料的两个不同晶体结构相关，准确地是与非晶态(无序相)和晶态(有序相)相关。因此这两个相与完全不同的两个电阻值相关联。
目前，元素周期表中第VI族元素例如Te或Se的合金，也就是硫属化物(chalcogenide)或硫属化物材料，优选地被用在相变存储单元中。目前最常见的硫属化物由Ge、Sb和Te的合金(Ge2Sb2Te5)形成，其被广泛地应用于在重写磁盘中存储信息，并且计划用于大容量存储。
在硫属化物中，当材料从非晶态相(电阻大)变到晶态相(电导率大)时，电阻变化两个或更多数量级，反之亦然。
可以通过局部增加温度以得到相变。在150℃以下，两个相都是稳定的。从非晶态开始，升高温度至200℃以上时，微晶的晶核快速形成，如果在足够长的时间将材料保持在晶化温度，其将经历相变并变为晶态。为了将硫属化物恢复到非晶态，需要将温度升高至熔点温度(接近600℃)以上然后快速冷却。
现在已经提出了利用硫属化物材料的性质的存储设备(称作相变存储设备)。
在相变存储器中包括了作为存储元件的硫属化物元件，存储单元以行和列的形式排列成阵列，如图1所示。图1中的存储器阵列1包括多个存储单元2，每个存储单元2包括相变型的存储元件3和选择元件4。存储单元2插入在行6(也称为字线)和列5(也称为位线)之间的交叉点。
在每个存储单元2中，存储元件3具有连接到其专属字线6的第一端和连接到其专属选择元件4的第一端的第二端。选择元件4具有连接到位线5的第二端。在另外一种方案中，每个单元2的存储元件3和选择元件4可以互换位置。
很多文献(例如参见US-A-5,825,046)公开了适用于相变存储设备中的硫属化物的组成以及相变存储单元的可用结构。
相变存储单元包括硫属化物材料(形成合适存储元件)和电阻电极，也称为加热器(例如参见EP-A-1 326 254，相应于US-A-2003/0185047)。
从电学角度来看，电阻电极和硫属化物材料连接或很接近，通过给电阻电极通电流，可以达到晶化温度和熔化温度，从而可以通过焦耳效应加热硫属化物材料。
尤其是，当硫属化物材料为非晶态、高阻态(也称作重置态)时，需要使用适当长度和幅度的电压/电流脉冲使硫属化物材料缓慢地冷却。在该情况下，硫属化物材料的晶态发生改变并且从高阻态转换为低阻态(也称作置位态)。
反之亦然，当硫属化物材料为置位态时，需要使用适当长度和高幅度的电压/电流脉冲使硫属化物材料转换为非晶态。
通过开关设备来实现选择元件，开关设备可以例如是PN二极管、双极结晶体管或MOS晶体管。
例如，US-A-5,912,839记载了通用的存储元件，其使用硫属化物并包括作为开关元件的二极管。二极管可包括例如多晶硅或其它材料的薄膜。
GB-A-1 296 712和US-A-3,573,757公开了由包括了称为“双向阈值开关”(下面称为OTS)的开关元件的由单元阵列形成的二元存储器，和相变存储元件PCM串联，也称作“双向存储开关”。OTS和PCM形成在绝缘基底上，互相邻近，且通过导电片互相连接。图2a示出了具有存储元件3和双向开关4的存储单元2的电学等效体。
PCM由硫属化物半导体材料形成，其具有与不同的电阻相关联的两个不同的亚稳相(晶态和非晶态)，而OTS由具有一个单独相(一般为非晶态，但有时为晶态)的硫属化物半导体材料构成，该硫属化物半导体材料具有与不同电阻相关的两个直接操作区域。如果OTS和PCM具有完全不同的高电阻，也就是OTS具有比PCM高的电阻，在读存储单元时，当后者处于其高阻状态(对应于数字“0”态)时，加在单元上的电压降不足以触发PCM，但是当PCM已经处于其低阻状态时(对应于数字“1”态)，则足以驱动处于低阻状态的OTS。
OTS(例如参见US-A-3,271,591和US2006073652，描述了其用于连接相变型存储元件)具有如图2b所示的特性；图2c是示出了重置存储元件PCM的特性(用实线)和置位PCM的特性(用虚线)。
如图2b所示，对于电压低于阈值Vth，OTS，OTS具有高电阻；当施加的电压超过阈值Vth，OTS时，开关开始导电，基本为常数、低电压且具有低阻抗。在该情况下，如果PCM置位，如图2c所示，存储单元为打开；如果PCM重置，存储单元为关闭。
当通过OTS的电流降低至低于维持电流IH，OTS恢复为其高阻抗情形。这种行为是对称的，对于负电压和电流也发生(未示出)。
如图2c所示，PCM在非晶态(重置态)时具有和OTS相似的区域；当在晶态时，PCM在性态较低部分具有更高电导率，并且在较高部分具有重置单元的相同性态。
在OTS中，阈值电压Vth会漂移。阈值电压漂移对于OTS选择的存储器阵列是有害的，因为它可以阻碍硫属化物材料的存储元件正确读取。
实际上，通过比较观察图2b和图2c可以很快地认识到，如果不能足够精确地知道选择器的阈值电压Vth，并且硫属化物存储元件为晶态(这样存储了逻辑值“1”)时其被读作逻辑值“0”，因为在读取电压下，选择器还没有转换到导电状态。类似地，如果硫属化物存储元件是非晶态(这样存储了逻辑值“0”)但是在读取电压下该元件已经在图2c中曲线的较高部分时，可能发生读取错误。
换句话说，理想的读取电压被限制在OTS的阈值电压(Vth，OTS)和两个阈值电压之和(Vth，OTS+Vth，PCM)之间，并且为了最大化读取窗口，Vth，OTS的精确信息是至关重要的。
一般地，如果选择器开关的阈值未知，则确定存储位的值是不可能的。
为了解决该问题，正在试验不显示出漂移的特殊硫属化物材料。在可替代的或另外的解决方案中，正在研究可以减小该问题的电极材料。但是，现在适合用于相变存储设备的所有材料都会受到阈值漂移的影响。
此外，已经注意到PCM中也有重置电阻随时间的(Rreset)的漂移，其引起图2c中曲线斜率的变化。重置电阻中的漂移对基于相变存储器的多级存储器造成了一些问题，因为晶化的中间等于对应于不同的电阻等级，被用于存储不同位。这样，电阻漂移会引起读取错误。
发明内容
本发明的目的是提供硫属化物材料中漂移问题的解决方案。
根据本发明，提供了一种相变存储设备、读取和编程方法，分别如权利要求1、16和21所述。
实际上，为了解决漂移问题，被读取的每组存储单元(例如，排列在同一行的所有存储单元)与一个或多个参考单元(对于单独单元也称为SLC，单级单元(Single-Level Cell)，对于多个参考单元也称为MLC，多级单元(Multi-Level Cell))相关联，参考单元和相关存储单元具有相同的结构。参考单元可形成为与各自的存储单元相邻。
因此，在阈值电压Vth和电阻中，参考单元和存储单元具有相同的漂移。
在编程期间，属于同一组的所有存储单元和它们的参考单元一起被编程(同步或紧接之前或之后)。如果整个的编程操作在1-10微秒的时间范围内进行，就可能保证所有存储单元及其参考单元的电学性质(阈值电压或电阻)的一致性。
在读取期间，将存储单元与其参考单元相比较，从而确保影响存储单元电学量(阈值电压和电阻)的任何漂移也被参考单元所共有，因此确保与参考单元相关的所有存储单元的可靠读取。
尤其是，通过使用具有其阈值开关的参考单元(下文中称为阈值参考单元)，可以解决与OTS选择元件的阈值电压漂移相关的问题，并且阈值参考单元可在置位态被编程，因此当施加于其上的电压达到阈值电压Vth，OTS时它们转换为打开。
进一步，通过将被读取的单元和阈值参考单元沿着同一行排列，可将阈值参考单元的开关使用于所有被读取的存储单元，从而实现其同时读取。
为了解决电阻漂移的问题，不需要使用具有双向阈值开关的参考单元，但是该开关可以是任何类型的，例如双极或MOS晶体管。在这种情况下，在读取期间和存储单元相比较的参考单元生成参考值。
附图说明
为了理解本发明，现在参考附图描述优选实施例，其完全是非限制性的实例，其中：
图1示出了存储器阵列的结构；
图2a示出了具有双向开关的存储单元的电学等效图；
图2b和2c图示出双向开关和相变存储元件的电流与电压特性；
图3和图4是沿着包含双向开关的相变存储单元的沿着横截面的截面图；
图5示出了本发明的相变存储设备的一种实施例的结构；
图6示出了根据第一实施例的相变存储传感设备的电路图；
图7示出了多级编程的读取电流分布图；
图8示出了根据第二实施例的相变存储传感设备的电路图；
图9是根据本发明一个实施例的系统描述图。
具体是实施方式
图3和4示出了包含双向开关的相变存储单元的示例结构。
具体地，半导体衬底(未示出)由绝缘层12覆盖。行线13，例如铜，在绝缘层12的顶部延伸，通过第一介电层14互相绝缘。保护区域22和第一氧化物层19将加热器结构23密封，加热器结构23可以例如是TiSiN，其具有杯子形状，其内部被鞘层(sheath layer)24覆盖且由第二氧化层25填充，鞘层24可以例如是氮化硅。
存储单元包括PCM/OTS(双向存储开关/双向阈值开关)叠层或点31，每一个在加热器结构23的侧壁23a上延伸并接触，包括存储区域27(例如Ge2Sb2Te5)、第一阻挡区域28(例如TiAlN)、开关区域29(例如As2Se3)和第二阻挡区域30(例如TiAlN)。图3示出了两个点31，其沿着阵列1(参见图1)的列5延伸并基本对齐，而图4示出了一个半点31，其沿着阵列的行6延伸并基本对齐。点31被密封层32(例如氮化硅)和金属间层33(例如二氧化硅)密封并绝缘。
通孔开口35延伸通过金属间层33、密封层32、第一氧化物层19和保护区域22下至行线13，同时沟槽36a、36b延伸通过金属间层33下至点31或通孔开口35的顶部。通孔40、列线41a和行线41b连接形成在通孔开口35和沟槽36a、36b中。列线41a对应于图1中的位线5，而行线13对应于图1中的字线6。这样每个点31形成在行线13和列线41a之间的交叉点。
图5示出了根据本发明的存储器阵列10的实施例。存储器阵列10包括多个字线6和多个数据位线5。存储单元2被排列在字线6和位线5的交叉点上。八个存储单元2的组7沿着相同的字线6形成字，并且与专属的阈值参考单元2a相关联。每个阈值参考单元2a紧挨着相关的存储单元2的组7被形成，并且连接到相关组的同一个字线6上；阈值参考单元2a与其称作参考位线5a的专属位线耦合。
在读取过程中，属于即将读取的字的所有存储单元2的数据位线5接收偏置电压，该偏置电压是总体增长的电压，例如斜线电压。同时参考位线5a也接收该偏置电压。当检测到阈值参考单元2a的转换时，在短且预定的延迟之后，在字线6上斜线上升的电压可被停止，并且正在被读取的所有存储单元2的电流可以被检测到。
因此，当读出了寻址的存储单元2的内容，即使阈值电压已经漂移，也可确定此处所有的OTS4已经转换，这是因为它们的参考单元2a经历这样的阈值电压漂移。
在编程过程中，可通过施加长并且可靠的电压脉冲来置位阈值参考单元2a的存储元件，由此触发此处的双向开关，然后通过施加适当幅度和长度的电压/电流脉冲，可对与刚置位的阈值参考单元2a相关的存储单元2进行编程(置位或重置)。优选地，在对阈值参考单元2a编程之前或之后，尽可能快地对存储单元2编程。
图6示出了可用于上述存储结构的读取电路50的实施方式。
在图6中，示出了字线6连接到行解码器55的终端驱动56。位线5和5a连接到NMOS型的共栅晶体管58，其调节位线5、5a上的电压并且特别施加斜线电压到位线5、5a。
共栅晶体管58，通过列解码器59和各自的开关60连接到各自的数据负载65和参考负载65a，其中列解码器59仅示出了部分，数据负载65和参考负载65a由PMOS晶体管形成。特别地，数据负载65具有可连接到数据位线5的漏极端，而参考负载65a具有可连接到参考位线5a的漏极端。负载65、65a具有连接到电源电压VA的源极端，并且以镜像结构连接在一起；这样，它们具有连接在一起的栅极端，并且参考负载65a具有缩短的栅极和漏极端。优选地，参考负载65a的纵横比(负载晶体管宽度和长度之间的比值)是数据负载65的纵横比的n倍。因此，在参考分路上读取的电流与数据分路上读取的电流除以n后成为镜像。实际比值可以最优化以用于具体应用。这样，负载65、65a形成了电流/电压变换器64。
开关检测器66耦合在参考负载65a和连接到参考位线5a的列解码器晶体管之间。但是，开关检测器66也可以设置在列解码器59和参考位线5a之间或任何其他适合的位置。开关检测器66任何适当的电路，可以检测到通过参考位线5a的电流何时超过预置的参考值，由此检测阈值参考单元2a的OTS4的打开。例如，开关检测器66使用比较器实现，该比较器具有耦合到参考位线5a的第一输入端、耦合到参考值的第二输入端以及基于两个输入比较而提供信号的输出端。开关检测器66生成用于电压发生器67的控制信号从而停止电压斜线上升，其中电压发生器67连接到NMOS共栅晶体管58的栅极。
比较器68将数据负载65的漏极端的电压(电流/电压转换器64的输出)和参考值VREF进行比较。比较器68的输出表示数据位D0-D7。
开关60在读取过程中闭合，在编程过程中打开，从而将存储单元2、2a和负载65、65a之间断开连接。在这个状态下，存储单元2、2a以本身已知的方式连接到电流控制或电压控制型的专用泵。
由上述可以清楚得知，在字符串或字中的所有存储单元(数据和阈值参考单元)一般具有同步的循环周期，因为它们经常一起被编程，从而补偿由于循环造成的它们的阈值电压Vth的任何可能的漂移。
图7示出了对于四态PCM单元(通过以公知技术进一步再分割电流范围可以添加附加的状态)的相对于电流的概率密度曲线图。这里，“00”对应于和重置位相关的非晶态。级“11”对应于和置位位相关的晶态，中间级“01”和“10”对应于部分晶态。
重置态典型地由单独的四分之一脉冲(例如50ns)得到，其将硫属化物材料驱至接近600℃的熔融点然后快速冷却。
置位态典型地采用单独的四分之一脉冲(例如，50ns)得到，其驱使将硫属化物材料至结晶温度(例如400℃)并保持在该温度，直到重建长程有序。可替代地，通过将硫属化物材料驱至熔点，然后足够缓慢地冷却使得晶体重组，从而得到置位态。
中间态“01”、“10”可能需要附加的编程脉冲和产生渗滤路径，例如2005年6月3日提交的欧洲专利申请05104877.5中所述。
ref01、ref10和ref11是由参考单元在中间级生成的参考电流，用于在读取过程中检测存储单元2的状态，这样替代不能追踪存储单元的漂移的绝对参考值，其中参考单元和存储单元在相同的编程操作中被编程。
由于电阻的漂移和存储区域27(参见图3)的非晶态部分成比例，所以设置中间级(“01”和“10”)接近“11”(即完全晶态)是有利的。
在读取过程中，参考单元的电阻漂移使得可以追踪与中间级相关的窗口。
这样我们就不需要OTS选择器，因为该技术可以使用与PCM相关的任何类型的选择器。
这样的解决方案不需要位于与参考位相关的参考线上的开关检测器，并且每次使用参考位中的一个，可以相对于参考位对存储在存储单元中的位只进行校验。
图8示出了可用于追踪电阻漂移的读取电路50′的实施例。在图8中，和图6中读取电路50共有的元件使用同样的附图标记，下述描述仅针对读取电路50和50′之间的不同之处。
详细地，图8中的读取电路50′包括多个参考位线5a、5b和5c(这里的三个参考级的同样的附图标记用于区别存储单元2可能的状态)。这里，选择元件4是普通类型的。每个参考位线5a、5b和5c连接到专属参考单元2a、2b和2c，并连接到专属共栅晶体管58，连接到专属开关60a、60b和60c，以及连接到专属参考负载65a、65b和65c。参考负载65a、65b和65c具有相同的纵横比W/L，其和数据负载65的纵横比相等。没有提供开关检测器66。
在编程过程中，参考单元2a、2b和2c每个均被编入其专属阈值电压，分别对应于图7中的参考值ref01、ref10和ref11。
在读取过程中，开关60a依次闭合，由此给数据位线5馈送电流，该电流等于一次流入一个参考单元5a、5b、5c中的电流；这样对于三个不同的偏置电流(对应于上述三个参考值)，比较器68每次将参考值VREF和电流/电压转换器64的输出电压进行比较。如多级存储中的公知技术，比较器68的输出被硬件或软件平台使用，该硬件或软件平台被配置成提取完整且正确的数据。
基本上，对于字7组中的每个存储单元2，存储单元2通过电流/电压转换器64连接到第一参考单元2a；读出存储单元2的第一电学量(电流)；然后存储单元2通过电流/电压转换器64连接到第二参考单元2b；读出第二电学量(电流)。对于提供的所有的中间级，重复该过程。在图8的实施例中，连接了第三参考单元2c，并且将转换器的输出电压和参考值进行比较。于是基于读出的电学量，可以检测到存储单元2的状态以及存储的位。
明显地，对于存储在存储单元2中不同数量的级，例如在只有三个级或多于四个级的情况下，可以使用相近或相似的读取电路。明显地，在这种情况下，参考单元2a-2c的数量取决于将要存储的级的数量，参考单元足够的数量等于期望的级的数量减去1。
对参考单元的其它选择次序也是可以的，该选择次序是基于从多级存储器领域的技术人员公知的技术中选择的读取算法。
图9示出了根据本发明实施例的系统500的一部分。系统500可用于无线设备中，例如个人数字助理(PDA)、具有无线功能的膝上型或便携式计算机、网页书写板、无线电话、寻呼机、快速通信设备、数字音乐播放器、数字相机或其它适合传输和/或接收无线信息的设备。系统500可用于下述任何系统：无线局域网络(WLAN)系统、无线个域网络(WPAN)系统或蜂窝网络，但本发明的范围不限于这些方面。
系统500可包括控制器510、输入/输出(I/O)设备520(例如键盘，显示器)、存储器530、无线接口540、数字相机550和静态随机存取存储器(SRAM)560，并且通过总线550互相耦合。在一个实施例中电池580给系统500供电。应该注意到本发明的范围不限于具有任何或所有这些组件的实施例。
控制器510可以包括，例如，一个或多个微处理器、数字信号处理器、微控制器等等。存储器530可用于存储传输到系统500或由系统500传输的消息。存储器530也可选择地用于存储在系统500运行期间由控制器510执行的指令，并且可用于存储用户数据。可将指令存储为数字信息，此处公开的用户数据可在存储器中一个区段中存储为数字数据，而在另一个区段中作为模拟存储。作为另外一个示例，给定的区段之前可以这样被标记并且存储数字信息，之后可以重新标记并重新配置成存储模拟信息。存储器530可包括一个或多个不同类型的存储器。例如，存储器530可包括易失性存储器(任何类型的随机存取存储器)、例如闪存的非易失性存储器以及如图1中所示的结合了图5-8中所述结构的存储器1。
I/O设备520可用于产生消息。系统500可使用无线接口540通过射频(RF)信号向无线通信网络传输信息，并从无线通信网络接收信息。无线接口540的示例可包括天线或无线电收发机，例如偶极天线。同样，I/O设备520可递送电压，该电压反映所存储数字输出(如果存储了数字信息)或模拟信息(如果存储了模拟信息)的信息。
尽管上文描述了在无线应用中的示例，但本发明的实施例也可用于非无线应用中。
最后，对于这里所记载并揭示的相变存储设备以及读取和编程方法的很多变形和改进，均落入所附权利要求所限定的本发明的保护范围内。

Claims (18)

1.一种相变存储设备，该设备包括：
由多组(7)存储单元(2)形成的存储器阵列(1)，该存储单元被排列成行和列，并且被连接在字线(6)和数据位线(5)的交叉点上，每个存储单元(2)包括相变存储元件(3)和选择开关(4)，其特征在于，该相变存储设备包括多个参考单元(2a-2c)，每个参考单元(2a-2c)包括专属相变存储元件(3a-3c)和专属选择开关(4a-4c)，并且和至少一组(7)存储单元相关联；以及
连接到所述存储器阵列(1)的读取平台(50)，该读取平台(50)包括选择性地耦合到所述参考单元(2a-2c)的阈值检测装置(66)，该阈值检测装置(66)用于检测达到阈值的所述参考单元的电学量。
2.根据权利要求1所述的相变存储设备，其中每组(7)存储单元(2)和相关的参考单元(2a-2c)沿着同一个字线(6)延伸，并且该参考单元(2a)连接到参考位线(5a-5c)。
3.根据权利要求2所述的相变存储设备，其中每个组(7)的所述存储单元(2)和参考单元(2a-2c)被排列成互相邻近。
4.根据权利要求1所述的相变存储设备，其中每组存储单元(2)形成各自的数据字。
5.根据权利要求1-4中的任一项权利要求所述的相变存储设备，其中所述存储单元(2)的选择开关(4)和参考单元(2a)的选择开关(4a)是双向阈值开关。
6.根据权利要求5所述的相变存储设备，其中所述存储单元(2)的相变存储元件(3)在至少置位态和重置态中是选择性可编程的，并且所述参考单元(2a-2c)的相变存储元件(3a-3c)在所述置位态被编程。
7.根据权利要求2所述的相变存储设备，其中所述读取平台(50)包括偏置电压产生器(58，67)，该偏置电压产生器(58，67)用于向所述数据位线(5)和参考位线(5a)施加偏置电压；阈值检测装置(66)，该阈值检测装置(66)选择性地耦合到所述参考位线(5a)，并检测所述参考单元(2a)的转换，当检测到所述参考单元(2a)的转换时，该阈值检测装置为所述偏置电压产生器(58，67)生成不启动命令。
8.根据权利要求7所述的相变存储设备，其中所述偏置电压产生器包括电压源(67)和可控制地连接到该电压源的多个共栅晶体管(58)，每个共栅晶体管还被连接到各自的数据位线(5)和参考位线(5a)中的一者。
9.根据权利要求7或8所述的相变存储设备，其中所述偏置电压产生器(58，67)生成斜线电压。
10.根据权利要求2所述的相变存储设备，其中所述存储单元(2)的相变存储元件(3)在多个态中是选择性可编程的，其中该多个态包括至少置位态、重置态和中间态，并且其中至少两个参考单元(2a-2c)与每组(7)存储单元相关联，每个参考单元(2a-2c)被连接到各自的多个参考位线(5a-5c)中的一者。
11.一种系统，该系统包括：
处理器(510)；
输入/输出设备(520)，该输入/输出设备(520)耦合到所述处理器；以及
存储器(530)，该存储器(530)耦合到所述处理器，所述存储器包括根据权利要求1-10中的任一项权利要求所述的相变存储设备。
12.一种读取相变存储设备的方法，其中该相变存储设备包括由多组(7)存储单元(2)形成的存储器阵列(1)，该存储单元被排列成行和列，并且被连接在字线(6)和数据位线(5)的交叉点上，每个存储单元(2)包括相变存储元件(3)和选择开关(4)，该存储设备进一步包括多个参考单元(2a-2c)，每个参考单元(2a-2c)包括专属相变存储元件(3a-3c)和专属选择开关(4a-4c)，并和至少一组(7)存储单元相关联且被连接到参考位线，该相变存储设备还包括连接到所述存储器阵列(1)的读取平台(50)，并且该读取平台(50)包括选择性地耦合到所述参考单元(2a-2c)的阈值检测装置(66)，该阈值检测装置(66)用于检测达到阈值的所述参考单元的电学量，其特征在于该方法包括步骤：
将所述存储单元(2)的电性态和所述参考单元(2a-2c)的电性态进行比较。
13.根据权利要求12所述的方法，其中所述存储单元的选择开关和参考单元的选择开关是双向阈值开关，该方法包括步骤：
向所述数据位线和参考位线施加偏置电压；
检测参考单元(2a)的转换；
停止施加偏置电压；
读取所述存储单元(2)的状态。
14.根据权利要求13所述的方法，其中所述偏置电压是斜线电压。
15.根据权利要求13或14所述的方法，该方法包括在检测所述参考单元的转换与停止施加偏置电压之间引入延迟。
16.一种对相变存储设备进行编程的方法，其中该相变存储设备包括由多组(7)存储单元(2)形成的存储器阵列(1)，该存储单元(2)被排列成行和列，并且被连接在字线(6)和数据位线(5)的交叉点上，每个存储单元(2)包括相变存储元件(3)和为双向阈值开关的选择开关(4)，该存储设备进一步包括多个阈值参考单元(2a-2c)，每个阈值参考单元(2a-2c)包括专属相变存储元件(3a-3c)和是双向阈值开关的专属选择开关(4a-4c)，并和一组(7)存储单元相关联，且被连接到参考位线，所述方法包括在至少置位态和重置态对一组存储单元进行编程，所述存储设备还包括连接到所述存储器阵列(1)的读取平台(50)，并且该读取平台(50)包括选择性地耦合到所述阈值参考单元(2a-2c)的阈值检测装置(66)，该阈值检测装置(66)用于检测达到阈值的所述参考单元的电学量，其特征在于包括步骤：
对阈值参考单元(2a)进行编程，其中该阈值参考单元与被编程为置位态的一组存储单元(2)相关联；以及
对所述存储单元(2)进行编程。
17.根据权利要求16所述的对相变存储设备进行编程的方法，其中在对所述一组存储单元(2)进行编程之后对所述阈值参考单元(2a)进行编程。
18.根据权利要求16所述的对相变存储设备进行编程的方法，其中在对所述一组存储单元(2)进行编程之前对所述阈值参考单元(2a)进行编程。
CN2007800171516A 2006-07-27 2007-07-26 相变存储设备 Active CN101443914B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06425531.8 2006-07-27
EP06425531A EP1883113B1 (en) 2006-07-27 2006-07-27 Phase change memory device
PCT/EP2007/057706 WO2008012342A1 (en) 2006-07-27 2007-07-26 Phase change memory device

Publications (2)

Publication Number Publication Date
CN101443914A CN101443914A (zh) 2009-05-27
CN101443914B true CN101443914B (zh) 2011-08-17

Family

ID=37667678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800171516A Active CN101443914B (zh) 2006-07-27 2007-07-26 相变存储设备

Country Status (7)

Country Link
US (4) US8553453B2 (zh)
EP (1) EP1883113B1 (zh)
JP (1) JP5172836B2 (zh)
KR (1) KR101390456B1 (zh)
CN (1) CN101443914B (zh)
DE (2) DE602006012825D1 (zh)
WO (1) WO2008012342A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779805B2 (en) 2006-07-27 2017-10-03 Micron Technology, Inc. Phase change memory device

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936593B2 (en) * 2008-04-08 2011-05-03 Ovonyx, Inc. Reducing drift in chalcogenide devices
US8228719B2 (en) * 2008-06-06 2012-07-24 Ovonyx, Inc. Thin film input/output
US7936590B2 (en) * 2008-12-08 2011-05-03 Qualcomm Incorporated Digitally-controllable delay for sense amplifier
WO2010076834A1 (en) * 2008-12-31 2010-07-08 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
US8374022B2 (en) * 2009-12-21 2013-02-12 Intel Corporation Programming phase change memories using ovonic threshold switches
US8847186B2 (en) * 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
US8194441B2 (en) * 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
US8649212B2 (en) * 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
US8467237B2 (en) * 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US8909849B2 (en) * 2010-11-15 2014-12-09 Intel Corporation Pipeline architecture for scalable performance on memory
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
WO2013039496A1 (en) 2011-09-14 2013-03-21 Intel Corporation Electrodes for resistance change memory devices
KR20130033018A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 디스터번스를 줄일 수 있는 반도체 집적 회로 시스템 및 그 구동방법
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US8680499B2 (en) 2012-01-23 2014-03-25 Micron Technology, Inc. Memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US20140146601A1 (en) * 2012-08-28 2014-05-29 Being Advanced Memory Corporation Processors and systems with multiple reference columns in multibit phase-change memory
US9281061B2 (en) * 2012-09-19 2016-03-08 Micron Technology, Inc. Methods and apparatuses having a voltage generator with an adjustable voltage drop for representing a voltage drop of a memory cell and/or a current mirror circuit and replica circuit
US8861736B2 (en) * 2012-11-19 2014-10-14 International Business Machines Corporation Reliable physical unclonable function for device authentication
US8988926B2 (en) 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
JP6151650B2 (ja) * 2014-01-17 2017-06-21 ソニーセミコンダクタソリューションズ株式会社 記憶装置
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
WO2016018404A1 (en) * 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Determining a resistance state of a cell in a crossbar memory array
FR3029342B1 (fr) * 2014-12-01 2018-01-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de lecture pour memoire resistive
US9543004B1 (en) 2015-06-17 2017-01-10 Intel Corporation Provision of holding current in non-volatile random access memory
JP6538497B2 (ja) * 2015-09-11 2019-07-03 株式会社東芝 半導体集積回路
US9478286B1 (en) * 2015-12-26 2016-10-25 Intel Corporation Transient current-protected threshold switching devices systems and methods
US10192616B2 (en) * 2016-06-28 2019-01-29 Western Digital Technologies, Inc. Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
KR102673120B1 (ko) * 2016-12-05 2024-06-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102619682B1 (ko) * 2016-12-13 2023-12-28 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10395733B2 (en) 2017-12-21 2019-08-27 Macronix International Co., Ltd. Forming structure and method for integrated circuit memory
US11082241B2 (en) * 2018-03-30 2021-08-03 Intel Corporation Physically unclonable function with feed-forward addressing and variable latency output
US10424372B1 (en) * 2018-04-19 2019-09-24 Micron Technology, Inc. Apparatuses and methods for sensing memory cells
KR20210021462A (ko) * 2018-06-22 2021-02-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 기억 제어 장치, 기억 장치 및 기억 제어 방법
US11769046B2 (en) * 2019-03-14 2023-09-26 International Business Machines Corporation Symmetric phase-change memory devices
US10903422B2 (en) 2019-04-11 2021-01-26 International Business Machines Corporation Vertically oriented memory structure
FR3096827A1 (fr) * 2019-05-28 2020-12-04 Stmicroelectronics (Crolles 2) Sas Mémoire à changement de phase
KR102632690B1 (ko) * 2019-06-13 2024-02-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
US11004508B2 (en) 2019-08-30 2021-05-11 Sandisk Technologies Llc One selector one resistor RAM threshold voltage drift and offset voltage compensation methods
KR20210058568A (ko) * 2019-11-14 2021-05-24 삼성전자주식회사 비트라인 전압을 제어하는 저항성 메모리 장치
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
US11087854B1 (en) * 2020-03-05 2021-08-10 Intel Corporation High current fast read scheme for crosspoint memory
US11665983B2 (en) 2020-12-11 2023-05-30 International Business Machines Corporation Phase change memory cell with ovonic threshold switch
CN112699628B (zh) * 2020-12-29 2022-04-12 华中科技大学 一种三维相变存储器的ots+pcm单元模拟系统
US11527287B1 (en) * 2021-05-27 2022-12-13 Micron Technology, Inc. Drift aware read operations
US11990182B2 (en) * 2021-06-24 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Operation methods for ovonic threshold selector, memory device and memory array

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3573757A (en) 1968-11-04 1971-04-06 Energy Conversion Devices Inc Memory matrix having serially connected threshold and memory switch devices at each cross-over point
CA1322258C (en) 1988-01-19 1993-09-14 Thomas S. Buzak Apparatus for and methods of addressing data storage elements
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6490203B1 (en) 2001-05-24 2002-12-03 Edn Silicon Devices, Inc. Sensing scheme of flash EEPROM
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
DE60137788D1 (de) 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix
JP4218527B2 (ja) * 2002-02-01 2009-02-04 株式会社日立製作所 記憶装置
JP4049604B2 (ja) * 2002-04-03 2008-02-20 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP2004062922A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 不揮発性半導体記憶装置
JP4113423B2 (ja) * 2002-12-04 2008-07-09 シャープ株式会社 半導体記憶装置及びリファレンスセルの補正方法
DE60323202D1 (de) * 2003-02-21 2008-10-09 St Microelectronics Srl Phasenwechselspeicheranordnung
US6965521B2 (en) * 2003-07-31 2005-11-15 Bae Systems, Information And Electronics Systems Integration, Inc. Read/write circuit for accessing chalcogenide non-volatile memory cells
US6914255B2 (en) 2003-08-04 2005-07-05 Ovonyx, Inc. Phase change access device for memories
EP1511042B1 (en) * 2003-08-27 2012-12-05 STMicroelectronics Srl Phase-change memory device with biasing of deselected bit lines
JP4192060B2 (ja) * 2003-09-12 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置
KR100528341B1 (ko) * 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
US7687830B2 (en) 2004-09-17 2010-03-30 Ovonyx, Inc. Phase change memory with ovonic threshold switch
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7319617B2 (en) * 2005-05-13 2008-01-15 Winbond Electronics Corporation Small sector floating gate flash memory
EP2249351B1 (en) 2005-06-03 2013-05-01 STMicroelectronics Srl Method for multilevel programming of phase change memory cells using a percolation algorithm
US20060279979A1 (en) * 2005-06-13 2006-12-14 Tyler Lowrey Method of reading phase-change memory elements
US7656710B1 (en) * 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
EP1843356A1 (en) * 2006-04-03 2007-10-10 STMicroelectronics S.r.l. Method and system for refreshing a memory device during reading thereof
US7286429B1 (en) * 2006-04-24 2007-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. High speed sensing amplifier for an MRAM cell
EP1883113B1 (en) 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
JP5060191B2 (ja) * 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
US7688634B2 (en) * 2007-08-06 2010-03-30 Qimonda Ag Method of operating an integrated circuit having at least one memory cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779805B2 (en) 2006-07-27 2017-10-03 Micron Technology, Inc. Phase change memory device

Also Published As

Publication number Publication date
US20140036583A1 (en) 2014-02-06
US10482954B2 (en) 2019-11-19
EP1883113B1 (en) 2010-03-10
US9779805B2 (en) 2017-10-03
DE112007001750T5 (de) 2009-08-20
KR101390456B1 (ko) 2014-04-29
US20170352414A1 (en) 2017-12-07
JP5172836B2 (ja) 2013-03-27
CN101443914A (zh) 2009-05-27
JP2009545095A (ja) 2009-12-17
US8553453B2 (en) 2013-10-08
US20150287458A1 (en) 2015-10-08
US9064565B2 (en) 2015-06-23
US20100165719A1 (en) 2010-07-01
EP1883113A1 (en) 2008-01-30
WO2008012342A1 (en) 2008-01-31
KR20090042925A (ko) 2009-05-04
DE602006012825D1 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
CN101443914B (zh) 相变存储设备
CN101238523B (zh) 相变存储器设备及对相变存储器单元进行多电平编程的方法
US7391642B2 (en) Multilevel programming of phase change memory cells
US7787291B2 (en) Programming a multilevel phase change memory cell
CN103620689B (zh) 相变存储器与开关（pcms）存储器设备中的漂移管理
US8462546B2 (en) Reducing temporal changes in phase change memories
TWI407439B (zh) 偏壓一相位改變記憶體裝置及其操作方法
US7804082B2 (en) Phase change memory system
US10600479B2 (en) Device for switching between different reading modes of a non-volatile memory and method for reading a non-volatile memory
CN102087876A (zh) 具有开关的相变存储器的节能置位写入
US10418119B2 (en) Apparatuses and/or methods for operating a memory cell as an anti-fuse
KR20080114801A (ko) 필드 프로그래머블 로직 어레이의 메모리로서 사용하기 위한 정상적으로는 단일 상의 칼코겐화물 재료를 프로그래밍하는 방법
EP2159802B1 (en) Column decoder for non-volatile memory devices, in particular of the phase-change type
EP1947652A1 (en) Phase-change memory device with error correction capability
CN101923894B (zh) 用于低能地访问相变存储器设备的方法
CN102103888A (zh) 用于相变存储器的电压控制电路
US11355191B2 (en) Method for programming a phase-change memory device of differential type, phase-change memory device, and electronic system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant