CN101440491A - 使用凸点下金属层用蚀刻组合物形成凸点结构的方法 - Google Patents

使用凸点下金属层用蚀刻组合物形成凸点结构的方法 Download PDF

Info

Publication number
CN101440491A
CN101440491A CNA2008101818303A CN200810181830A CN101440491A CN 101440491 A CN101440491 A CN 101440491A CN A2008101818303 A CNA2008101818303 A CN A2008101818303A CN 200810181830 A CN200810181830 A CN 200810181830A CN 101440491 A CN101440491 A CN 101440491A
Authority
CN
China
Prior art keywords
weight
etch combination
layer
alkali lye
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101818303A
Other languages
English (en)
Other versions
CN101440491B (zh
Inventor
姜东旻
姜宝滥
金永南
林永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101440491A publication Critical patent/CN101440491A/zh
Application granted granted Critical
Publication of CN101440491B publication Critical patent/CN101440491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明提供了使用凸点下金属层用蚀刻组合物形成凸点结构的方法。在用于凸点下金属(UBM)层的蚀刻组合物和形成凸点结构的方法中，该蚀刻组合物包括：约40重量％～约90重量％的过氧化氢(H2O2)，约1重量％～约20重量％的包括氢氧化铵(NH4OH)或氢氧化四烷基铵的含水碱液，约0.01重量％～约10重量％的醇化合物，以及约2重量％～30重量％的乙二胺基螯合剂。该蚀刻组合物可有效蚀刻包括钛或钛钨的UBM层并可移除杂质。

Description

使用凸点下金属层用蚀刻组合物形成凸点结构的方法
技术领域
本发明的示例性实施方式涉及用于凸点下金属(under-bumpmetallurgy，UBM)层的蚀刻组合物，以及形成凸点结构的方法。更具体地说，本发明的示例性实施方式涉及用于防止和/或减少在导电凸点上产生杂质的蚀刻组合物，以及使用该蚀刻组合物形成凸点结构的方法。
背景技术
通常，导电凸点用于电连接半导体芯片与电子设备。可以进行电管芯分选(electrical die sorting，EDS)处理以检验其上形成有导电凸点的半导体芯片的性能。EDS处理使用探针台测量其上形成有导电凸点的半导体芯片的电学特性，以确定半导体芯片是否有缺陷。该探针台包括用于通过探针针尖输入/输出电信号的探针卡，该探针针尖直接与导电凸点相接触。该探针卡分析电信号以检测其上形成有导电凸点的半导体芯片的缺陷。
可使用电镀液和电镀方法形成导电凸点。该电镀液可包括具有氰基的化合物或没有氰基的化合物。近来，比起包括具有氰基的化合物(如氰化金钾(KAu(CN)2))的电镀液，更广泛地使用包括没有氰基的化合物(例如亚硫酸金钠(Na3Au(SO3)2)的电镀液。结果，在后续处理期间不会产生诸如氰化氢(HCN)的有毒气体。此外，导电凸点具有更致密的结构。
然而，当使用没有氰基的化合物形成导电凸点时，杂质可能会残留在导电凸点上。这些杂质在EDS处理期间可能会导致加工误差。更具体地说，当导电凸点被蚀刻而暴露凸点下金属(UBM)层时，可能会产生杂质，并且产生的杂质可能会粘附到探针针尖并在电信号分析中引起错误。所述杂质可以包括金属杂质，诸如来自焊盘(pad)的铝(Al)或来自UBM层的钛(Ti)，来自钝化层的聚酰亚胺或氧氮化硅(SiON)，或者氧化物杂质如铝氧化物或钛氧化物。作为这些杂质的结果，尽管可以对半导体芯片合适地进行操作，但探针台会输出指示半导体芯片中电短路或电开路的不合适结果。
鉴于以上所述，可以在EDS处理之前和/或之后进行清洁处理以从探针卡的针尖移除杂质。然而，清洁处理可能造成磨损并可能损坏探针针尖。因此会降低生产率。此外，这些清洁处理可能不足以将杂质从探针针尖移除。由此，期望能够防止杂质产生的方法。
发明内容
因此，本发明的实施方式涉及一种用于UBM层的蚀刻组合物，该蚀刻组合物可以基本上和/或完全克服一个或多个由于现有技术的限制和缺点而造成的问题。
示例性实施方式提供一种用于UBM层的蚀刻组合物，该蚀刻组合物可减少和/或防止在凸点结构形成期间从导电凸点产生的杂质。
示例性实施方式提供一种用于UBM层的蚀刻组合物，该蚀刻组合物可通过减少和/或防止可粘附到探针卡的探针针尖上的杂质，从而改善EDS处理的可靠性。
示例性实施方式提供一种使用蚀刻组合物形成凸点结构的方法，该组合物导致在导电凸点上相对较少的杂质，该杂质可能会粘附到探针卡并在利用探针卡分析电信号过程中引起错误。
提供用于蚀刻UBM层的蚀刻组合物的示例性实施方式可以在导电凸点上形成保护层，以防止和/或减少在导电凸点形成期间可能产生的蚀刻残留物或杂质粘附到导电凸点。
示例性实施方式提供一种用于蚀刻UBM层的蚀刻组合物，该蚀刻组合物可以有效地从导电凸点移除在导电凸点形成期间可能产生的蚀刻残留物或杂质，而不损坏聚酰亚胺层以及铝层和/或氧氮化硅层。
示例性实施方式提供一种用于蚀刻UBM层的蚀刻组合物，该蚀刻组合物可以导致相对较少的杂质和/或没有杂质，该杂质可能在在导电凸点形成期间产生，并可以在EDS处理期间防止杂质粘附到探针卡并防止接触电阻增加。
示例性实施方式提供一种蚀刻组合物，该蚀刻组合物可以降低清洁处理的频率并可提高生产率，该清洁处理用于由于在导电凸点形成期间可能产生的杂质而进行的探针针尖清洁。
至少一个实施方式可通过提供一种用于凸点下金属(UBM)层的蚀刻组合物来实现，该蚀刻组合物包括约40重量％～约90重量％的过氧化氢(H2O2)，约1重量％～约20重量％的包括氢氧化铵(NH4OH)或氢氧化四烷基铵的含水碱液，约0.01重量％～约10重量％的醇化合物，以及约2重量％～约30重量％的乙二胺基螯合剂。
该蚀刻组合物可包括约68重量％～约77重量％的过氧化氢，约7重量％～约14重量％的包括氢氧化铵的含水碱液，约0.1重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂，并且该UBM层包括钛(Ti)。
包括氢氧化铵的含水碱液对过氧化氢的重量比为约1:6～约1:9的范围。
该蚀刻组合物可包括约75重量％～约83重量％的过氧化氢，约1重量％～约7重量％的包括氢氧化四烷基铵的含水碱液，约0.01重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂，并且该UBM层包括钛钨(TiW)。
该蚀刻组合物可包括约1ppm～1000ppm的非离子表面活性剂。该非离子表面活性剂可以包括聚氧化乙烯与聚氧化丙烯的共聚物，或者聚乙二醇与聚丙二醇的嵌段共聚物。
该含水碱液可包括约25重量％～约50重量％的氢氧化铵。该含水碱液可包括约15重量％～约35重量％的氢氧化四烷基铵。该乙二胺基螯合剂可包括乙二胺四乙酸(EDTA)、乙二胺四乙酸二钾盐(EDTA-2K)、乙二胺四乙酸二钠盐(EDTA-2Na)或者乙二胺四乙酸四钠盐(EDTA-4Na)。
至少一个示例性实施方式可通过提供一种形成凸点结构的方法来实现，该方法包括在衬底上形成电连接到半导体芯片的焊盘、在该衬底上形成暴露焊盘的钝化层图案，在钝化层图案上以及在由该钝化层图案暴露的焊盘上形成凸点下金属(UBM)层，在UBM层上形成导电凸点，以及使用导电凸点作为掩模用蚀刻组合物将UBM层的一部分移除，该蚀刻组合物包括：约40重量％～约90重量％的过氧化氢(H2O2)，约1重量％～约20重量％的包括氢氧化铵(NH4OH)或氢氧化四烷基铵的含水碱液，约0.01重量％～约10重量％的醇化合物，以及约2重量％～约30重量％的乙二胺基螯合剂。
移除所述UBM层的一部分可包括在约40℃～约70℃的温度下使用该蚀刻组合物蚀刻该UBM层约1分钟～约5分钟。
在移除UBM层之后，该方法可包括对其上形成有导电凸点的衬底进行热处理。
在进行热处理之后，该方法可包括在约20℃～约40℃的温度下使用该蚀刻组合物清洁该凸点结构约30秒～约1分钟。
该UBM层可包括钛钨(TiW)、铬(Cr)、铜(Cu)、钛(Ti)、镍(Ni)、镍钒(NiV)、钯(Pd)、铬/铜(Cr/Cu)、钛钨/铜(TiW/Cu)、钛钨/金(TiW/Ag)和镍钒/铜(NiV/Cu)及其混合物的至少一种。
该焊盘可包括铝，并且该钝化层可包括聚酰亚胺或氧氮化硅的至少一种。
附图说明
通过参照附图详细描述示例性实施方式，这些示例性实施方式对本领域普通技术人员而言将是显而易见的，其中：
图1、图2、图3、图4、图5、图6和图7示出了根据示例性实施方式形成凸点结构的示例性方法中各阶段的剖面图。
图8示出了根据包括氢氧化铵的含水碱液的含量，蚀刻组合物相对于钛(Ti)的清洁性能的曲线图。
图9示出了根据乙二胺基螯合剂的含量，蚀刻组合物相对于钛(Ti)的清洁性能的曲线图。
具体实施方式
向韩国知识产权局提交的韩国专利申请No.2007-119639(2007年11月22日提交)和No.2008-92821(2008年9月22日提交)，其全部内容通过引用并入此处。
现在将参照附图在以下更完全地描述示例性实施方式；然而，它们也可以不同方式实施，而不应该解释为限制于本文中所述的实施方式。相反，提供这些实施方式的目的在于使本公开更全面和完整，并可将本发明的范围完全传达给本领域普通技术人员。
应当理解的是，当一个元件或层被称为“在”另一元件或层“上”或“连接到”另一元件或层时，所述元件或层可以是直接位于另一元件或层上或直接连接到另一元件或层，或者可存在中间元件或中间层。相反，当一个元件或层被称为“直接在”另一元件或层“上”或“直接连接到”另一元件或层时，则不存在中间元件或中间层。在整个说明书中，相同的标号涉及相同的元件。如在此使用的，术语“和/或”包括一个或多个相关列举项的任意和全部组合。
在此使用的术语仅仅是为了描述特定示例性实施方式的目的，而并不意图限制本发明。除非上下文有明确指示，在此使用的单数形式“一个(a，an)”或“该”旨在也包括复数形式。还应理解，当使用在本说明书中时，术语“包括”和/或“包含”明确了所陈述特征、整体、步骤、操作、元件和/或成分的存在，但不并排除一个或多个其它特征、整体、步骤、操作、元件、成分和/或其组合的存在或增加。
如在此使用的，表述“至少一个/一种”以及“和/或”是开放式表达，在操作中既是联合的也是分离的。例如，表述“A、B和C的至少一个”，“A、B或C的至少一个”，“A、B和C的一个或多个”以及“A、B和/或C”中的每一个包括以下意思：单独的A；单独的B；单独的C；同时有A和B；同时有A和C；同时有B和C；以及同时有A、B和C。此外，这些表述是开放式的，除非通过这些表述与术语“由...组成”的组合而给出明确相反的指示。例如，表述“A、B和C的至少一个”还可包括第n个成员，这里n大于3，而表述“选自由A、B和C组成的组的至少一个”则不是这样。
在此参照作为示例性实施方式示意图的剖面图(和中间结构)来描述示例性实施方式。同样，由例如制造技术和/或公差导致的示意图形状的变化是可以预料到的。因此，示例性实施方式不应被解释为限制于在此示出区域的特定形状，而是包括例如制造引起的形状偏差。因此，在图中示出的区域实际上是示意性的，并且它们的形状不是意图示出装置区域的实际形状，而且不意图限制示例性实施方式的范围。
除非另有定义，在此使用的所有术语(包括技术和科学术语)具有与本发明所属领域普通技术人员的通常理解相同的含义。还应理解，术语(诸如在通常使用的字典中定义的那些)应被解释为具有与它们在相关技术语境中的含义一致的含义，并且除非在此明确定义，不应解释为理想化或过于形式化的含义。
下面将描述用于凸点下金属(UBM)层的一种示例性蚀刻组合物。
用于凸点下金属(UBM)层的蚀刻组合物可包括约40重量％～约90重量％的过氧化氢(H2O2)，约1重量％～约20重量％的包括氢氧化铵(NH4OH)或氢氧化四烷基铵的含水碱液，约0.01重量％～约10重量％的醇化合物，以及约2重量％～约30重量％的乙二胺基螯合剂。该蚀刻组合物还可包括作为添加剂的非离子表面活性剂。例如，可使用钛(Ti)或钛钨(TiW)来形成UBM层。
包括在蚀刻组合物中的过氧化氢可以有效地溶解杂质。在示例性实施方式中，过氧化氢可以氧化可能残留在导电凸点上以及在导电凸点下的UBM层图案上的杂质，所述杂质包括钛(Ti)、钛氧化物(TiOx)、钨(W)、钨氧化物(WOy)和/或有机杂质。过氧化氢可以在导电凸点上形成薄的氧化物层。该薄的氧化物层可防止和/或减少因在导电凸点上的蚀刻处理而产生的杂质的粘附。
基于蚀刻组合物的总重量，当蚀刻组合物包括少于约40重量％的过氧化氢时，不能有效地将杂质从导电凸点和UBM层图案移除。当蚀刻组合物包括多于约90重量％的过氧化氢时，由UBM层的蚀刻产生的UBM层图案可能会被过氧化氢过度氧化并损坏。因此，在各实施方式中，蚀刻组合物可包括约40重量％～约90重量％的过氧化氢。
包括氢氧化铵的含水碱液可以移除包括在UBM层中的钛，并可以溶解可能残留在导电凸点上的杂质，该杂质例如钛、钛氧化物和/或有机杂质。在示例性实施方式中，包括氢氧化铵的含水碱液可包括约25重量％～约50重量％的氢氧化铵。
包括氢氧化四烷基铵的含水碱液可以移除包括在UBM层中的钛钨，并可以溶解可能残留在导电凸点上的杂质，该杂质例如钛、钨、钛氧化物、钨氧化物和/或有机杂质。在示例性实施方式中，包括氢氧化四烷基铵的含水碱液可包括约15重量％～约35重量％的氢氧化四烷基铵。
基于蚀刻组合物的总重量，当蚀刻组合物包括少于约1重量％的含有氢氧化铵或氢氧化四烷基铵的含水碱液时，则不能有效地将杂质从导电凸点移除。当蚀刻组合物包括多于约20重量％的含有氢氧化铵或氢氧化四烷基铵的含水碱液时，包括钛或钛钨的UBM层图案可能被蚀刻组合物腐蚀并可能损坏导电凸点。因此在各实施方式中，蚀刻组合物可包括约1重量％～约20重量％的含有氢氧化铵或氢氧化四烷基铵的含水碱液。
在示例性实施方式中，包括氢氧化铵的含水碱液对过氧化氢的重量比会影响包括在UBM层中的钛的蚀刻速率，并可能导致损坏包括铝的焊盘。当过氧化氢相对于包括氢氧化铵的含水碱液的重量比小于6时，包括铝的焊盘可能会被损坏并且钛的蚀刻速率可能会降低。当过氧化氢相对于包括氢氧化铵的含水碱液的重量比大于9时，UBM层的蚀刻速率可能会增加。然而，包括在焊盘中的铝可能会与包括在UBM层中的钛一道被蚀刻。因此，包括氢氧化铵的含水碱液对过氧化氢的重量比为约1:6～约1:9。
包括在蚀刻组合物中的醇化合物可以移除在通过电镀处理形成导电凸点时产生的有机杂质。
在示例性实施方式中，包括在蚀刻组合物中的醇化合物可以包括C1-C4的一元醇、C1-C4的二元醇、C1-C6的氨基醇等等。这些可以单独使用或以其混合物的形式使用。例如，该醇化合物可以包括甲醇、乙醇、丙醇、丁醇、乙二醇、丙二醇、丁二醇、单乙醇胺、二乙醇胺、三乙醇胺、丙醇胺等等。
当蚀刻组合物包括少于约0.01重量％的醇化合物时，在蚀刻UBM层之后有机杂质可能会残留在导电凸点上。此外，导电凸点下面的UBM层图案中的金属，诸如钛或钛钨可能会被蚀刻。当蚀刻组合物包括多于约10重量％的醇化合物时，与包括约10重量％的醇化合物的蚀刻组合物相比，有机杂质的移除效率可能得不到进一步改善，且残留在导电凸点上的金属(例如钛)的量可能会更高。因此，在各实施方式中，蚀刻组合物可包括约0.01重量％～约10重量％的醇化合物。
包括在蚀刻组合物中的乙二胺基螯合剂可以防止在蚀刻处理期间产生的金属离子(例如钛离子)与氧化剂(例如过氧化氢)反应，并防止形成金属氧化物(例如钛氧化物)。乙二胺基螯合剂可与例如钛离子的金属离子反应而形成稳定的螯合物。
在示例性实施方式中，该乙二胺基螯合剂可以包括乙二胺四乙酸(EDTA)、乙二胺四乙酸二钾盐(EDTA-2K)、乙二胺四乙酸二钠盐(EDTA-2Na)、乙二胺四乙酸四钠盐(EDTA-4Na)等等。例如乙二胺基螯合剂可以是乙二胺四乙酸二钾盐(EDTA-2K)。
当蚀刻组合物包括少于约2重量％的乙二胺基螯合剂时，在蚀刻处理期间可产生的例如钛离子的金属离子可能不与乙二胺基螯合剂反应，并且可能不会形成稳定的螯合物。当蚀刻组合物包括多于约30重量％的乙二胺基螯合剂时，乙二胺基螯合剂的量可能大于在UBM层蚀刻处理期间产生的金属离子的量。因此，过量的乙二胺基螯合剂可能不会与金属离子发生反应。结果，乙二胺基螯合剂可能会残留在导电凸点上。因此，在各实施方式中，蚀刻组合物可包括约2重量％～约30重量％的乙二胺基螯合剂。
蚀刻组合物还可以包括添加剂。该添加剂可以包括约1ppm～约1000ppm的非离子表面活性剂。例如，该非离子表面活性剂可溶解杂质，例如，诸如钛的金属、诸如钛氧化物或钨氧化物的金属氧化物、有机杂质，从而蚀刻组合物可渗入粘附至导电凸点的杂质内。由此可以提高杂质的移除效率。
在示例性实施方式中，非离子表面活性剂可以包括聚氧化乙烯与聚氧化丙烯的共聚物，或者聚乙二醇与聚丙二醇的嵌段共聚物。例如，该非离子表面活性剂可包括NCW(商品名；由日本的Wako PureChemical Industries，Ltd.(和光纯药有限公司)生产)或SynperonicPE/F68、Synperonic PE/L61或Synperonic PE/L64(商品名；由德国的Fluka Chemie GmBH(弗路卡化学有限公司)生产)。
当蚀刻组合物包括少于约1ppm的非离子表面活性剂时，蚀刻组合物可能不容易渗入粘附至导电凸点的杂质内，从而会降低杂质的移除效率。当蚀刻组合物包括多于约1000ppm的非离子表面活性剂时，杂质的移除效率可能得不到实质性改善，并且在UBM层的蚀刻处理之后非离子表面活性剂可能会残留在导电凸点上。因此，蚀刻组合物还可包括约1ppm～1000ppm的非离子表面活性剂。
在示例性实施方式中，当UBM层包括钛时，蚀刻组合物可包括约68重量％～约77重量％的过氧化氢，约7重量％～约14重量％的包括氢氧化铵的含水碱液，约0.1重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂。该蚀刻组合物还可包括约1ppm～约1000ppm的作为添加剂的非离子表面活性剂。
在示例性实施方式中，当UBM层包括钛钨时，蚀刻组合物可包括约75重量％～约83重量％的过氧化氢，约1重量％～约7重量％的包括氢氧化四烷基铵的含水碱液，约0.01重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂。该蚀刻组合物还可包括约1ppm～约1000ppm的作为添加剂的非离子表面活性剂。
根据示例性实施方式，上述用于UBM层的蚀刻组合物可有效地移除在由导电凸点暴露的UBM层的蚀刻处理中产生的杂质。在UBM层的蚀刻处理期间，该蚀刻组合物可抑制和/或减少对作为钝化层的聚酰亚胺层或氧氮化硅层，或者可抑制和/或减少对作为熔断体(fuse)的铝层的损坏。通过使用包括上述特征的蚀刻组合物，相对较少的杂质和/或没有杂质会残留在可能与探针卡接触的导电凸点上。因此，通过使用上述蚀刻组合物并减少和/或消除导电凸点上的杂质，在电管芯分选(EDS)处理期间防止和/或减少接触电阻的增加是可能的。因此，由于这些杂质在半导体器件性能测试期间可能会引起的故障可得以防止和/或减少，并可提高性能测试的可靠性。
在下文中将参照附图详细说明根据示例性实施方式的凸点结构形成方法。
根据示例性实施方式，可通过在衬底上形成导电凸点而制造凸点结构，该衬底包括例如LCD驱动集成电路(LDI)芯片的半导体芯片。例如，可通过使用根据示例性实施方式的蚀刻组合物蚀刻包括钛(Ti)或钛钨(TiW)的UBM层而形成凸点结构。更特别地，例如LDI芯片可包括多个导电凸点，该导电凸点在LDI芯片操作中发挥作用。由于导电凸点通常在芯片的操作中发挥作用，因此半导体芯片上导电凸点的特性很重要。
下文中将参照图1～图7描述形成凸点结构的示例性方法。图1～图7示出了在形成凸点结构的示例性方法中各阶段的剖面图。
参照图1，可在衬底100上形成焊盘110。可在衬底100上形成各种半导体结构(未示出)，且焊盘110可与这些半导体结构电连接。焊盘110可用作将形成在衬底100上的半导体结构与形成在焊盘110上的结构电连接的触点。可使用导电材料形成焊盘110。在示例性实施方式中，可使用铝或铜形成焊盘110。
可将暴露焊盘110的钝化层图案120形成在焊盘110上。钝化层图案120可保护形成在衬底100上的半导体结构。钝化层图案120可包括暴露焊盘110的开口101。可通过使用掩模的光刻处理形成开口101。在示例性实施方式中，钝化层图案120可包括例如聚酰亚胺、氧氮化硅等等。
在示例性实施方式中，钝化层图案120可包括第一钝化层图案120a和第二钝化层图案120b。更特别地，可将第一钝化层(未示出)形成在焊盘110上而将第二钝化层(未示出)形成在第一钝化层上。可对第一钝化层和第二钝化层进行光刻处理以在焊盘110上形成包括第一钝化层图案120a和第二钝化层图案120b的钝化层图案120。
参照图2，可将UBM层130形成在焊盘110上。更特别地，可将UBM层130形成在钝化层图案120上、以及被钝化层图案120的开口101所暴露的那部分焊盘110上。由于导电凸点可以不(150，见图5)直接形成在焊盘110上，因此可将UBM层130形成在焊盘110上，并可将导电凸点150形成在UBM层130上。可使用具有与钝化层图案120的高粘附性、具有相对于焊盘110的低阻抗并且能减少衬底100上的应力的材料来形成UBM层130。在示例性实施方式中，可使用钛(Ti)、钨(W)、铬(Cr)、铜(Cu)、镍(Ni)、镍钒(NiV)、钯(Pd)、铬/铜(Cr/Cu)、钛钨/铜(TiW/Cu)、钛钨/金(TiW/Au)和镍钒/铜(NiV/Cu)等形成UBM层130。这些可单独使用或以混合物的形式使用。在示例性实施方式中，可例如通过蒸发处理、溅射处理、电镀处理或化学镀处理而形成UBM层130。例如，可经由溅射处理按顺序沉积金(Ag)和钛钨(TiW)而形成UBM层130。在这些实施方式中，钛钨层可用作焊盘110与上引线(upperwiring)之间的防扩散层，该上引线在后续处理中形成。更特别地，例如，金层可改善焊盘110与导电凸点150之间的粘附性，并可在用于形成上引线的电镀处理中用作籽晶层。
参照图3，可将光致抗蚀剂膜140形成在UBM层130上。在示例性实施方式中，可通过旋涂处理、辊涂处理或狭缝涂布处理来形成光致抗蚀剂膜140。光致抗蚀剂膜140可防止电流传输至UBM层130，使得UBM层130在电镀过程中可不被电镀。更特别地，可将光致抗蚀剂膜140图案化以暴露可形成导电凸点150的位置处的一部分UBM层130。在这些实施方式中，电流可流到未被光致抗蚀剂膜140覆盖的一部分UBM层130处，例如基本上对应于形成导电凸点150的那部分，同时光致抗蚀剂膜140可防止电流传输到UBM层130被光致抗蚀剂膜140覆盖的部分。
更特别地，参照图4，可将光致抗蚀剂膜140图案化从而形成光致抗蚀剂图案142。光致抗蚀剂图案142可限定导电凸点150形成在UBM层130上的区域。可通过光刻处理形成光致抗蚀剂图案142。其上形成导电凸点150的区域可位于焊盘110之上。在各实施方式中，形成光致抗蚀剂图案142之后，可以进一步进行等离子体灰化处理，以移除在光致抗蚀剂图案142形成期间从UBM层130产生的残留物。
参照图5，可将导电凸点150形成在UBM层130被光致抗蚀剂图案142暴露的部分上。导电凸点150可具有例如线形或条形。在各实施方式中，可通过电镀处理而形成导电凸点150。可使用光致抗蚀剂图案142作为镀掩模(plating mask)，在UBM层130上进行电镀处理以形成导电凸点150。在示例性实施方式中，可使用包括没有氰基的化合物(例如，亚硫酸金钠(Na3Au(SO3)2))的电镀液来形成导电凸点150。
参照图6，可从UBM层130移除光致抗蚀剂图案142。可通过灰化处理和/或剥离处理而移除光致抗蚀剂图案142。
参照图7，可使用蚀刻组合物并使用导电凸点150作为蚀刻掩模，蚀刻UBM层130被导电凸点150暴露的部分，以形成UBM层图案132。凸点结构200可形成在衬底100上，凸点结构200包括焊盘110、钝化层图案120、UBM层图案132和导电凸点150。
用于UBM层130的蚀刻组合物可包括约40重量％～约90重量％的过氧化氢(H2O2)作为氧化剂，约1重量％～约20重量％的包括氢氧化铵(NH4OH)或氢氧化四烷基铵的含水碱液，约0.01重量％～约10重量％的醇化合物，以及约2重量％～约30重量％的乙二胺基螯合剂。在示例性实施方式中，该蚀刻组合物还可包括约1ppm～约1000ppm的非离子表面活性剂。
过氧化氢可有效溶解可能残留在导电凸点150和UBM层图案132上的氧化杂质或有机杂质，该氧化杂质包括钛(Ti)、钛氧化物(TiOx)、钨(W)、钨氧化物(WOy)。包括氢氧化铵或氢氧化四烷基铵的含水碱液可移除包括在UBM层130中的钛，并可溶解可能残留在导电凸点150上的杂质，例如钛、钛氧化物、铝(Al)、铝氧化物(AlOx)、有机杂质。醇化合物可移除残留在导电凸点150上的有机杂质。乙二胺基螯合剂可防止在蚀刻处理中产生的金属离子(例如钛离子)与氧化剂(诸如过氧化氢)反应，并防止形成金属氧化物(诸如钛氧化物)。乙二胺基螯合剂可与金属离子反应形成螯合物。在示例性实施方式中，包括氢氧化铵的含水碱液对过氧化氢的重量比可为约1:6～约1:9的范围。这样的比例可防止和/或减少对焊盘110的损害，和/或改善UBM层130的蚀刻速率，该焊盘可包括例如铝。
更特别地，例如在一个示例性实施方式中，其中UBM层130包括例如钛，可使用这样的蚀刻组合物来蚀刻该UBM层130：该蚀刻组合物包括约68重量％～约77重量％的过氧化氢，约7重量％～约14重量％的包括氢氧化铵的含水碱液，约0.1重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂。用于UBM层130的该蚀刻组合物还可包括约1ppm～约1000ppm的非离子表面活性剂。
在另一示例性实施方式中，其中UBM层130包括例如钛钨，可使用这样的蚀刻组合物来蚀刻UBM层130：该蚀刻组合物包括约75重量％～约83重量％的过氧化氢，约1重量％～约7重量％的包括氢氧化四烷基铵的含水碱液，约0.01重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂。用于包括钛钨的UBM层130的该蚀刻组合物还可包括约1ppm～约1000ppm的非离子表面活性剂。
可通过将衬底100浸入该蚀刻组合物来蚀刻UBM层130。例如，可在约40℃～约70℃的温度下，将衬底100浸入该蚀刻组合物约1分钟～约5分钟。
在示例性实施方式中，在使用蚀刻组合物蚀刻被导电凸点150暴露的UBM层130之后，可进一步对其上形成有凸点结构200的衬底100进行热处理。例如，可在氧气气氛或氮气气氛下于约250℃～约360℃的温度下进行热处理。
在示例性实施方式中，对衬底100进行热处理之后，可使用蚀刻组合物进一步进行清洁处理。例如，可在约为20℃～约40℃的温度下使用蚀刻组合物进行约30秒钟～约1分钟的清洁处理。
当使用蚀刻组合物蚀刻UBM层以形成凸点结构200时，可减少和/或抑制对包括例如聚酰亚胺或氧氮化硅的钝化层120，以及包括例如铝的焊盘110或熔断体的损害。可有效将杂质从凸点结构(200)移除，该杂质包括例如钛、钛氧化物、钨、钨氧化物、有机杂质等等。当后续处理期间对凸点结构200进行EDS处理时，探针针尖可不会或相对较少地受到杂质的污染。因此，可防止和/或减少由于对被污染探针卡进行清洁的清洁处理而对探针针尖造成的腐蚀。也就是说，通过减少和/或消除作为UBM层130蚀刻的结果可能残留在导电凸点上的杂质对探针卡的污染，可降低清洁处理的频率并改善EDS处理的可靠性和/或生产率。
下面将通过实施例和对比例描述示例性实施方式。应当理解，本技术领域的普通技术人员可做出各种改变和变更，导致实施方式不同于以下阐述的实施例。
下面将描述用于UBM层的示例性蚀刻组合物的制备。
实施例1
制备如下溶液，其包括约79.49重量％的过氧化氢(H2O2)、约3重量％的包括氢氧化四甲基铵(TMAH)的含水碱液、约0.5重量％的乙二醇(EG)、约17重量％的乙二胺四乙酸二钾盐(EDTA-2K)以及约0.01重量％的非离子表面活性剂NCW(商品名；由日本的Wako Pure ChemicalIndustries，Ltd.(和光纯药有限公司)生产)。将该溶液搅拌约30分钟以制备用于UBM层的蚀刻组合物。包含氢氧化四甲基铵的含水碱液包括约25重量％的氢氧化四甲基铵。
实施例2
除了使用约72.49重量％的过氧化氢和约10重量％的包括氢氧化铵(NH4OH)的含水碱液以外，进行基本上与实施例1相同的方法来制备蚀刻组合物。包含氢氧化铵的含水碱液包括约38重量％的氢氧化铵。
对比例1
制备包括约100重量％的过氧化氢的溶液。将该溶液搅拌约30分钟以制备蚀刻组合物。
对比例2
制备包括约100重量％的稀氟化氢(DHF)的溶液。将该溶液搅拌约30分钟以制备蚀刻组合物。该稀氟化氢中的水与氟化氢的重量比为约200:1。
对比例3
除了使用约80重量％的过氧化氢且不添加NCW和乙二醇(EG)以外，以与实施例1基本上相同的方法来制备蚀刻组合物。
对比例4
除了使用约79.99重量％的过氧化氢且不添加乙二醇(EG)以外，以与实施例1基本上相同的方法来制备蚀刻组合物。
对比例5
除了使用约73重量％的过氧化氢且不添加NCW和乙二醇(EG)以外，以与实施例2基本上相同的方法来制备蚀刻组合物。
下面的表1中描述了根据实施例1、实施例2和对比例1～对比例5的蚀刻组合物的成分。用重量％表示各成分的含量。
表1
Figure A200810181830D00211
[实验例1]
实施例1、实施例2和对比例1～对比例5中蚀刻组合物的蚀刻性能和清洁性能的评价。
制备衬底用于评价根据实施例1、实施例2和对比例1～对比例5中蚀刻组合物的蚀刻性能。在每个衬底上分别形成钛(Ti)层、钛钨(TiW)层、铝(Al)层、氧氮化硅(SiON)以及聚酰亚胺层。通过在约40℃～约70℃的温度下将衬底分别浸入根据实施例1、实施例2和对比例1～对比例5的蚀刻组合物中约1～约5分钟来蚀刻衬底。通过将衬底浸入蒸馏水约5分钟来清洁每个衬底。然后，使用氩气或氮气干燥每个衬底。使用显微镜来观察其上分别形成有铝层、氧氮化硅层和聚酰亚胺层的衬底的表面，以确定铝层、氧氮化硅层和聚酰亚胺层是否被根据实施例1、实施例2和对比例1～对比例5的蚀刻组合物蚀刻。结果显示在下面的表2中。
表2
 
铝层 氧氮化硅层 聚酰亚胺层
实施例1 O O O
实施例2 O O O
对比例1 O O O
对比例2 X Δ Δ
对比例3 o O O
对比例4 O O O
对比例5 O O O
在表2中，“O”表示铝层、氧氮化硅层或聚酰亚胺层未被蚀刻组合物蚀刻。“o”表示铝层、氧氮化硅层或聚酰亚胺层被少量蚀刻。“Δ”表示铝层、氧氮化硅层或聚酰亚胺层被以平均量蚀刻。“X”表示铝层、氧氮化硅层或聚酰亚胺层被大量蚀刻。
参照表2，实施例1和实施例2的蚀刻组合物并未蚀刻在形成凸点结构时暴露于蚀刻组合物的铝层、氧氮化硅层和聚酰亚胺层。因此，可以确定根据实施例1和实施例2的蚀刻组合物蚀刻UBM层而不会损坏铝层、氧氮化硅层和聚酰亚胺层。
使用自动视觉检测(AVI)系统就对于钛层和钛钨层的蚀刻性能进行评价。使用全反射X射线荧光(TXRF)光谱仪进行与残留在钛层和钛钨层上的钛氧化物量有关的清洁性能的评价，该光谱仪测量包括在钛氧化物中的原子的表面密度。使用芯片的复查率来测量EDS打磨间隔(sanding interval)，即，不对所用探针进行探针针尖的清洁处理就能检验的芯片数。结果列于下面的表3中。
表3
Figure A200810181830D00231
在表3中，“O”表示钛层或钛钨层被蚀刻组合物极有效地蚀刻。“o”表示钛层或钛钨层被蚀刻组合物有效地蚀刻。“Δ”表示钛层或钛钨层被蚀刻组合物以平均量蚀刻。“X”表示钛层或钛钨层没有被蚀刻组合物蚀刻。“-”表示未测量的结果。
参照表3，如根据实施例1和实施例2的蚀刻组合物的蚀刻性能所示，实施例1和实施例2的蚀刻组合物有效地蚀刻了钛层。包括含有氢氧化四甲基铵的含水碱液的实施例1蚀刻组合物也有效地蚀刻了钛钨层。
如钛氧化物残留物的量的评价所示，实施例1的蚀刻组合物所显现出的对于钛钨层的清洁性能优于钛层。包括含有氢氧化铵的含水碱液的实施例2蚀刻组合物对于钛层所具有的清洁性能优于实施例1的蚀刻组合物。
如EDS打磨间隔中所示，当实施例1和实施例2的蚀刻组合物用于蚀刻UBM层时，使用探针针尖检测约1700个以上的芯片而不需探针针尖的清洁处理。可以证实，与没有醇化合物或乙二胺基螯合剂的对比例3和对比例4的蚀刻组合物相比，既包括醇化合物又包括乙二胺基螯合剂的实施例1和实施例2的蚀刻组合物产生更少的杂质。包括醇化合物、乙二胺基螯合剂和含氢氧化铵的含水碱液的实施例2的蚀刻组合物，具有将钛从衬底有效移除的优良清洁性能。当使用实施例2的蚀刻组合物时，由于没有钛氧化物残留物被测量到残留在导电凸点上，也就是说，TXRF光谱仪没有检测到包括在钛氧化物中的原子的表面密度，因此在EDS处理期间，检测约1763个芯片而不需用于清洁探针针尖的清洁处理。
[实验例2]
图8示出了根据包括氢氧化铵(NH4OH)的含水碱液的含量，蚀刻组合物对钛的清洁性能的曲线图。
在蚀刻UBM层之后，基于残留在导电凸点上的钛残留物的量，评价蚀刻组合物的清洁性能。基于EDS打磨间隔，即不进行探针针尖的清洁处理使用探针针尖能检验的芯片数，来评价蚀刻组合物的清洁性能。以与实验例1基本相同的方法来测量钛残留物的量和芯片的数目。在图8中，“I”表示钛残留物的量，“II”表示EDS打磨间隔，也就是说，在EDS处理期间不进行探针针尖的清洁处理而使用探针针尖能检验的芯片数。
制备蚀刻组合物用于评价根据示例性实施方式的蚀刻组合物的清洁性能。所有的蚀刻组合物都包括约0.5重量％的醇化合物和约15重量％的乙二胺四乙酸二钾盐(EDTA-2K)。基于蚀刻组合物的总量，每种蚀刻组合物分别包括约0重量％、约5重量％、约10重量％、约12重量％以及约15重量％的包括氢氧化铵的含水碱液，剩余为过氧化氢。
参照图8，当蚀刻组合物包括多于约5重量％的含氢氧化铵的含水碱液时，在使用蚀刻组合物蚀刻UBM层之后，钛残留物不会残留在导电凸点上。如图8所示，当蚀刻组合物包括约12重量％的含氢氧化铵的含水碱液时，不进行探针针尖的清洁处理而使用探针针尖能检验约2000个芯片。因此，当蚀刻组合物包括约15重量％的乙二胺四乙酸二钾盐时，该蚀刻组合物可包括约12重量％的含氢氧化铵的含水碱液。
[实验例3]
图9示出了根据乙二胺基螯合剂的含量，蚀刻组合物对钛的清洁性能的曲线图。
在蚀刻UBM层之后，基于残留在导电凸点上的钛残留物的量，评价蚀刻组合物的清洁性能。基于EDS打磨间隔，即，不进行探针针尖的清洁处理使用探针针尖能检验的芯片数，评价蚀刻组合物的清洁性能。以与实验例1基本相同的方法来测量钛残留物的量和芯片数。在图9中，“III”表示钛残留物的量，“IV”表示EDS打磨间隔，也就是说，在EDS处理期间不进行探针针尖的清洁处理而使用探针针尖能检验的芯片数。
制备蚀刻组合物用于评价根据示例性实施方式的蚀刻组合物的清洁性能。所有的蚀刻组合物都包括约0.5重量％的醇化合物和约12重量％含氢氧化铵(NH4OH)的含水碱液。基于蚀刻组合物的总量，每种蚀刻组合物分别包括约0重量％、约5重量％、约10重量％、约12重量％以及约15重量％的乙二胺四乙酸二钾盐(EDTA-2K)，剩余为过氧化氢(H2O2)。
参照图9，当蚀刻组合物不包括乙二胺四乙酸二钾盐(EDTA-2K)时，即0重量％时，在使用蚀刻组合物蚀刻UBM层之后，钛残留物不会残留在导电凸点上。随着乙二胺四乙酸二钾盐从约0重量％增加到约15重量％，EDS打磨间隔，即不进行探针针尖的清洁处理而使用探针针尖能检验的芯片数增加。因此，蚀刻组合物的清洁性能与约0重量％～约15重量％的乙二胺基螯合剂含量成比例地增加。
该蚀刻组合物可有效地蚀刻钛层和钛钨层而不会损坏铝层、氧氮化硅层和聚酰亚胺层。此外，该蚀刻组合物可移除包括钛氧化物的杂质。因此，根据上述性能的蚀刻组合物可防止和/或减少对用于EDS处理的探针针尖的污染。
根据各实施方式，蚀刻组合物可有效地移除UBM层和杂质而不会损坏与UBM层相邻的层，并可以减少和/或防止杂质粘附在导电凸点上，该杂质的粘附可在导电凸点形成时由UBM层的蚀刻而产生。因此，在EDS处理期间杂质可不会粘附到探针卡，并可防止接触电阻的增加。此外，可降低探针针尖清洁处理的频率，从而提高生产率。
本文中已公开了示例性实施方式，且尽管使用了特定的术语，但仅以一般性和说明性的意义使用和解释它们，而并非出于限制的目的。因此，本技术领域的普通技术人员应当理解，在不脱离由所附权利要求书阐述的本发明精神和范围的前提下，可对其中的形式和细节作出各种改动。

Claims (20)

1.用于凸点下金属(UBM)层的蚀刻组合物，所述蚀刻组合物包括：
约40重量％～约90重量％的过氧化氢(H2O2)；
约1重量％～约20重量％的包括氢氧化铵(NH4OH)或氢氧化四烷基铵的含水碱液；
约0.01重量％～约10重量％的醇化合物；以及
约2重量％～约30重量％的乙二胺基螯合剂。
2.如权利要求1所述的蚀刻组合物，其中所述蚀刻组合物包括约68重量％～约77重量％的过氧化氢，约7重量％～约14重量％的包括氢氧化铵的含水碱液，约0.1重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂，且所述UBM层包括钛(Ti)。
3.如权利要求1所述的蚀刻组合物，其中所述包括氢氧化铵的含水碱液对过氧化氢的重量比为约1:6～约1:9的范围。
4.如权利要求1所述的蚀刻组合物，其中所述蚀刻组合物包括约75重量％～约83重量％的过氧化氢，约1重量％～约7重量％的包括氢氧化四烷基铵的含水碱液，约0.01重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂，且所述UBM层包括钛钨(TiW)。
5.如权利要求1所述的蚀刻组合物，其还包括约1ppm～约1000ppm的非离子表面活性剂。
6.如权利要求5所述的蚀刻组合物，其中所述非离子表面活性剂包括聚氧化乙烯与聚氧化丙烯的共聚物，或者聚乙二醇与聚丙二醇的嵌段共聚物。
7.如权利要求1所述的蚀刻组合物，其中所述含水碱液包括约25重量％～约50重量％的氢氧化铵。
8.如权利要求1所述的蚀刻组合物，其中所述含水碱液包括约15重量％～约35重量％的氢氧化四烷基铵。
9.如权利要求1所述的蚀刻组合物，其中所述乙二胺基螯合剂包括乙二胺四乙酸(EDTA)、乙二胺四乙酸二钾盐(EDTA-2K)、乙二胺四乙酸二钠盐(EDTA-2Na)或者乙二胺四乙酸四钠盐(EDTA-4Na)。
10.形成凸点结构的方法，其包括：
形成焊盘，所述焊盘电连接至衬底上的半导体芯片；
在所述衬底上形成钝化层图案，所述钝化层图案暴露所述焊盘；
在所述钝化层图案以及被所述钝化层图案暴露的焊盘上形成凸点下金属(UBM)层；
在所述UBM层上形成导电凸点；以及
利用所述导电凸点作为掩模，用蚀刻组合物移除所述UBM层的一部分，所述蚀刻组合物包括：约40重量％～约90重量％的过氧化氢(H2O2)，约1重量％～约20重量％的包括氢氧化铵(NH4OH)或氢氧化四烷基铵的含水碱液，约0.01重量％～约10重量％的醇化合物，以及约2重量％～约30重量％的乙二胺基螯合剂。
11.如权利要求10所述的方法，其中包括氢氧化铵的含水碱液对过氧化氢的重量比为约1:6～约1:9的范围。
12.如权利要求10所述的方法，其中所述蚀刻组合物包括约68重量％～约77重量％的过氧化氢，约7重量％～约14重量％的包括氢氧化铵的含水碱液，约0.1重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂，且所述UBM层包括钛(Ti)。
13.如权利要求10所述的方法，其中所述蚀刻组合物包括约75重量％～约83重量％的过氧化氢，约1重量％～约7重量％的包括氢氧化四烷基铵的含水碱液，约0.01重量％～约3重量％的醇化合物，以及约15重量％～约20重量％的乙二胺基螯合剂，且所述UBM层包括钛钨(TiW)。
14.如权利要求10所述的方法，其中所述移除UBM层的一部分包括在约40℃～约70℃的温度下使用所述蚀刻组合物对所述UBM层蚀刻约1分钟～约5分钟。
15.如权利要求10所述的方法，在移除所述UBM层之后，还包括对其上形成有导电凸点的衬底进行热处理。
16.如权利要求15所述的方法，在进行热处理之后，还包括在约20℃～约40℃的温度下使用所述蚀刻组合物对所述凸点结构清洁约30秒钟～约1分钟。
17.如权利要求10所述的方法，其中所述UBM层包括钛钨(TiW)、铬(Cr)、铜(Cu)、钛(Ti)、镍(Ni)、镍钒(NiV)、钯(Pd)、铬/铜(Cr/Cu)、钛钨/铜(TiW/Cu)、钛钨/金(TiW/Ag)和镍钒/铜(NiV/Cu)中的至少一种。
18.如权利要求10所述的方法，其中所述非离子表面活性剂包括聚氧化乙烯与聚氧化丙烯的共聚物，或者聚乙二醇与聚丙二醇的嵌段共聚物。
19.如权利要求10所述的方法，其中所述含水碱液包括约25重量％～约50重量％的氢氧化铵或约15重量％～约35重量％的氢氧化四烷基铵。
20.如权利要求10所述的方法，其中所述焊盘包括铝，且所述钝化层包括聚酰亚胺或氧氮化硅中的至少一种。
CN2008101818303A 2007-11-22 2008-11-24 使用凸点下金属层用蚀刻组合物形成凸点结构的方法 Active CN101440491B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20070119639 2007-11-22
KR20070119639 2007-11-22
KR2007-0119639 2007-11-22
KR2008-0092821 2008-09-22
KR20080092821 2008-09-22
KR1020080092821A KR101512490B1 (ko) 2007-11-22 2008-09-22 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법

Publications (2)

Publication Number Publication Date
CN101440491A true CN101440491A (zh) 2009-05-27
CN101440491B CN101440491B (zh) 2013-06-05

Family

ID=40725093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101818303A Active CN101440491B (zh) 2007-11-22 2008-11-24 使用凸点下金属层用蚀刻组合物形成凸点结构的方法

Country Status (3)

Country Link
KR (1) KR101512490B1 (zh)
CN (1) CN101440491B (zh)
TW (1) TWI456089B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103046052A (zh) * 2012-12-27 2013-04-17 广东山之风环保科技有限公司 环保型含钛膜层的退除液及其使用方法
CN105274526A (zh) * 2014-06-30 2016-01-27 东友精细化工有限公司 蚀刻液组合物及使用其制造液晶显示器用阵列基板的方法
CN105304503A (zh) * 2014-05-29 2016-02-03 应用材料公司 蚀刻工艺中减少的钛底切

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278426B1 (ko) * 2010-09-02 2013-06-24 삼성전기주식회사 반도체 패키지 기판의 제조방법
KR102258660B1 (ko) 2013-09-17 2021-06-02 삼성전자주식회사 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US20030234184A1 (en) * 2001-03-14 2003-12-25 Applied Materials, Inc. Method and composition for polishing a substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015505A (en) 1997-10-30 2000-01-18 International Business Machines Corporation Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US6358788B1 (en) * 1999-08-30 2002-03-19 Micron Technology, Inc. Method of fabricating a wordline in a memory array of a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US20030234184A1 (en) * 2001-03-14 2003-12-25 Applied Materials, Inc. Method and composition for polishing a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103046052A (zh) * 2012-12-27 2013-04-17 广东山之风环保科技有限公司 环保型含钛膜层的退除液及其使用方法
CN103046052B (zh) * 2012-12-27 2016-01-20 广东山之风环保科技有限公司 环保型含钛膜层的退除液及其使用方法
CN105304503A (zh) * 2014-05-29 2016-02-03 应用材料公司 蚀刻工艺中减少的钛底切
CN105274526A (zh) * 2014-06-30 2016-01-27 东友精细化工有限公司 蚀刻液组合物及使用其制造液晶显示器用阵列基板的方法

Also Published As

Publication number Publication date
KR20090053679A (ko) 2009-05-27
CN101440491B (zh) 2013-06-05
TWI456089B (zh) 2014-10-11
KR101512490B1 (ko) 2015-04-17
TW200934890A (en) 2009-08-16

Similar Documents

Publication Publication Date Title
US8110508B2 (en) Method of forming a bump structure using an etching composition for an under bump metallurgy layer
US20020058412A1 (en) Method for manufacturing a semiconductor device
CN101440491B (zh) 使用凸点下金属层用蚀刻组合物形成凸点结构的方法
DE102004047730B4 (de) Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
US9627342B2 (en) Electronic component and method of manufacturing electronic component
JP3065508B2 (ja) Ｃ４製造のためのＴｉＷの選択的エッチング
KR19990036631A (ko) 전기도금된 제어된 붕괴 칩 접속부의 존재하에서 티탄-텅스텐을에칭시키는 개선된 방법
CN101701156B (zh) 晶片划片期间抑制腐蚀和去除表面污染物的方法和其采用的组合物
Hutt et al. Electroless nickel bumping of aluminum bondpads. I. Surface pretreatment and activation
US20110027987A1 (en) Method and apparatus for manufacturing semiconductor device
JP2690026B2 (ja) 薄膜相互接続回路およびその形成方法
US6715663B2 (en) Wire-bond process flow for copper metal-six, structures achieved thereby, and testing method
US20200373226A1 (en) Bonding wire for semiconductor device
WO2020208998A1 (ja) 半導体装置及びその製造方法
JP7046047B2 (ja) 半導体ウェハ、及びその製造方法
EP3712298A1 (en) Semiconductor substrate and manufacturing method therefor
JP6873311B2 (ja) 半導体素子及びその製造方法
Liu et al. Surface Treatments and Bondability of Copper Thick Film Circuits
Lin et al. BUMPING PROCESS ON INTEGRATED CIRCUITS BY ty; ELECTROLESS PLATING
JP2001044315A (ja) はんだボール接続用端子とそのはんだボール接続用端子の形成方法及びそのはんだボール接続端子を有する半導体パッケージ用基板並びに半導体パッケージ用基板の製造方法
JP2001102726A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant