CN101438352B - 具有减少的漏电流的闪存编程及验证 - Google Patents
具有减少的漏电流的闪存编程及验证 Download PDFInfo
- Publication number
- CN101438352B CN101438352B CN200780016302.6A CN200780016302A CN101438352B CN 101438352 B CN101438352 B CN 101438352B CN 200780016302 A CN200780016302 A CN 200780016302A CN 101438352 B CN101438352 B CN 101438352B
- Authority
- CN
- China
- Prior art keywords
- bias voltage
- voltage
- bit line
- object element
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title abstract description 50
- 238000012795 verification Methods 0.000 title abstract description 34
- 238000000034 method Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 48
- 238000005516 engineering process Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000005055 memory storage Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
根据本发明的例示实施例所组构的闪存系统(300)，使用虚拟接地阵列架构(302)。于编程(programming)操作期间，目标存储单元(406)被正源极偏压电压予以偏压，以减少或去除可能流经该目标存储单元(406)之漏电流(leakage current)。于验证(verification)操作(编程验证、软编程验证(soft program verify)，抹除验证(erase verify))期间，亦可施加正源极偏压电压至目标存储单元(506)，以减少或去除于该验证操作中可能导致错误之漏电流。
Description
技术领域
本发明的实施例为大致有关于闪存装置。更详而言之，本发明的实施例为有关于用于闪存装置的编程与验证操作。
背景技术
闪存是电子存储媒介中的一种类型，能在失去操作电源时保持其资料。于可用之生命周期期间(对典型的闪存装置而言，可达一百万次的写入周期)，闪存可被编程、抹除(erased)、与再编程。闪存在一些消费性、商业性、和其它应用上，日渐成为广受欢迎之可靠、精简、与不昂贵的非易失性(nonvolatile)存储。随着电子装置变得越来越小，在集成电路存储组件(例如，闪存单元)上增加每单位面积所能储存的资料量亦变得必要。于此考量上，一个习知闪存技术乃基于利用电荷捕捉(trapping)介电质组件之存储单元(cell)，该电荷捕捉介电质组件能够储存二个位(bit)的资料。于此种设置中，利用于该电荷捕捉介电质组件之一侧的第一电荷储存区域可储存一个位，而利用于该电荷捕捉介电质组件之另一侧的第二电荷储存区域则可储存第二个位。
图1为习知双位(dual bit)存储单元100的剖面图。存储单元100包含氮化硅层102、以及P型半导体衬底(substrate)104，该P型半导体衬底104具有第一埋入式(buried)接面区域106以及第二埋入式接面区域108。第一埋入式接面区域106与第二埋入式接面区域108分别由N+半导体材料形成。氮化硅层102系介于二个氧化硅层(以组件符号110与112所标识)之间。
覆于氧化硅层110上为多晶硅(polysilicon)闸极114。闸极114掺杂N型杂质(例如，磷)。存储单元100可储存二个资料位：由虚线圆圈116所代表之左位；以及由虚线圆圈118所代表之右位。于实际应用上，存储单元100通常为对称的，且第一埋入式接面区域106与第二埋入式接面区域108是可互换的。在这点上，第一埋入式接面区域106可做为相对于右位118的源极区域；而第二埋入式接面区域108则可做为相对于右位118的漏极区域。相反地，第二埋入式接面区域108可做为相对于左位116的源极区域；而第一埋入式接面区域106则可做为相对于左位116的漏极区域。
图2为根据习知虚拟接地阵列架构(virtual ground arrayarchitecture)200(实际之阵列架构可包含数千个双位记忆单元)排列的复数个双位存储单元的简化图。阵列架构200包含上述之形成于半导体衬底中的一些埋入式位线。图2显示三条埋入式位线(组件符号为202、204、与206)，对于阵列架构200中之存储单元而言，每一条埋入式位线可作用为漏极或源极。阵列架构200亦包含一些字符线，用来控制该等存储单元的闸极电压。图2显示四条字符线(组件符号为208、210、212、与214)，这些字符线通常与该等位线形成垂直交叉之图样。虽于图2中未予以显示，但电荷捕捉介电质材料通常介于该等位线与该等字符线的接面之间。图2中之虚线代表于阵列架构200中之二个双位存储单元：第一单元216与第二单元218。尤其，位线204是由第一单元216与第二单元218所共享。阵列架构200系已知为虚拟接地架构，因为接地电位可被施加于任何所选取的位线，而且不需要任何具有固定之接地电位的位线。
阵列架构200之控制逻辑与线路在习知闪存操作(例如：编程、读取、抹除、与软编程(soft programming))期间掌管了该等存储单元之选择、于该等字符线所施加之电压、以及于该等位线所施加之电压。利用导电金属线与位线触点(contact)而将电压传至该等位线。图2中显示三条导电金属线(组件符号为220、222、与224)与三个位线触点(组件符号为226、228、与230)。对给定的位线而言，由于该等位线之电阻非常高，故每16条字符线使用一位线触点。
存储单元100之编程可藉由已知之热电子注入技术(信道热电子或CHE编程)而予以完成。根据习知之编程技术，藉由透过适当选取的字符线施加相对高之编程电压至闸极114、将对应于第一埋入式接面区域106(于此例中做为源极)之该位线予以接地、以及施加相对高之漏极偏压电压至对应于第二埋入式接面区域108(于此例中做为漏极)之该位线，该右位118可予以编程。相反地，藉由透过适当选取的字符线施加相对高之编程电压至闸极114、将对应于第二埋入式接面区域108(于此例中做为源极)之该位线予以接地、以及施加相对高之漏极偏压电压至对应于第一埋入式接面区域106(于此例中做为漏极)之该位线，该左位116可予以编程。
再次参照图2，以虚拟接地架构排列的闪存阵列的习知CHE编程可能于未选取之字符线之下方、于该等字符线之间、以及于位线接触面积中导致过度之电流漏流，且，因此，将造成过度之电力消耗。此种位线漏电流(leakage current)会对所需之编程电流增加数十个微安培(microampere)，这对此种闪存阵列的操作特性而言，是相当显著的量。此外，由于该等单元之自然退化，当该阵列已经历了许多次的编程-抹除周期后，此寄生漏电流的量能增加大约达两个数量级(100x)。于低功率应用上，例如，可携式电子产品、无线电话或类似之产品，将相当不愿意见到此过度之漏电流。于实际之闪存装置中，过度的漏电流可能有其它负面影响，例如，于编程操作期间，不希望减少传送至该单元之漏极的电压。
对虚拟接地架构而言，于习知的验证操作期间-软编程验证、抹除验证、以及编程验证，亦会产生位线漏电流。然而，此等验证操作类似于以上所述之该等编程操作，施加了较低之字符线电压与较低之漏极偏压电压。此等验证操作之目的系根据特定的验证操作，用以决定是否目标存储单元的临界电压(VT)是在对应于可接受之抹除状态或可接受之编程状态的希望范围内。不管正在验证之特定VT如何，该验证操作于目标存储单元中产生非常低的验证电流，并且将该验证电流与由参考存储单元所产生之参考电流作比较。因为测量电路测量到兼有任何漏电流的实际验证电流，故位线漏电流(即使是少量的)会于验证操作中引起错误。
因此，于虚拟接地架构中之存储单元之编程期间，乐于见到将漏电流予以控制、减少或去除。此外，于虚拟接地架构中之存储单元的验证操作期间，乐于见到将漏电流予以控制、减少或去除。再者，藉由后续详述及所附之申请专利范围，配合随附图式与前述之技术领域与背景，本发明之实施例的其它想要的特征和特性将变得显而易见。
发明内容
如在此所述之一种闪存编程技术，可用于以虚拟接地架构排列的存储单元。该编程技术减少了在编程期间的位线漏电流，因而节省电力。如在此所述之各种闪存验证技术，亦可用于以虚拟接地架构排列的存储单元。该等验证技术降低了所量测之电流中的位线漏电流成分，致使由目标单元所产生之实际验证电流的评估更为精确。
本发明之以上以及其它态样可藉由编程非易失性存储存储装置的方法而在一个实施例中施行，该非易失性存储存储装置具有以虚拟接地架构排列的单元的阵列，各单元包含对应于在该阵列中之字符线的闸极、对应于在该阵列中的位线的可选取之源极/漏极、以及对应于在该阵列中的位线的可选取之漏极/源极。该方法包含：选取于该阵列中之目标单元用于编程；将编程电压施加到对应于该目标单元的该字符线；将漏极偏压电压施加到对应于该目标单元之漏极的第一可选取的位线；以及在对应于该目标单元之源极的第二可选取的位线处建立正源极偏压电压。
本发明之以上以及其它态样可亦藉由验证对非易失性存储存储装置执行之操作的方法而在一个实施例中施行，该非易失性存储存储装置具有以虚拟接地架构排列的单元的阵列，各单元包含对应于在该阵列中之字符线的闸极、对应于在该阵列中的位线的可选取之源极/漏极、以及对应于在该阵列中的位线的可选取之漏极/源极。该方法包含：将验证电压施加到对应于目标单元的该字符线；将漏极偏压电压施加到对应于该目标单元之漏极的第一可选取的位线；在对应于该目标单元之源极的第二可选取的位线处，以正源极偏压电压来控制位线漏电流；以及处理流经该目标单元的验证电流。
附图说明
当结合图式参照详述及申请专利范围时，可更完整地了解本发明，其中类似的组件符号表示图式中相似的组件。
图1为习知双位存储单元的剖面图；
图2为根据习知虚拟接地阵列架构排列的复数个双位存储单元的简化图；
图3为根据本发明之例示实施例所组构之闪存系统的示意图；
图4为描绘根据本发明之例示实施例的编程操作的示意图；
图5为针对接地之源极中漏电流对漏极电压的图；
图6为针对不同的漏极偏压电压中漏电流对所施加之源极偏压电压的图；
图7为描绘根据本发明之例示实施例的验证操作的示意图；以及
图8显示在例示双位存储单元阵列中之一些单元的抹除单元临界电压分布与编程单元临界电压分布与需要软编程之过度抹除单元一起的分布图。
主要组件符号说明
100 存储单元
102 氮化硅层
104 P形半导体衬底
106 第一埋入式接面区域
108 第二埋入式接面区域
110、112 氧化硅层
114 闸极
200 虚拟接地阵列架构、阵列架构
202、204、206 位线
208、210、212、214 字符线
216 第一单元
218 第二单元
220、222、224 导电金属线
226、228、230 位线触点
300 闪存系统、系统
302 核心单元阵列
304 地址译码器
306 位线选取与控制逻辑
308 字符线选取与控制逻辑
310 命令逻辑组件
312 状态机
314 电压产生器组件
402、502 字符线、选取之字符线
404、504 字符线、未选取之字符线
406、506 目标单元
408、508 电阻组件
600 分布图
602 抹除单元临界电压分布
604 编程单元临界电压分布
606 已过度抹除之单元(斜线区域)
608 软编程验证参考位准
610 抹除验证参考位准
612 编程验证参考位准
BL1 位线、第一位线
BL2 位线、第二位线
IPR 编程电流 ILEAK 漏电流
IVFY 验证电流 VD 漏极偏压电压
VG 编程电压 VS 源极偏压电压
VT 临界电压
具体实施方式
以下之详细说明本质上仅为例示性，并不是用以限定本发明之实施例，或此等实施例的应用与使用。再者，并非意欲受到在先前之技术领域、背景、发明内容或以下之详细描述中提出之明示或暗示的理论所限制。
可就功能及/或逻辑模块组件(block component)、以及各种处理步骤而于此描述本发明之实施例。应了解，可藉由组构成执行特定功能之任何数目之硬件、软件、及/或韧体组件而实现此种模块组件。举例言之，本发明之实施例可使用各种集成电路组件，例如，存储组件、数字信号处理组件、逻辑组件、对照表(look-up table)、或类似者，该集成电路组件可在一个或多个微处理器或其它控制装置之控制下执行多样功能。另外，凡熟悉该项技艺之人士可了解到本发明之实施例可结合任何数目之数据传输协议而予以施行，，而于此所描述之系统仅为本发明之一个实施例。
为求简要，关于晶体管设计与制造、闪存装置之控制、存储单元编程、存储单元抹除、存储单元软编程、存储单元验证操作、以及该等装置与系统(以及该等装置与系统之个别的操作组件)之其它功能态样的习知技术，在此可不详细描述。再者，在此所含之各种图标中所示之连接线系用以代表例示的功能关联性及/或在各种组件之间的实体耦合。应注意，许多替代或额外之功能关联性或实体连接可展现于本发明之实施例中。
如于此所使用者，“节点(node)”意指任何内部或外部参考点、连接点、接面、信号线、导电组件、或类似者，于节点中有给定之信号、逻辑位准、电压、资料型样、电流、或数量。此外，两个或两个以上之节点将可藉由一个实体组件来实现(并且能够多任务(multiplex)、调变(modulate)、或甚至对在共享模式所接收或输出者区别两个或两个以上之信号)。
下列叙述指的是“连接”或“耦合”在一起的组件或节点或特征。如于此所使用者，除非有以不同方式明确陈述，“连接”系指一个组件/节点/特征与另一组件/节点/特征直接地接合(或直接地相连)，且非必要为机械上的。同样地，除非有以不同方式明确陈述，“耦合”系指一个组件/节点/特征与另一组件/节点/特征直接地或间接地接合(或直接地或间接地相连)，且非必要为机械上的。因此，虽然图3所示之示意图描绘了组件的一个例示设置，但额外之中间组件(intervening element)、装置、特征、或组件仍可展现于本发明之实施例中(假定系统之功能性没有受到不利地影响)。
图3为根据本发明之例示实施例所组构的闪存系统300的示意图。系统300为实施例之简化图标，而系统300的实际部署可包含习知之组件、逻辑、组件、以及于图3中未显示之功能性。简而言之，系统300系用于执行编程、验证、软编程、以及抹除使用虚拟接地架构的核心单元阵列302。就此而言，在核心单元阵列302内之存储单元可为双位存储单元(见图1)、单位元存储单元、或为任何合适组构之闪存单元。于实际之实施例中，核心单元阵列302系分成复数个扇区(sector)，其中，于扇区内之存储单元系透过分享相同扇区地址之所有字符线而群集在一起。应了解，核心单元阵列302能以任何数目的不同组构来实现，举例而言，包括16个正常(normal)位以及16个互补(complimentary)位于16个单元上的128,000个单元。此外，核心单元阵列302可使用任何扇区数目(于实际之限制内)。
闪存系统300包含耦合至核心单元阵列302之地址译码器304，于对核心单元阵列302所执行之各种操作(例如，编程、读取、确认、软编程、抹除)期间，用于译码输入及/或输出(I/O)信号。于此范例中，地址译码器304从系统控制器(未图标)或类似者接收地址总线信息。地址译码器304可耦合至位线选取与控制逻辑306，该位线选取与控制逻辑306系适当地组构成选取一条或多条所需的位线，用以支持如在此所述之各种闪存操作。同样地，地址译码器304可耦合至字符线选取与控制逻辑308，该字符线选取与控制逻辑308系适当地组构成选取一条或多条所需之字符线，用以支持如在此所述之各种闪存操作。系统300可使用已知之寻址(addressing)与交换(switching)技术以选取于核心单元阵列302中之所需之目标单元(或复数个目标单元)，用于编程、软编程、读取、抹除、编程验证、抹除验证、软编程验证等等。
闪存系统300可亦利用命令逻辑组件310，该命令逻辑组件310可包含状态机(state machine)312或可与该状态机312相连。于系统300之例示实施例中，命令逻辑组件310及/或状态机312可以一般目的之处理器、内容可寻址存储、数字信号处理器、特殊应用集成电路、场可编程闸极阵列、任何合适之可程化逻辑装置、离散(discrete)闸极或晶体管逻辑、离散硬件组件、或其任何组合来实作或执行，设计成执行在此所描述之功能。就此而言，处理器可实现为微处理器、控制器、微控制器、或状态机。处理器亦可实作为运算装置之组合，例如，数字信号处理器与微处理器之组合、复数个微处理器、一个或多个微处理器与数字信号处理器核心之连接、或任何其它此等组构。
于此范例中，命令逻辑组件310系利用适合之互连组件(interconnection element)、结构、或架构而耦合至核心单元阵列302。命令逻辑组件310与状态机312可自与系统控制器或与类似者所连接的数据总线接收命令或指令。该等命令或指令将引动(invoke)内嵌于命令逻辑组件310与状态机312中之算法。该算法执行关于编程、读取、抹除、软编程、验证、以及在此所描述之其它操作的各种工作与程序。此外，与在此所揭露之实施例有关而描述之方法或算法的步骤，可直接以硬件、以韧体、以藉由处理器所执行之软件模块、或以其任何实际之组合来实现。软件模块可位于RAM存储、闪存、ROM存储、EPROM存储、EEPROM存储、缓存器、硬盘、可移式磁盘、CD-ROM、或在该技术领域中已知之任何其它形式的储存媒体。
闪存系统300可亦包含电压产生器组件314，该电压产生组件314耦合至核心单元阵列302、命令逻辑组件310、以及状态机312。电压产生器组件314系由命令逻辑组件310及/或状态机312所控制。电压产生器组件314系适当地组构成产生所需之电压，该电压系与编程、读取、抹除、软编程、以及验证核心单元阵列302中之存储单元有关。举例言之，电压产生器组件314可包含或利用一个或多个电荷泵(chargepump)、一个或多个电压分配器(voltage divider)电路、及/或一个或多个不同的电压源。电压产生器组件314可被设计成提供任何数目之固定、可变、及/或动态可调整的电压讯号。如以下所详述者，电压产生器组件314系组构成产生并施加下列电压至核心单元阵列302，而无任何限制：被施加至目标单元之字符线的编程电压(VG)；被施加至目标单元的可选取位线的漏极偏压电压(VD)；被施加至目标单元的可选取位线的源极偏压电压(Vs)；被施加至目标单元之字符线的验证电压；被施加至参考单元之字符线的验证电压；以及被施加至该参考单元的偏压电压。
图4为描绘根据本发明之例示实施例的CHE编程操作的示意图。图4显示于以虚拟接地架构排列的存储存储装置阵列内的四个存储单元。虽并非为本发明之必要条件，但这些存储单元可为如前所述之双位存储单元；各单元包含对应于该阵列中之字符线的闸极、各单元包含对应于该阵列中之一条位线的可选取之源极/漏极、以及各单元包含对应于该阵列中之另一位线的可选取之漏极/源极。就此而言，图4显示第一位线BL1、第二位线BL2、被选取之字符线402、三条未被选取之字符线404、以及于该阵列中之目标单元406。实际上，未选取之字符线404为接地。目标单元406代表已被选取用于编程的存储单元，而其余三个单元则代表尚未被选取用于编程的单元。虽于图4中未显示，但该阵列将典型地包含不须被选取用于编程目标单元406的额外位线。未被选取的位线系处于浮接(floating)状态或连接至极高之电阻以有效地产生开路(open circuit)状况。
于双位存储单元之情形中，图4描绘出对右位之编程操作：编程电压被施加至对应于目标单元406的字符线，亦即，字符线402；以及，漏极偏压电压被施加至对应于目标单元406之漏极的可选取的位线，亦即，BL2。根据习知的编程技术，BL1为接地(换句话说，于图4中之电阻组件408并不存在)。对此种习知的编程而言，该编程电压典型地大约为9.5伏特(volt)，漏极偏压电压典型地大约为4.0伏特，以及源极偏压电压则为接地而为0伏特。这些习知之编程条件，将于未被选取之字符线404之下、该阵列中之字符线之间、及/或该阵列的位线接触面积中潜在地导致过度的位线电流泄漏。图5显示此位线电流泄漏效应。图5为具有512条字符线之例示虚拟接地存储单元阵列中源极为接地的漏电流对漏极电压之图，其中，水平轴表示漏极偏压电压，而垂直轴则表示位线漏电流。如图5所示，随着漏极偏压电压增加，位线漏电流亦将增加，而对于大多数之漏极偏压电压而言(于此例中，大约高于2.7伏特)，该漏电流会超过10微安培。再次参照图4，想要之编程电流系标为IPR，而不想要的位线漏电流则标为ILEAK。该漏电流流经该阵列，且在编程操作期间导致浪费之电力消耗。于闪存装置之生命期间，此寄生漏电流典型地增加，于后续之编程操作期间导致甚至更多浪费的电力消耗。
根据本发明之实施例的编程操作亦可参照图4来描述。为解决过度漏电流的问题，于对应于目标单元406之源极(于此例中为BL1)的可选取的位线处建立正源极偏压电压。此正且非零之源极偏压电压系于图4中标为Vs。于例示实施例中，正源极偏压电压可控制位线漏电流，且响应该阵列之写入周期状态、响应该装置之寿命、及/或响应其它操作条件、参数或规格，该正源极偏压电压可被适当地调整以达到该装置之想要的位线泄漏容差(tolerance)。
可利用任何适合之技术、电路、结构或架构来进行建立正源极偏压电压。举例言之，可利用适当地组构之电压产生器(例如，于图3中之电压产生器组件314)而主动地产生该正源极偏压电压。然后，该主动地产生之源极偏压电压可透过其各别之金属线与位线触点(见图2)被施加至BL1。或者，可藉由该闪存装置被动地产生该正源极偏压电压。举例言之，可响应流经目标单元406之电流、响应流经BL1之电流、或类似者而被动地产生该源极偏压电压。此种被动电压产生可利用被耦合于BL1与接地之间的被动电阻组件408而予以完成，如图4中所示者。流至接地的电流导致了跨于电阻组件408之电压降(voltagedrop)，并且，因此，对应于BL1节点之Vs电位将被拉高(pulled up)。电阻组件408之特定值系根据想要的源极偏压电压、以及根据在此编程期间将流经电阻组件408的电流之预估量来选取。尤其，电阻组件408系以虚线显示以表示于闪存装置中包含该电阻组件408系视需要而定的。
以下之电压范围为典型用于执行以上所述之新编程技术的例示的闪存装置(具有双位存储单元阵列)：编程电压为介于8.0伏特与11.0伏特之间；漏极偏压电压为介于3.5伏特与5.0伏特之间；以及，正源极偏压电压为介于0.3伏特与1.0伏特之间。在有接地之源极的情况下，增加与在习知编程操作期间所使用之漏极偏压电压有关的漏极偏压电压亦可能为必要的。因而，该闪存装置可适当地组构成响应于正源极偏压电压，调整漏极偏压电压。举例言之，若习知之编程操作利用4.0伏特之漏极偏压电压以及接地之源极(BL1为接地)，则根据本发明之对应之编程操作可使用4.4伏特之漏极偏压电压以及0.6伏特之源极偏压电压(例如，0.6伏特被建立在BL1)。于实际应用上，漏极源极偏压电压之增加无须等于所需之源极偏压电压，而漏极至源极(drain-to-source)偏压电压之增加则可小于所需之源极偏压电压。
于实际应用上，各单元的位线系形成于半导体衬底中，如上所述于双位存储单元100(见图1)之说明中。关于编程操作，该半导体衬底典型为接地。于此范例中，各单元之该等位线具有N型导电率，而该半导体衬底则具有P型导电率。因而，于BL1建立正源极偏压电压减少了从BL1到BL2的位线漏电流。换句话说，该正源极偏压电压导致了BL1至衬底之接面处的反向偏压(reverse bias)，此将停止自BL1至BL2之漏电流电流。
图6为针对用于具有512条字符线之例示虚拟接地存储单元阵列的不同漏极偏压电压中，漏电流对所施加之源极偏压电压的图，其中，水平轴表示该正源极偏压电压，而垂直轴则表示位线漏电流。每一描点(plot)代表不同之漏极偏压电压。此图显示典型测量到之视位于各种高VDS电位处之Vs而定的漏电流。一般而言，就给定之Vs而言，漏电流的量会随着VDS之增加而增加。此外，就给定之VDS而言，漏电流的量会随着VS之增加而减少。因此，所施加之Vs的确切选取系取决于特定之闪存装置所允许之最大漏电流容差。于图6中，举例言之，对所有之Vds电位而言，为达到每一位线之漏电流小于10微安培，必须施加最少量为大约0.6伏特之Vs。若该特定之装置规格可容许较多之漏电流，则可应用较低之Vs电位。
于上所述之编程技术也促进使用具有较短信道长度之单元而不会于编程操作期间产生过度之泄漏。一般而言，由于信道电阻之减少，当信道长度减少时，漏电流会增加。因而，当闪存装置尺寸缩小时，漏电流变得更形显著。利用适当地调整之Vs电压可减少此种漏电流，使得能够实现较短之信道长度而不会有显著的操作电力损耗。
图7为描绘根据本发明之实施例的验证操作的示意图。图7显示以虚拟接地架构排列的存储存储装置阵列内的四个存储单元。于图7中之该等存储单元之设置与操作系均类似于以上所述之图4，而共同之特征、组件、以及功能性在此将不再赘述。图7显示第一位线BL1、第二位线BL2、被选取之字符线502、三条未被选取之字符线504、于该阵列中之目标单元506、以及耦合于BL1与接地之间的视需要之电阻组件508。目标单元506代表已被选取用于验证操作(例如，编程验证、软编程验证、或抹除验证)的单元，而其余三个存储单元则代表尚未被选取用于验证之单元。
取决于特定的验证操作，执行闪存验证操作，用以检查是否目标存储单元之VT是在对应于可接受之抹除状态或可接受之编程状态的所需范围内。单元的临界电压VT，系定义为闸极电压，于该闸极电压单元传导参考电流(典型地，该参考电流位准约为10微安培)于固定之漏极至源极电压(典型地，约为1.2伏特)。就此而言，图8显示在例示双位存储单元阵列中之一些单元的抹除单元临界电压分布与编程单元临界电压分布，以及需要软编程之过度抹除(over-erased)单元的分布图600。尤其，图8显示了例示双位存储阵列之特性单元临界电压分布曲线，显示所需之抹除单元临界电压分布602、以及所需之编程单元临界电压分布604。
在抹除操作后，一些单元可能已被过度抹除(over-erased)，对已过度抹除之该等单元(斜线区域606)而言，产生过低之VT值，可能会导致后续之读取、编程验证、或抹除操作的问题。软编程技术典型地系用以改正该等已被过度抹除之单元，藉由将一个或多个软编程脉冲施加至该等已被过度抹除之单元。软编程将这些单元之低VT拉高而高于软编程验证VT参考位准(以组件符号608标识)，以有效地缩窄于阵列中已被抹除之单元的VT分布。软编程验证系藉由将目标存储单元中所产生之电流与传导参考电流之参考存储单元的电流(典型地，该参考电流位准约为10微安培)作比较来执行。于此范例中，该软编程验证VT参考位准为0.7伏特(以组件符号608标识)。
于抹除操作之后，一些单元可仍保持为未抹除完全(under-erased)，对这些未抹除完全之单元而言，将产生过高之VT值。于此范例中，若单元之VT超过1.7伏特(以组件符号610标识)，则该单元将为未抹除完全、未抹除(un-erased)、或已编程的。抹除验证系藉由将目标存储单元中所产生之电流与传导参考电流之参考存储单元的电流作比较来执行。于此范例中，该抹除验证VT参考位准为1.7伏特。若单元为未抹除完全，则一个或多个额外之抹除脉冲将被施加至该单元，藉以使该单元之VT能低于抹除验证VT参考位准。
于编程操作后，一些单元可仍保持为未编程完全(under-programmed)，对这些未编程完全之存储单元而言，将产生出过低之VT值。习知之编程技术系藉由施加一个或多个额外之编程脉冲至未编程完全之单元来改正该未编程完全之单元，。此种额外编程提高(或改正)了这些单元上之低VT。编程验证系藉由将目标存储单元所产生之电流与传导参考电流之参考存储单元的电流作比较来执行。于此范例中，该编程验证VT参考位准为4.0伏特(以组件符号612标识)。
图7为描绘用于左位之一般验证操作：施加验证电压至对应于目标单元506之字符线，即，字符线502；以及，施加漏极偏压电压至对应于目标单元506之漏极的可选取的位线，即，位线BL2。根据习知的验证技术，BL1为接地(换言之，于图2中所示之电阻组件508并不存在)。就此种习知验证而言，该漏极偏压电压典型地约为1.2伏特，而该源极偏压电压则予以接地而为0伏特。这些习知的验证条件于未被选取之字符线504之下、于该阵列中之字符线之间、及/或于该阵列的位线接触面积中(如以上于习知之编程操作中所述者)可潜在地导致过度的位线电流漏流。于图7中，想要的验证电流标为IVFY，而不想要的位线漏电流则标为ILEAK。该漏电流流经BL2，且可能当验证程序在比较于BL2所量得之电流与参考电流时导致错误产生。于验证操作期间，此问题系特别重要，其典型地需要将非常低的电流(例如，仅为10微安培)精确地传导流经该目标单元。在如此低的验证电流下，即便是些微之漏电流(例如，4微安培)亦能于验证程序中引进显著之错误。
根据本发明之实施例的验证操作亦可参照图7予以描述。以下之叙述适用于编程验证操作、抹除验证操作、以及软编程验证操作。为解决过度漏电流之问题，于对应于目标单元506之源极(于此例中为BL1)的可选取的位线处建立正源极偏压电压。于图7中，此正且非零之源极偏压电压系标为Vs。于例示实施例中，正源极偏压电压可控制位线漏电流，且响应该阵列之写入周期状态、响应该装置之寿命、及/或响应其它操作条件、参数或规格，该正源极偏压电压可被适当地调整以达到该装置想要的位线泄漏容差。
可利用任何合适之技术、电路、结构、或架构来执行建立该正源极偏压电压。尤其，可使用，例如，于图4中所述之新编程操作的技术，可主动地或被动地产生该正源极偏压电压。
取决于特定的验证操作，该验证电压可代表编程验证电压、抹除验证电压、或软编程验证电压。该特定之电压位准可根据想要的或预期的验证电流而变动。以下之电压范围系典型用于实行在此所述的验证技术的例示闪存装置(具有双位存储单元之阵列)，：该漏极偏压电压介于1.0伏特与1.5伏特之间；而该正源极偏压电压则介于0.2伏特与0.4伏特之间。就如上所述对编程操作而言，增加与在习知验证操作期间所使用之漏极偏压电压有关的漏极偏压电压亦可能为必要的。亦如上所述对该编程操作而言，该半导体衬底于验证操期间典型地为接地，并且于BL1处建立正源极偏压电压减少了自BL1到BL2的位线漏电流。
实际上，该正源极偏压电压可显著地减少或消除该ILEAK成分，致使该IVFY电流可被准确地处理。换言之，根据本发明之例示实施例的验证操作并未包含习知的验证操作中的内在错误来源。于例示实施例中，施加正Vs偏压电位能将漏电流控制至可容许之范围内，例如，一微安培。该闪存系统得到流经该目标单元的量测电流(再次地，此量测电流包含微小(若有的话)的位线漏电流)、以参考单元产生对应之参考电流、以及比较该量测电流与该参考电流，藉以得到比较指示标(comparison indicator)。于理想上，该量测电流将非常地接近实际的验证电流。基于该比较指示标，该闪存系统可继而决定用于该目标单元之给定的VT是否合适。
参考图8，于编程验证操作期间，该闪存系统可决定是否该比较指示标对应于高于或低于该编程验证参考位准612之VT。同样地，于抹除验证操作期间，该闪存系统可决定是否该比较指示标对应于高于或低于该抹除验证参考位准610之VT。同样地，于软编程验证操作期间，该闪存系统可决定是否该比较指示标对应于高于或低于该软编程验证参考位准608之VT。该量测电流与该参考电流之该比较，以及该比较之结果的处理，可根据已知方法来执行。此种已知态样的闪存验证操作在此将不详细说明。
虽然已在先前详细描述中提出至少一个例示实施例，但应了解存在有大量的变化。亦应了解，在此所述之例示实施例并非意欲以任何方式限制本发明之范畴、应用性或组构。相反地，先前之详述将提供熟习该技艺者方便的蓝图用于实作所述之实施例。应了解到，在不脱离本发明之范畴下，可对组件的功能与组构作各种改变，其中本发明之范畴系由所附之申请专利范围所界定，该申请专利范围包含了于提出此申请案之当时的已知等效及预见等效者。
Claims (9)
1.一种非易失性存储装置的编程方法，该非易失性存储装置具有以虚拟接地架构排列的单元阵列(302)，每一单元包含对应于在该阵列(302)中字符线(402)的闸极、对应于在该阵列(302)中位线(BL1，BL2)的可选取的源极/漏极、以及对应于在该阵列(302)中位线(BL2，BL1)的可选取的漏极/源极，该方法包括：
在该阵列(302)中选取目标单元(406)用于编程，其中，该选取是通过地址译码器(304)、位线选取与控制逻辑(306)与字符线选取与控制逻辑(308)，从而对该阵列(302)中的目标单元(406)做选取；
施加编程电压至对应于该目标单元(406)的字符线(402)；
施加漏极偏压电压至对应于该目标单元(406)的漏极的第一可选取的位线(BL2)；
在对应于该目标单元(406)的源极的第二可选取的位线(BL1)处，建立正源极偏压电压，其中，响应该阵列的写入周期状态而调整该正源极偏压电压；
响应流经该目标单元(406)的电流以及该第二可选取的位线(BL1)的电流，使流至接地的电流导致跨于电阻组件(408)的电压降，并且拉高对应于该第二可选取的位线(BL1)节点的Vs电位；以及
施加编程脉冲至未编程完全的目标单元(406)，以改正该目标单元(406)的临界电压。
2.如权利要求1所述的方法，其中，建立该正源极偏压电压包括：
将该正源极偏压电压施加至该第二可选取的位线(BL1)。
3.如权利要求1所述的方法，进一步包括：
根据该目标单元(406)的编程临界电压，界定该漏极偏压电压以及该正源极偏压电压。
4.如权利要求1所述的方法，其中：
每一单元的位线形成于半导体衬底中；以及
该方法进一步包括将该半导体衬底接地。
5.一种验证对非易失性存储装置所执行的操作的方法，该非易失性存储装置具有以虚拟接地架构排列的单元阵列，每一单元包含对应于在该阵列中字符线(502)的闸极、对应于在该阵列中位线(BL1，BL2)的可选取的源极/漏极、以及对应于在该阵列中位线(BL2，BL1)的可选取的漏极/源极，该方法包括：
施加验证电压至对应于目标单元(506)之该字符线(502)；
施加漏极偏压电压至对应于该目标单元(506)的漏极的第一可选取的位线(BL2)；
在对应于该目标单元(506)的源极的第二可选取的位线(BL1)处，以正源极偏压电压来控制位线漏电流，其中，响应该非易失性存储装置的寿命而调整该正源极偏压电压；
处理流经该目标单元(506)的验证电流；以及
施加软编程脉冲至已被过度抹除的目标单元(506)，或施加抹除脉冲至未抹除完全的目标单元(506)，以改正该目标单元(506)的临界电压。
6.如权利要求5所述的方法，其中，该验证电压为编程验证电压、抹除验证电压、或软编程验证电压的其中之一。
7.如权利要求5所述的方法，其中，处理该验证电流包括；
以参考单元产生参考电流；
将该验证电流与该参考电流作比较以得到比较指示标；以及
基于该比较指示标，决定用于该目标单元(506)的临界电压是否为适当的。
8.如权利要求5所述的方法，进一步包括响应位线泄漏容差而界定该正源极偏压电压。
9.如权利要求5所述的方法，进一步包括响应该正源极偏压电压而调整该漏极偏压电压。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/398,415 | 2006-04-05 | ||
| US11/398,415 US7630253B2 (en) | 2006-04-05 | 2006-04-05 | Flash memory programming and verification with reduced leakage current |
| PCT/US2007/008606 WO2007117617A1 (en) | 2006-04-05 | 2007-04-05 | Flash memory programming and verification with reduced leakage current |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410172165.7A Division CN103971745A (zh) | 2006-04-05 | 2007-04-05 | 具有减少的漏电流的闪存编程及验证 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101438352A CN101438352A (zh) | 2009-05-20 |
| CN101438352B true CN101438352B (zh) | 2014-06-04 |
Family
ID=38456554
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410172165.7A Withdrawn CN103971745A (zh) | 2006-04-05 | 2007-04-05 | 具有减少的漏电流的闪存编程及验证 |
| CN200780016302.6A Expired - Fee Related CN101438352B (zh) | 2006-04-05 | 2007-04-05 | 具有减少的漏电流的闪存编程及验证 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410172165.7A Withdrawn CN103971745A (zh) | 2006-04-05 | 2007-04-05 | 具有减少的漏电流的闪存编程及验证 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7630253B2 (zh) |
| JP (1) | JP2009532821A (zh) |
| KR (1) | KR101428765B1 (zh) |
| CN (2) | CN103971745A (zh) |
| TW (1) | TWI367487B (zh) |
| WO (1) | WO2007117617A1 (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7571287B2 (en) | 2003-03-13 | 2009-08-04 | Marvell World Trade Ltd. | Multiport memory architecture, devices and systems including the same, and methods of using the same |
| US7768835B2 (en) * | 2006-08-09 | 2010-08-03 | Micron Technology, Inc. | Non-volatile memory erase verify |
| US8131915B1 (en) | 2008-04-11 | 2012-03-06 | Marvell Intentional Ltd. | Modifying or overwriting data stored in flash memory |
| US8683085B1 (en) | 2008-05-06 | 2014-03-25 | Marvell International Ltd. | USB interface configurable for host or device mode |
| JP5143655B2 (ja) * | 2008-07-22 | 2013-02-13 | スパンション エルエルシー | 半導体装置へのデータ書き込み方法、半導体装置 |
| US8947929B1 (en) | 2008-11-06 | 2015-02-03 | Marvell International Ltd. | Flash-based soft information generation |
| US8213228B1 (en) * | 2008-11-06 | 2012-07-03 | Marvell International Ltd. | Flash memory read performance |
| US8611151B1 (en) | 2008-11-06 | 2013-12-17 | Marvell International Ltd. | Flash memory read performance |
| US8423710B1 (en) | 2009-03-23 | 2013-04-16 | Marvell International Ltd. | Sequential writes to flash memory |
| US8213236B1 (en) | 2009-04-21 | 2012-07-03 | Marvell International Ltd. | Flash memory |
| JP5316299B2 (ja) * | 2009-08-07 | 2013-10-16 | 富士通セミコンダクター株式会社 | 半導体メモリ、システムおよび半導体メモリの動作方法 |
| CN101807433B (zh) * | 2010-03-10 | 2012-10-24 | 上海宏力半导体制造有限公司 | 一种存储器的编程方法 |
| US8756394B1 (en) | 2010-07-07 | 2014-06-17 | Marvell International Ltd. | Multi-dimension memory timing tuner |
| US8482987B2 (en) | 2010-09-02 | 2013-07-09 | Macronix International Co., Ltd. | Method and apparatus for the erase suspend operation |
| US8677225B1 (en) | 2011-02-11 | 2014-03-18 | Marvell International Ltd. | Low-density parity-check decoder |
| US8717813B2 (en) | 2011-04-13 | 2014-05-06 | Macronix International Co., Ltd. | Method and apparatus for leakage suppression in flash memory in response to external commands |
| CN102800362B (zh) * | 2011-05-26 | 2016-06-29 | 北京兆易创新科技股份有限公司 | 非易失存储器的过擦除处理方法和处理系统 |
| US9396770B2 (en) | 2012-02-13 | 2016-07-19 | Macronix International Co., Ltd. | Method and apparatus for adjusting drain bias of a memory cell with addressed and neighbor bits |
| US8913445B2 (en) * | 2012-02-13 | 2014-12-16 | Macronix International Co., Ltd. | Method and apparatus for adjusting drain bias of a memory cell with addressed and neighbor bits |
| US8760923B2 (en) * | 2012-08-28 | 2014-06-24 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) that uses soft programming |
| CN103345934B (zh) * | 2013-06-03 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 控制栅极电压译码电路 |
| US9312002B2 (en) | 2014-04-04 | 2016-04-12 | Sandisk Technologies Inc. | Methods for programming ReRAM devices |
| US10825529B2 (en) | 2014-08-08 | 2020-11-03 | Macronix International Co., Ltd. | Low latency memory erase suspend operation |
| US9564226B1 (en) * | 2015-10-30 | 2017-02-07 | Sandisk Technologies Llc | Smart verify for programming non-volatile memory |
| US9401213B1 (en) * | 2015-11-15 | 2016-07-26 | Winbond Electronics Corp. | Non-volatile memory apparatus and operation method thereof |
| KR102369307B1 (ko) * | 2015-12-02 | 2022-03-03 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| CN109545259B (zh) * | 2018-11-28 | 2021-11-16 | 安徽大学 | 采用三个灵敏放大器抵抗位线泄漏电流的电路结构 |
| US11282567B2 (en) | 2019-08-20 | 2022-03-22 | Micron Technology, Inc. | Sequential SLC read optimization |
| US11726869B2 (en) | 2019-08-20 | 2023-08-15 | Micron Technology, Inc. | Performing error control operation on memory component for garbage collection |
| US11281578B2 (en) | 2019-08-20 | 2022-03-22 | Micron Technology, Inc. | Garbage collection in a memory sub-system during a low battery state |
| US11281392B2 (en) | 2019-08-28 | 2022-03-22 | Micron Technology, Inc. | Garbage collection in a memory component using an adjusted parameter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5487033A (en) * | 1994-06-28 | 1996-01-23 | Intel Corporation | Structure and method for low current programming of flash EEPROMS |
| US6339540B1 (en) * | 2000-12-05 | 2002-01-15 | Tower Semiconductor Ltd. | Content-addressable memory for virtual ground flash architectures |
| US6525969B1 (en) * | 2001-08-10 | 2003-02-25 | Advanced Micro Devices, Inc. | Decoder apparatus and methods for pre-charging bit lines |
| US6795342B1 (en) * | 2002-12-02 | 2004-09-21 | Advanced Micro Devices, Inc. | System for programming a non-volatile memory cell |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835414A (en) * | 1996-06-14 | 1998-11-10 | Macronix International Co., Ltd. | Page mode program, program verify, read and erase verify for floating gate memory device with low current page buffer |
| JP3410036B2 (ja) * | 1999-02-03 | 2003-05-26 | シャープ株式会社 | 不揮発性半導体記憶装置への情報の書き込み方法 |
| US6055190A (en) * | 1999-03-15 | 2000-04-25 | Macronix International Co., Ltd. | Device and method for suppressing bit line column leakage during erase verification of a memory cell |
| JP4899241B2 (ja) * | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| US6456533B1 (en) | 2001-02-28 | 2002-09-24 | Advanced Micro Devices, Inc. | Higher program VT and faster programming rates based on improved erase methods |
| US6493266B1 (en) | 2001-04-09 | 2002-12-10 | Advanced Micro Devices, Inc. | Soft program and soft program verify of the core cells in flash memory array |
| US6469939B1 (en) * | 2001-05-18 | 2002-10-22 | Advanced Micro Devices, Inc. | Flash memory device with increase of efficiency during an APDE (automatic program disturb after erase) process |
| US6510082B1 (en) * | 2001-10-23 | 2003-01-21 | Advanced Micro Devices, Inc. | Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold |
| US6529412B1 (en) * | 2002-01-16 | 2003-03-04 | Advanced Micro Devices, Inc. | Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge |
| US6628545B1 (en) * | 2002-11-26 | 2003-09-30 | Advanced Micro Devices, Inc. | Memory circuit for suppressing bit line current leakage |
| US6956768B2 (en) | 2003-04-15 | 2005-10-18 | Advanced Micro Devices, Inc. | Method of programming dual cell memory device to store multiple data states per cell |
| US6868014B1 (en) | 2003-05-06 | 2005-03-15 | Advanced Micro Devices, Inc. | Memory device with reduced operating voltage having dielectric stack |
| US6862221B1 (en) | 2003-06-11 | 2005-03-01 | Advanced Micro Devices, Inc. | Memory device having a thin top dielectric and method of erasing same |
| US6937520B2 (en) * | 2004-01-21 | 2005-08-30 | Tsuyoshi Ono | Nonvolatile semiconductor memory device |
| US7307888B2 (en) * | 2004-09-09 | 2007-12-11 | Macronix International Co., Ltd. | Method and apparatus for operating nonvolatile memory in a parallel arrangement |
| TWI303825B (en) * | 2004-11-12 | 2008-12-01 | Macronix Int Co Ltd | Memory device having a virtual ground array and methods using program algorithm to improve read margin loss |
| US7200045B2 (en) * | 2004-12-30 | 2007-04-03 | Macronix International Company, Ltd. | Method for programming a charge-trapping nonvolatile memory cell by raised-Vs channel initialed secondary electron injection (CHISEL) |
-
2006
- 2006-04-05 US US11/398,415 patent/US7630253B2/en active Active
-
2007
- 2007-04-04 TW TW096111973A patent/TWI367487B/zh not_active IP Right Cessation
- 2007-04-05 JP JP2009504320A patent/JP2009532821A/ja active Pending
- 2007-04-05 CN CN201410172165.7A patent/CN103971745A/zh not_active Withdrawn
- 2007-04-05 KR KR1020087027073A patent/KR101428765B1/ko not_active IP Right Cessation
- 2007-04-05 CN CN200780016302.6A patent/CN101438352B/zh not_active Expired - Fee Related
- 2007-04-05 WO PCT/US2007/008606 patent/WO2007117617A1/en active Application Filing
-
2009
- 2009-09-11 US US12/557,721 patent/US8031528B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5487033A (en) * | 1994-06-28 | 1996-01-23 | Intel Corporation | Structure and method for low current programming of flash EEPROMS |
| US6339540B1 (en) * | 2000-12-05 | 2002-01-15 | Tower Semiconductor Ltd. | Content-addressable memory for virtual ground flash architectures |
| US6525969B1 (en) * | 2001-08-10 | 2003-02-25 | Advanced Micro Devices, Inc. | Decoder apparatus and methods for pre-charging bit lines |
| US6795342B1 (en) * | 2002-12-02 | 2004-09-21 | Advanced Micro Devices, Inc. | System for programming a non-volatile memory cell |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI367487B (en) | 2012-07-01 |
| TW200805380A (en) | 2008-01-16 |
| US7630253B2 (en) | 2009-12-08 |
| US8031528B2 (en) | 2011-10-04 |
| US20070237003A1 (en) | 2007-10-11 |
| CN103971745A (zh) | 2014-08-06 |
| US20100027350A1 (en) | 2010-02-04 |
| JP2009532821A (ja) | 2009-09-10 |
| KR101428765B1 (ko) | 2014-08-08 |
| WO2007117617A1 (en) | 2007-10-18 |
| CN101438352A (zh) | 2009-05-20 |
| KR20090033828A (ko) | 2009-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101438352B (zh) | 具有减少的漏电流的闪存编程及验证 | |
| JP4068464B2 (ja) | フラッシュメモリアレイ内のコアセルのソフトプログラム及びソフトプログラム検証 | |
| US5838617A (en) | Method for changing electrically programmable read-only memory devices | |
| KR100960352B1 (ko) | 선 소거 단계를 이용하여 플래시 메모리를 소거하는 방법 | |
| CN101432822B (zh) | 闪存装置中漏电流及程序干扰的减少 | |
| JP2010514196A (ja) | ２ｔｎｏｒ型不揮発性メモリセルアレイ及び２ｔｎｏｒ型不揮発性メモリのデータ処理方法 | |
| KR20000029024A (ko) | 노아 어레이에 있는 다수의 스택 메모리 디바이스의 부동게이트 상의 전하를 변화시키는 프로세스 | |
| US7450417B2 (en) | Nonvolatile semiconductor memory device | |
| CN100562944C (zh) | 在非易失性存储元件中减少编程干扰的装置及其方法 | |
| CN104520933A (zh) | 快闪记忆体自适应演算法的方法、设备以及制成品 | |
| KR20040044360A (ko) | 불휘발성반도체기억장치 및 그 데이터소거방법 | |
| JP3202545B2 (ja) | 半導体記憶装置及びその設計方法 | |
| US7463525B2 (en) | Negative wordline bias for reduction of leakage current during flash memory operation | |
| US6914819B2 (en) | Non-volatile flash memory | |
| KR20190092662A (ko) | 싱글 폴리 mtp 셀 및 그의 동작 방법 | |
| US9042150B2 (en) | Programmable and flexible reference cell selection method for memory devices | |
| JP5754761B2 (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法 | |
| WO2010007769A1 (ja) | 不揮発性半導体メモリ素子、不揮発性半導体メモリセルおよび不揮発性半導体メモリ装置 | |
| CN105006252A (zh) | 抹除非易失性存储器的方法 | |
| KR20080090801A (ko) | 낸드 플래시 메모리소자의 소거방법 | |
| CN109346120B (zh) | 测试、调节存储器参考电流的方法、装置及系统 | |
| KR100546343B1 (ko) | 플래시 메모리 장치의 프로그램 방법 | |
| JP3133675B2 (ja) | 半導体記憶装置 | |
| JP2009129480A (ja) | 不揮発性半導体記憶装置の閾値制御方法 | |
| US20100207690A1 (en) | Method of applying wire voltage to semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160317 Address after: American California Patentee after: Cypress Semiconductor Corp. Address before: American California Patentee before: Spansion LLC N. D. Ges D. Staates |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140604 Termination date: 20170405 |