CN101432964B - 运算放大器 - Google Patents

运算放大器 Download PDF

Info

Publication number
CN101432964B
CN101432964B CN200780015703XA CN200780015703A CN101432964B CN 101432964 B CN101432964 B CN 101432964B CN 200780015703X A CN200780015703X A CN 200780015703XA CN 200780015703 A CN200780015703 A CN 200780015703A CN 101432964 B CN101432964 B CN 101432964B
Authority
CN
China
Prior art keywords
input
transistor
branch road
output
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780015703XA
Other languages
English (en)
Other versions
CN101432964A (zh
Inventor
W·克卢格
O·德奎特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Publication of CN101432964A publication Critical patent/CN101432964A/zh
Application granted granted Critical
Publication of CN101432964B publication Critical patent/CN101432964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及运算放大器及其应用，该运算放大器具有一个输入差分放大器(A1，A2，A3，A4)，它与第一输入端(In11，In12，In13，In14)及与第二输入端(In21，In22，In23，In24)相连接，具有一个差动输出级(D1，D2，D3，D4)，它与输入差分放大器(A1，A2，A3，A4)连接及与第一输出端(O21，O22，O23，O24)及第二输出端(O11，O12，O13，O14)连接，其中差动输出级(D1，D2，D3，D4)具有包括两个第一晶体管([MP211，MN211]，[MP221，MN221]，[QP231，QN231]，[QP241，QN241])的第一支路，它们的漏极或集电极相互连接及与第一输出端(O21，O22，O23，O24)相连接，差动输出级(D1，D2，D3，D4)具有包括两个第二晶体管([MP212，MN212]，[MP222，MN222]，[QP232，QN232]，[QP242，QN242])的第二支路，它们的漏极或集电极相互连接及与第二输出端(O11，O12，O13，O14)相连接，第一支路中的两个第一晶体管([MP211，MN211]，[MP221，MN221]，[QP231，QN231]，[QP241，QN241])的第一栅极或第一基极相互连接及与输入差分放大器(A1，A2，A3，A4)的第一输出端(OD11，OD12，OD13，OD24)相连接，第二支路中的两个第二晶体管([MP212，MN212]，[MP222，MN222]，[QP232，QN232]，[QP242，QN242])的第二栅极或第二基极相互连接及与输入差分放大器(A1，A2，A3，A4)的第二输出端(OD21，OD22，OD23，OD14)相连接，差动输出级(D1，D2，D3，D4)具有一个恒流源(CS21，CS22，CS23，CS24)，它与每个支路连接以供给通过支路的电流(I21，I22，I23，I24)。

Description

运算放大器
本发明涉及一种运算放大器，它尤其用于电池供电的无线电系统。
在许多应用场合需要使用放大器。因此，用于滤波电路的放大器或用于放大测量信号的放大器例如在传感器系统中被使用。一种公知的放大电路例如为运算放大器。对于其它的应用领域，放大器可有利地放大一个宽频带。对于一些应用而言，放大器作为选择放大器仅放大一个工作频率范围中的窄频带即可满足。
一个运算放大器可具有一个输入差分放大器及一个输出级。例如在Seifart著的“模拟电路”-1994年，柏林技术出版社，第4版-第276至286页中公开了一种运算放大器。一个运算放大器的输入级例如是一个差分放大器。例如在Seifart著的“模拟电路”-1994年，柏林技术出版社，第4版-第107页中公开了一种差分运算放大器。差分放大器的输出电压正比于两个输入端子之间的电压差。以相同的振幅及相位作用在两个输入端上的共模电压不能由理想的差分放大器放大。差分放大器通过其在很大程度上对称的结构得到其有利的特性。两个输入晶体管的发射极可相互连接及与一个输入恒流源连接。
由IEEE之“固体电路”杂志，2003年2月第38卷第二期，第176页上公开了具有一个差分放大器的2.4GHz低功率发射器/接收器CMOSIC。由IEEE之“固体电路”杂志，2003年4月第38卷第四期公开了使用0.35μm CMOS技术的具有一个差分放大器的5.2GHz低噪声放大器。
在IEEE的国际固体电路会议1994年论文集14.1节中公开了一种用于超大规模集成电路单元程序库的3V CMOS轨对轨输入/输出运算放大器。在IEEE之“固体电路”杂志，2000年4月第35卷第四期公开了一种具有动态偏置的输出级的1.2V CMOS运算放大器。
由WO01/73943A1公开了一种应用在模拟及数字高频电路中的用于CMOS-LVDS电平(LVDS-低压差分信号)的电子输出级。该输出级具有一个第一及一个第二晶体管，它们用一个第一端子连接在一个电流源上及用一个控制端子连接在输入端子上。第三及第四晶体管用一个第一端子连接在电源电位上及用一个第二端子连接在第一及第二晶体管的第二端子上及连接在一输出端子上，及用一个控制端子连接在变换的输入信号上。为了变换输入信号设有一个差分放大器，它与第三及第四晶体管的控制端子连接。差分放大器用于放大输入信号，使输入信号反相及设置一个电压偏置。并且也可以通过差分放大器的高电平及低电平来调节出输出级的输出端上的所需输出电压。
本发明的任务在于，开发一种具有尽可能高的电流驱动能力的尽可能简单的运算放大器。
该任务将通过具有权利要求1的特征的运算放大器来解决。本发明有利的进一步构型是从属权利要求的技术方案。
因此，提出了一种运算放大器，它具有至少一个输入差分放大器及至少一个输出级。输入差分放大器与一个第一输入端及与一个第二输入端相连接。输出级被构造成差动的，使得它与运算放大器的第一输出端及第二输出端连接。在此，通过该运算放大器放大的有效信号在第一输出端及第二输出端上是反相的。
输出级可与输入差分放大器间接地通过一个另外的级来连接。但优选该输出级与输入差分放大器直接地连接。输出级具有双极性晶体管或场效应晶体管。
差动输出级具有包括两个第一晶体管的第一支路，它们的漏极或集电极相互连接及与第一输出端相连接。该差动输出级还具有包括两个第二晶体管的第二支路，它们的漏极或集电极相互连接及与第二输出端相连接。第一支路及第二支路优选被构造成对称的。优选第一支路及第二支路最好具有相同的晶体管。这里对于“相同的晶体管”应理解为这样的晶体管，即它们彼此可具有由制造过程的公差引起的很小差别。
第一支路中的两个第一晶体管的这些第一栅极或这些第一基极相互连接及与输入差分放大器的第一输出端相连接。第二支路中的两个第二晶体管的这些第二栅极或这些第二基极相互连接及与输入差分放大器的第二输出端相连接。这样连接的两个第一晶体管及两个第二晶体管在以下被称为全桥。
因此，在一个支路的晶体管的两个栅极端子或两个基极端子上总是施加同一电压。不设置用于调节对于一个支路的两个栅极或两个基极不同的偏压的级。
一个支路的两个晶体管优选被连接成所谓的推挽级。每个支路优选具有一个N沟道场效应晶体管(NMOS，N-JFET)及一个P沟道场效应晶体管(PMOS，P-JFET)。在此，优选在该推挽级中N沟道场效应晶体管的源极与地或一个负电源电压端子连接。作为替换方案，优选P沟道场效应晶体管的源极与一个正电源电压端子连接。
作为替换方案，每个支路具有一个npn双极性晶体管及一个pnp双极性晶体管。在此，在推挽级中优选npn晶体管的发射极与地或一个负电源电压端子连接。作为替换方案地，优选pnp晶体管的发射极与一正电源电压端子连接。
因此该全桥优选由两个推挽级(推换放大器)构成。这两个支路有利地在制造公差的范围上构造成相同的。一个支路的每个晶体管的源极或集电极与该运算放大器的一个输入端连接。因此，负载端子被构造在全桥的桥对角线上。
此外，差动输出级具有一个恒流源。该恒流源与每个支路连接以供给电流。为此，恒流源与第一支路的第一晶体管中的一个晶体管的源极或发射极连接及与第二支路的第二晶体管中的一个晶体管的源极或发射极连接。第一支路的第一晶体管中的另一晶体管的源极或发射极优选与一个电源电压端子连接。此外，第二支路的第二晶体管中的另一晶体管的源极或发射极优选与该电源电压端子连接。因此，通过这些晶体管构成的推挽级与该恒流源连接，或该恒流源与全桥连接以供给流过全桥的电流。
如果在差动输出级中例如使用了场效应晶体管，则通过恒流源的供电，恒定电流将流过晶体管的漏极-源极区段。此外在高频时一个小的分量作为位移电流通过栅极电容及栅极端子流出或流入。如果例如在差动输出级中使用双极性晶体管，则通过恒流源的供电，恒定电流将流过晶体管的集电极-发射极区段。此外一个小的分量作为基极电流通过双极性晶体管的基极端子流出或流入。这里，对于恒流源将视电流的流动方向而定被理解为电流源或电流漏。
根据一个第一构型方案，两个第一晶体管为互补的双极性晶体管及两个第二晶体管为互补的双极性晶体管。根据第二构型方案，两个第一晶体管为互补的场效应晶体管及两个第二晶体管为互补的场效应晶体管。
在本发明的一个优选的进一步构型中提出，输出级的工作点被这样地调节，以致在工作点中恒流源的恒定电流的一半流过第一支路的两个第一晶体管及另一半流过第二支路的两个第二晶体管。这里，对于电流的一半不被理解为数学上的一半，而被理解为在运算放大器制造公差范围中电流以半地分配。由于该制造公差，运算放大器的输出电流或输出电压通常具有小的偏移。
优选输入差分放大器具有一个第一输入晶体管及一个第二输入晶体管。此外，优选第一输入晶体管的第一源极端子或第一发射极端子及第二输入晶体管的第二源极端子或第二发射极端子与一个输入恒流源相连接。根据本发明的一个有利的进一步构型，差动输出级的恒流源及输入差分放大器的输入恒流源连接在该运算放大器的同一电源电压端子上。
本发明的另一方案是运算放大器在电池供电的无线电系统中的应用。在此，运算放大器具有一个输入差分放大器及一个差动输出级，该差动输出级与输入差分放大器连接。差动输出级具有包括两个第一晶体管的一个推挽级的第一支路及具有包括两个第二晶体管的一个推挽级的第二支路。差动输出级还具有一个恒流源，它与每个推挽级连接以供给流过推挽级的电流。
以上所述的这些进一步构型方案不仅单独地是有利的而且其组合也是特别有利的。在此情况下，所有的进一步构型方案可不同地组合。一些可能的组合在结合附图对实施例的描述中已说明。但那里所述的进一步构型方案的组合的可能性并未穷尽，还可进行其它的组合。
以下借助附图通过实施例来详细地描述本发明。
附图中表示：
图1：运算放大器的第一实施例的一第一概要电路图；
图2：运算放大器的第二实施例的一第二概要电路图；
图3：运算放大器的第三实施例的一第三概要电路图；
图4：运算放大器的第四实施例的一第四概要电路图。
图1示出一个运算放大器的优选实施例。该运算放大器的该实施例的目的在于，达到尽可能小的电流消耗或在给定工作电流时达到尽可能高的电流驱动能力。该运算放大器具有一个输入差分放大器A1，它与运算放大器的第一输入端In11及第二输入端In21相连接。此外，该运算放大器具有一个差动输出级D1，它与该输入差分放大器A1及一第一输出端O11以及一第二输出端O21相连接。在图1实施例中的电源电压V+的值为1.8V。
差动输出级D1具有两个NMOS场效应晶体管MP211，MN211及两个PMOS场效应晶体管MP212及MN212。在图1的实施例中，作为晶体管MP211，MN211，MP212及MN212使用CMOS技术的MOSFETs。替换地也可使用阻挡层场效应晶体管。
作为输出级可使用两个推挽级。每个推挽级的两个晶体管之一、在图1的实施例中它是一个支路的PMOS场效应晶体管、在此用其源极端子不是连接在工作电压V+上，而是连接在一个恒流源CS21上。
差动输出级D1的第一支路具有一个PMOS晶体管MP211及一个NMOS晶体管MN211，它们优选为互补。两个晶体管MP211及MN211的栅极端子直接地相互连接。此外，两个晶体管MP211及MN211的栅极端子与输入差分放大器A1的一个输出端OD11相连接。
同样地，两个晶体管MP211及MN211的漏极端子直接地相互连接及与输出级D1的一个输出端O21相连接。NMOS晶体管MN211的源极端子与一个电源电压端子-这里与地GND-连接。而PMOS晶体管MP211的源极端子与恒流源CS21相连接。
一第二支路也具有一个PMOS晶体管MP212及一个NMOS晶体管MN212，它们优选也为互补。两个晶体管MP212及MN212的栅极端子直接地相互连接。此外，两个晶体管MP212及MP212的栅极端子与输入差分放大器A1的一个输出端OD21相连接。
同样地两个晶体管MP212及MN212的漏极端子直接地相互连接及与输出级D1的一个输出端O22相连接。NMOS晶体管MN212的源极端子与一个电源电压端子-这里与地GND-连接。而PMOS晶体管MP212的源极端子与另一支路的PMOS晶体管MP211的源极端子及与恒流源CS21相连接。恒流源CS21与一个电源电压端子连接，这里是与正电源电压端子V+连接。
这四个晶体管MP211，MN211，MP212，MN212在所述的连接上也被称为“全桥”。因此，差动输出级D1具有恒流源CS21，该恒流源与该全桥连接以供给通过全桥的电流I21。在此，通过全桥的电流I21仅由恒流源CS21来确定，只要通过输出级D1的输出端O11或O21对恒流源CS21的电流I21未叠加附加电流的话。
恒流源CS21还用于工作点调节。电压VD1可被自动地调节。其方式是第一支路的第一晶体管及第二支路的第二晶体管用恒流源CS21来驱动。
输入差分放大器A1具有两个输入晶体管MP111及MP112，它们在图1的实施例中被构造成PMOS场效应晶体管。替换地当然也可使用其它类型的晶体管，如阻挡层场效应晶体管。第一输入晶体管MP111的栅极端子与运算放大器的一个输入端In21相连接。第二输入晶体管MP112的栅极端子与运算放大器的另一输入端In11相连接。两个输入晶体管MP111及MP112的源极端子直接地相互连接并与一个输入恒流源CS11相连接。输入恒流源CS11又与一个电源电压端子相连接，这里与正电源电压端子V+相连接。
第一输入晶体管MP111的漏极端子与另一电流源及与输入差分放大器A1的第一输出端OD11并因此直接与差动输出级D1的晶体管MP211及MN211的栅极端子连接。第二输入晶体管MP112的漏极端子与另一电流源及与输入差分放大器A1的第二输出端OD21并因此直接与差动输出级D1的晶体管MP212及MN212的栅极端子连接。
对于图1中实施例的与恒流源CS21连接的全桥来说，与AB类放大器相反地不需要对输出晶体管MP211，MN211，MP212及MN212的栅极提供偏压及信号电压的驱动电路。这具有其优点，即可以实现该推挽级的推挽式工作，而无需用于驱动输出晶体管MP211，MN211，MP212及MN212的附加耗费。最大的待放大的频率由输出晶体管MP211，MN211，MP212及MN212的电特性来确定及不用通过附加放大级而下降。
当PMOS场效应晶体管及NMOS场效应晶体管的互导在制造公差的范围中相同时，则达到最大的驱动强度。在此情况下可由第一支路及第二支路的晶体管在输出端O11，O21上输出最大2×I21的信号振幅(峰-峰值)，其中在两个支路的每个中流过I21/2的静态电流。另一可能的优点是，图1的电路需要小的电源电流，其中用于输入差分放大器A1的电流I11通过恒流源CS11来确定及用于输出级D1的电流I21通过恒流源CS21来确定。
为了输入差分放大器的可靠工作，在图1的实施例中，很难使输入共模电压处于电源电压的一半V+/2即0.9V上。阈电压、即图1的实施例中放大器晶体管的Vdsat与输入恒流源CS11的Vdsat的总和大于0.9V。因此实际的输入共模电压可在0.6V至0.7V上，由此不需要输出级D1的对称控制。
对于图1的差分运算放大器优选使用的共模调节电路在图1中由于简化图示的原因而未被示出。
图2中作为电路图示意性地表示运算放大器的另一实施例。具有恒流源CS22及晶体管MP221，MN221，MP222及MN222的输出级D2与图1中的输出级D1没有区别。而输入差分放大器A2具有一个第一NMOS场效应晶体管MN121及一个第二NMOS场效应晶体管MN122，它们的栅极端子与运算放大器的输入端In12及In22相连接。此外，晶体管MN122，MN121的源极端子与一个输入恒流源CS12相连接。输入恒流源CS12又与地GND相连接。
在输入端In12及In22上施加输入信号，该输入信号既可具有共模信号分量也可具有推挽信号分量。这里对于“共模信号”应理解为：在输入差分放大器A2的两个输入端In12及In22上出现相同的频率及相同的相位及相同的振幅。对于“推挽信号”应理解为在输入端In12及In22上施加的信号具有相同的频率，相同的振幅及移相了180°的相位。共模信号与推挽信号也可简单地叠加。在此，推挽信号通常为有效信号。
推挽信号通过输入差分放大器A2进行电压放大及通过输入差分放大器A2的输出端OD12及OD22到达输出级D2的晶体管MP221，MN221，MP222及MN222的栅极端子。在此，晶体管MP221，MN221，MP222及MN222的栅极体现为作为输入差分放大器A2的附加负载的容性阻抗。该容性负载被构造得愈小，则可达到的输入差分放大器A2的最大放大频率愈高。但随着容性负载的减小，输出级D2的晶体管MP221，MN221，MP222及MN222的栅极宽度也减小。这又使输出级D2的电流驱动能力减小。
图3中以电路图的形式示意性示出运算放大器的另一实施例。在图3中对于输入差分放大器A3及输出级D3使用双极性晶体管QP231，QN231，QP232，QN232，QN131及QN132。
输入差分放大器A3具有作为输入晶体管的npn双极性晶体管QN132及QN131。输入晶体管QN132及QN131的基极与运算放大器的输入端In13及In23相连接。输入晶体管QN132及QN131的发射极与一个输入恒流源CS13连接，该输入恒流源又与地GND连接。
输出级D3具有一个包括互补的npn双极性晶体管QN231及pnp双极性晶体管QP231的第一支路，这些双极性晶体管的基极相互连接及与输入差分放大器A3的一个输出端OD13连接。此外，npn双极性晶体管QN231及pnp双极性晶体管QP231的集电极相互连接及与输出级D3的一个输出端O23连接。npn双极性晶体管QN231的发射极与一个恒流源CS23相连接，该恒流源又与地GND连接。而pnp双极性晶体管QP231的发射极与电源电压的端子连接，这里与正电源电压V+相连接。
此外输出级D3具有一个包括互补的npn双极性晶体管QN232及pnp双极性晶体管QP232的第二支路。npn双极性晶体管QN232的发射极与npn双极性晶体管QN231的发射极及与恒流源CS23相连接。因此不仅输出级D3的恒流源CS23而且输入差分放大器A3的输入恒流源CS13与同一电源电压电位(这里为GND)连接。
图3的实施例特别适用于由电池提供的小供电电压。对此，优选双极性晶体管的在工作点上特别小的基极-发射极电压及高的电流放大系数是有利的。对于特别高的频率将有利地使用异型双极性晶体管，例如其具有硅-锗的混合晶体。
图4通过一个概要的电路图表示运算放大器的另一实施例。与图3不同地，输入差分放大器A4具有pnp双极性晶体管QP141，QP142作为输入晶体管。输入晶体管QP141及QP142的基极与运算放大器的输入端In14及In24连接。输入晶体管QP141及QP142的发射极与一个输入恒流源CS14连接，该输入恒流源又与正电源电压V+相连接。图4的实施例具有其优点，即晶体管QP241，QN241，QP242及QN242的基极电流不必通过额外的级单独地调节，而是通过恒流源CS24的电流I24的电流分配在其工作点上被自动地调节。为此晶体管QP241，QN241，QP242及QN242有利地具有一个在制造公差的范围中相同的电流放大系数。
但本发明不被限制在这四个图的实施例上。例如，在图1及2的实施例中，可取代NMOS场效应晶体管而使用npn双极性晶体管及取代PMOS场效应晶体管而使用pnp双极性晶体管。例如，在图3及4的实施例中，可取代npn双极性晶体管而使用NMOS场效应晶体管及取代pnp双极性晶体管而使用PMOS场效应晶体管。同样可在输入差分放大器和/或输出级中也可混合地使用双极性晶体管及场效应晶体管。同样也可以在输入差分放大器中和/或输出级中以共栅—共阴电路方式或达林顿电路方式使用晶体管，以便达到高的电压放大系数或高的电流放大系数。
输入差分放大器可有利地与差动输出级一起作为集成电路被构造在一个半导体芯片上。
参考标号表
MN211，MN212，MN121，MN122，   场效应晶体管(NMOS，N-SFET)
MN221，MN222
MP111，MP112，MP211，MP212，      场效应晶体管(PMOS，P-SFET)
MP221，MP222
QN131，QN132，QN231，QN232，      npn双极性晶体管
QN241，QN242
QP231，QP232，QP141，QP142，      pnp双极性晶体管
QP241，QP242
CS11，CS21，CS12，CS22，         电流源，电流漏
CS13，CS23，CS14，CS24
V+                              正电源电压端子
GND                             地端子
In11，In21，In12，In22，In13，   输入差分放大器的输入端
In23，In14，In24                 运算放大器的输入端
OD11，OD21，OD12，OD22，         输入差分放大器的输出端
OD13，OD23，OD14，OD24
O11，O21，O12，O22，O13，        输出级的输出端，运算放大器的O23，O14，
O24，                输出端
A1，A2，A3，A4                   输入差分放大器
D1，D2，D3，D4                   输出级
I                                电流
V                                电压

Claims (6)

1.运算放大器，
-具有一个第一输入端(In11，In12，In13，In14)，
-具有一个第二输入端(In21，In22，In23，In24)，
-具有一个输入差分放大器(A1，A2，A3，A4)，它与第一输入端(In11，In12，In13，In14)及与第二输入端(In21，In22，In23，In24)相连接，
-具有一个第一输出端(O21，O22，O23，O24)，
-具有一个第二输出端(O11，O12，O13，O14)，及
-具有一个差动输出级(D1，D2，D3，D4)，它与输入差分放大器(A1，A2，A3，A4)连接及与第一输出端(O21，O22，O23，O24)和第二输出端(O11，O12，O13，O14)连接，
其中
-差动输出级(D1，D2，D3，D4)具有包括两个第一晶体管([MP211，MN211]，[MP221，MN221]，[QP231，QN231]，[QP241，QN241])的第一支路，这两个第一晶体管的漏极或集电极相互连接及与第一输出端(O21，O22，O23，O24)相连接，
-差动输出级(D1，D2，D3，D4)具有包括两个第二晶体管([MP212，MN212]，[MP222，MN222]，[QP232，QN232]，[QP242，QN242])的第二支路，这两个第二晶体管的漏极或集电极相互连接及与第二输出端(O11，O12，O13，O14)相连接，
-第一支路中的两个第一晶体管([MP211，MN211]，[MP221，MN221]，[QP231，QN231]，[QP241，QN241])的第一栅极或第一基极相互连接及与输入差分放大器(A1，A2，A3，A4)的第一输出端(OD11，OD12，OD13，OD24)相连接，
-第二支路中的两个第二晶体管([MP212，MN212]，[MP222，MN222]，[QP232，QN232]，[QP242，QN242])的第二栅极或第二基极相互连接及与输入差分放大器(A1，A2，A3，A4)的第二输出端(OD21，OD22，OD23，OD14)相连接，
-差动输出级(D1，D2，D3，D4)具有一个恒流源(CS21，CS22，CS23，CS24)，它与每个支路连接以供给通过支路的电流(I21，I22，I23，I24)，其中，所述恒流源与所述第一支路的第一晶体管中的一个晶体管的源极或发射级连接并且与所述第二支路的第二晶体管中的一个晶体管的源极或发射极连接。
2.根据权利要求1的运算放大器，其中，两个第一晶体管为互补的双极性晶体管([QP231，QN231]，[QP241，QN241])，及两个第二晶体管为互补的双极性晶体管([QP232，QN232]，[QP242，QN242])。
3.根据权利要求1的运算放大器，其中，两个第一晶体管为互补的场效应晶体管([MP211，MN211]，[MP221，MN221])，及两个第二晶体管为互补的场效应晶体管([MP212，MN212]，[MP222，MN222])。
4.根据以上权利要求中一项的运算放大器，其中，第一支路中的两个第一晶体管([MP211，MN211]，[MP221，MN221]，[QP231，QN231]，[QP241，QN241])的以及第二支路中的两个第二晶体管([MP212，MN212]，[MP222，MN222]，[QP232，QN232]，[QP242，QN242])的工作点被这样地调节，使得恒流源(CS21，CS22，CS23，CS24)的恒定电流(I21，I22，I23，I24)的一半流过第一支路的两个第一晶体管([MP211，MN211]，[MP221，MN221]，[QP231，QN231]，[QP241，QN241])及另一半流过第二支路的两个第二晶体管([MP212，MN212]，[MP222，MN222]，[QP232，QN232]，[QP242，QN242])。
5.根据以上权利要求中一项的运算放大器，其中
-输入差分放大器(A1，A2，A3，A4)具有一个第一输入晶体管(MP111，MN121，QN131及QP141)及一个第二输入晶体管(MP112，MN122，QN132及QP142)，
-第一输入晶体管(MP111，MN121，QN131及QP141)的第一源极端子或第一发射极端子及第二输入晶体管(MP112，MN122，QN132及QP142)的第二源极端子或第二发射极端子与一个输入恒流源(CS11，CS12，CS13，CS14)相连接，及
-差动输出级(D1，D2，D3，D4)的恒流源(CS21，CS22，CS23，CS24)及输入差分放大器(A1，A2，A3，A4)的输入恒流源(CS11，CS12，CS13，CS14)连接在同一电源电压端子(V+，GND)上。
6.根据以上权利要求中一项的运算放大器的应用，其特征在于，它用于电池供电的无线电系统。
CN200780015703XA 2006-04-28 2007-04-24 运算放大器 Active CN101432964B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006020485.9 2006-04-28
DE102006020485.9A DE102006020485B4 (de) 2006-04-28 2006-04-28 Operationsverstärker
PCT/EP2007/003589 WO2007124895A1 (de) 2006-04-28 2007-04-24 Operationsverstärker

Publications (2)

Publication Number Publication Date
CN101432964A CN101432964A (zh) 2009-05-13
CN101432964B true CN101432964B (zh) 2012-04-18

Family

ID=38226430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780015703XA Active CN101432964B (zh) 2006-04-28 2007-04-24 运算放大器

Country Status (5)

Country Link
US (1) US7535300B2 (zh)
EP (1) EP2013968A1 (zh)
CN (1) CN101432964B (zh)
DE (1) DE102006020485B4 (zh)
WO (1) WO2007124895A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2533299A (en) * 2014-12-15 2016-06-22 Nordic Semiconductor Asa Differential comparator
US9531372B1 (en) * 2015-06-05 2016-12-27 Texas Instruments Incorporated Driver with transformer feedback
US9444406B1 (en) * 2015-06-29 2016-09-13 Silicon Laboratories Inc. Amplifier topology achieving high DC gain and wide output voltage range

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9313840D0 (en) * 1993-07-05 1993-08-25 Philips Electronics Uk Ltd Cascaded amplifier
US5703532A (en) * 1995-12-13 1997-12-30 International Business Machines Corporation Fully differential self-biased signal receiver
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
US5973957A (en) * 1997-09-16 1999-10-26 Intel Corporation Sense amplifier comprising a preamplifier and a differential input latch for flash memories
JP4167747B2 (ja) * 1998-04-13 2008-10-22 株式会社ルネサステクノロジ 周波数可変発振回路及びそれを用いた位相同期回路
US6249153B1 (en) * 1999-05-25 2001-06-19 Micrel Incorporated High slew rate input differential pair with common mode input to ground
DE10016445C2 (de) * 2000-03-29 2002-03-28 Infineon Technologies Ag Elektronische Ausgangsstufe
US6542019B1 (en) * 2001-11-28 2003-04-01 Berkäna Wireless, Inc. Highly linear and low noise figure mixer
US6801090B1 (en) * 2002-08-13 2004-10-05 Applied Microcircuits Corporation High performance differential amplifier
US6870424B2 (en) * 2002-10-29 2005-03-22 Fairchild Semiconductor Corporation Low voltage differential in differential out receiver
US6970043B2 (en) * 2002-10-29 2005-11-29 Fairchild Semiconductor Corporation Low voltage, low power differential receiver
KR20060004260A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 자체 바이어스 차동 증폭기
US7573331B2 (en) * 2004-10-06 2009-08-11 Agere Systems Inc. Low power low noise amplifier for a magnetoresistive sensor
KR100682056B1 (ko) * 2005-07-01 2007-02-15 삼성전자주식회사 버퍼 증폭기

Also Published As

Publication number Publication date
US7535300B2 (en) 2009-05-19
WO2007124895A1 (de) 2007-11-08
DE102006020485B4 (de) 2019-07-04
DE102006020485A1 (de) 2007-11-15
EP2013968A1 (de) 2009-01-14
US20080084245A1 (en) 2008-04-10
CN101432964A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
US8878612B2 (en) Accurate bias tracking for process variation and supply modulation
US8410854B2 (en) Semiconductor integrated circuit device
US7489193B2 (en) Operational amplifier
US7327194B2 (en) Low voltage low power class A/B output stage
US6208208B1 (en) Operationally amplifying method and operational amplifier
US6433637B1 (en) Single cell rail-to-rail input/output operational amplifier
US8081030B2 (en) Multi-mode amplifier
US7576612B2 (en) Power amplifier
CN101651447B (zh) 放大电路
CN101432964B (zh) 运算放大器
US5039953A (en) Class AB CMOS output amplifier
US7038501B2 (en) Transconductor circuit for compensating the distortion of output current
Moustakas et al. Improved low-voltage low-power class AB CMOS current conveyors based on the flipped voltage follower
US7696791B2 (en) High-speed amplitude detector with a digital output
US9231540B2 (en) High performance class AB operational amplifier
US20100182088A1 (en) Operational amplifier
US11632091B2 (en) Operational amplifier
Carrillo et al. 1-V Quasi constant-gm input/output rail-to-rail CMOS op-amp
Masoom et al. A 1.5-V, constant-gm, rail-to-rail input stage operational amplifier
US6831501B1 (en) Common-mode controlled differential gain boosting
US7193465B2 (en) Variable gain amplifier capable of functioning at low power supply voltage
US6194921B1 (en) Analog signal amplifier circuit using a differential pair of MOSFETs (insulated-gate field effect transistors) in an input stage
US20110199124A1 (en) Electronic circuit
Carrillo et al. Input/output rail-to-rail video op-amp with constant behaviour over the entire voltage range
Peng Design and functionality analysis of operational amplifiers with rail-to-rail input and output capability

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant