CN101431037B - 晶圆级封装结构的制作方法 - Google Patents
晶圆级封装结构的制作方法 Download PDFInfo
- Publication number
- CN101431037B CN101431037B CN2007100478282A CN200710047828A CN101431037B CN 101431037 B CN101431037 B CN 101431037B CN 2007100478282 A CN2007100478282 A CN 2007100478282A CN 200710047828 A CN200710047828 A CN 200710047828A CN 101431037 B CN101431037 B CN 101431037B
- Authority
- CN
- China
- Prior art keywords
- packaging structure
- level packaging
- wafer level
- projection
- ditches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000011241 protective layer Substances 0.000 claims abstract description 9
- 230000002262 irrigation Effects 0.000 claims description 24
- 238000003973 irrigation Methods 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 14
- 238000003466 welding Methods 0.000 abstract 3
- 239000000853 adhesive Substances 0.000 abstract 2
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 238000001125 extrusion Methods 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000011469 building brick Substances 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
本发明涉及一种晶圆级封装结构的制作方法，其包括下列步骤。首先，提供一晶圆，其中晶圆具有多个焊垫以及一保护层，而保护层具有多个第一开口以将焊垫暴露。接下来，进行一凸块制程，并于各焊垫上分别形成一凸块。之后，于各凸块的一顶面上分别形成一凹槽。因此，在以导电胶连接芯片封装体与载板时，凹槽可固定导电胶中的导电粒子，而使导电粒子不会因凸块与载板之间的挤压而滑动。
Description
技术领域
本发明是有关于一种封装结构的制作方法，且特别是有关于一种晶圆级封装结构的制作方法。
背景技术
近几年来，随着携带式(portable)电子产品、手持式通讯以及消费性电子产品的成长性已凌驾于传统个人计算机(PC)产品之上，电子组件不断地朝向高容量、窄线宽的高密度化、高频、低耗能、多功能整合方向发展。而在集成电路(integrated circuit，IC)封装技术方面，为配合高输入/输出(I/O)数、高散热以及封装尺寸缩小化的要求下，使得晶粒级封装(chip scale package，CSP)、晶圆级封装(wafer level package)等高阶封装技术需求不断升高。
有别于传统以单一芯片(die)为加工标的的封装技术，晶圆级封装以晶圆(wafer)为封装处理的对象，其主要目的在简化芯片的封装制程，以节省时间及成本。在晶圆上的集成电路制作完成以后，便可直接对整片晶圆进行封装制程，其后再进行晶圆切割(wafer saw)的动作，以分别形成多个芯片封装体。制作完成的芯片封装体可安装于载板上。
在使芯片与载板接合时，现有技术是在芯片的焊垫上形成凸块，并以导电胶填充于芯片封装体的凸块与载板的接垫之间。导电胶可将芯片封装体固定在载板上，并使芯片封装体与载板电性连接。然而，在芯片封装体与载板接合的过程中，由于凸块的推挤，导电胶中的导电粒子可能会滑动，而发生压合不破的现象。如此，会降低凸块与接垫间的电性连接的可靠度，进而降低芯片封装体与载板之间的电性连接的可靠度。
发明内容
本发明提供一种晶圆级封装结构的制作方法，可提高芯片封装体与载板之 间电性连接的可靠度。
为解决上述问题，本发明提出一种晶圆级封装结构的制作方法，其包括下列步骤。首先，提供一晶圆，其中晶圆具有多个焊垫以及一保护层，而保护层具有多个第一开口以将焊垫暴露。接下来，进行一凸块制程，并于各焊垫上分别形成一凸块。之后，于各凸块的一顶面上分别形成一凹槽。
本发明由于在凸块的顶面上形成凹槽，因此，在以导电胶连接芯片封装体与载板时，凹槽可固定导电胶中的导电粒子，而使导电粒子不会因凸块与载板之间的挤压而滑动。如此，可提高凸块与载板的接垫间的电性连接的可靠度。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A至图1H为本发明一实施例的晶圆级封装结构的制作方法流程图。
图2为图1H的实施例中芯片封装体与载板连接示意图。
图3为本发明一实施例中凸块的俯视图。
图4为本发明另一实施例中凸块的俯视图。
图5为本发明又一实施例中凸块的俯视图。
图6为本发明再一实施例中凸块的俯视图。
主要组件符号说明
50：第一罩幕
60：图案化罩幕
62：第二开口
70：载板
72：接垫
80：导电胶
82：导电粒子
100：晶圆
100’：晶圆级封装结构
100a：芯片封装体
110：焊垫
120：保护层
122：第一开口
130、130a、130b、130c、130d：凸块
132：顶面
134：凹槽
136：沟渠
136a：第一沟渠
136b：第二沟渠
140：球底金属层
140：金属层
138：凹陷
具体实施方式
图1A至图1H为本发明一实施例的晶圆级封装结构的制作方法流程图。请参照图1A至图1H，本发明的晶圆级封装结构的制作方法包括下列步骤。首先，请参照图1A，提供一晶圆100，其中晶圆100上具有多个焊垫110以及一保护层120，而保护层120具有多个第一开口122以暴露出一部分的焊垫110。
接下来，请参照图1B至图1D，进行一凸块制程，在各焊垫110由第一开口122暴露的部分上分别形成一凸块130。
上述凸块制程可包括以下步骤。首先，请参照图1B，于各焊垫110上形成一球底金属层140(见图1H)。在本实施例中，上述形成球底金属层140的形成，可在晶圆100表面形成一全面覆盖的金属层140，而在后续步骤中再将金属层140图案化以形成球底金属层140。
之后，如图1C以及图1D所示，于各球底金属层140上形成一凸块130。形成凸块130的方式例如可用一第一罩幕50覆盖部分金属层140，并暴露出焊垫110上方的金属层140，如图1C所示。然后，如图1D所示，进行电镀以在由第一罩幕50暴露出的金属层140上形成凸块130，其中凸块130例如为金凸块。
接下来，请参照图1E至图1G，于各凸块130的一顶面132上分别形成一凹槽134。在本实施例中，上述形成凹槽134的方法可包括以下步骤。首先，如图1E所示，在凸块130以及第一罩幕50上形成一图案化罩幕60，其中图案化罩幕60具有多个第二开口62，暴露出凸块130的一部分区域。
接下来，如图1F所示，借由图案化罩幕60移除第二开口62所暴露出的部分凸块130，在各凸块130的顶面132上分别形成一凹槽134。之后，如图1G所示，移除图案化罩幕60。之后，请参照图1H，以凸块130做为罩幕将金属层140图案化，以形成球底金属层140。至此，大致完成晶圆级封装结构100的制作。
图2为图1H的实施例中芯片封装体与载板连接示意图。请参照图1H及图2，在完成上述步骤后，可再对晶圆级封装结构100进行一切割步骤，以将晶圆级封装结构100切割成多个芯片封装体100a，并将芯片封装体100a安装至一载板70上，且在载板70的接垫72与凸块130之间填入导电胶80，使芯片封装体100a与载板70电性连接。
由于在本发明的晶圆级封装结构的制作方法中，在各凸块130的顶面132上形成有一凹槽134，而凹槽134可固定导电胶80中的导电粒子82，因此在将本发明的芯片封装体100a与载板70接合时，不易因导电粒子82滑动而发生压合不破的现象。如此，可提高芯片封装体100a与载板70之间电性连接的可靠度。
值得注意的是，上述凹槽134具可有多种实施方式，以下以具有沟渠的凹槽以及具有凹陷的凹槽为例说明。图3为本发明一实施例中凸块的俯视图。请参照图2及图3，在本实施例中，凸块130a的凹槽134可以具有多个沟渠136，而沟渠136的深度以及截面积可配合导电胶80的导电粒子82的大小来设计，以使沟渠136可固定并压破导电粒子82。在本实施例中，沟渠136的深度例如介于0至20微米之间，而沟渠136的截面积则介于0至30平方微米之间。
另外，沟渠136可以平行排列，如图3中所示，也可交错排列。图4为本发明另一实施例中凸块的俯视图。请参照图4，在本实施例中，凸块130b的沟渠136还包括多个第一沟渠136a与多个第二沟渠136b，而第一沟渠136a的延伸方向与第二沟渠136b的延伸方向交错。
图5为本发明又一实施例中凸块的俯视图。请参照图5，在本实施例中，凸块130c的凹槽134可包括多个凹陷138，其中凹陷138的深度以及截面积可配合导电胶(见图2)的导电粒子(见图2)的大小来设计，以使凹陷138可固定并压破导电粒子。在本实施例中，凹陷138的深度介于0至20微米之间，而凹陷138的截面积介于0至30平方微米之间。
另外，凹陷138可呈阵列排列，如图5中所示，也可呈不规则排列。图6为本发明再一实施例中凸块的俯视图。请参照图6，在本实施例中，凸块130d的凹陷138呈不规则排列。
综上所述，由于本发明的晶圆级封装结构的制作方法在各凸块的顶面上形成一凹槽，而凹槽可固定导电胶中的导电粒子，因此在将本发明的芯片封装体与载板接合时，不易因导电粒子滑动而发生压合不破的现象。如此，可提高芯片封装体与载板之间电性连接的可靠度。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (10)
1.一种晶圆级封装结构的制作方法，其特征在于包括：
提供一晶圆，该晶圆具有多个焊垫以及一保护层，其中该保护层具有多个第一开口以将该些焊垫暴露；
进行一凸块制程，在各该焊垫上分别形成一凸块；以及
于各该凸块的一顶面上分别形成一凹槽。
2.如权利要求1所述的晶圆级封装结构的制作方法，其特征在于，该凸块制程包括：
于各该焊垫上形成一球底金属层；以及
于各该球底金属层上形成一凸块。
3.如权利要求1所述的晶圆级封装结构的制作方法，其特征在于，该些凸块的材质包括金。
4.如权利要求1所述的晶圆级封装结构的制作方法，其特征在于，形成该些凹槽的方法包括：
在该些凸块以及该保护层上形成一图案化罩幕，该图案化罩幕具有多个第二开口，暴露出该些凸块的一部分区域；
借由该图案化罩幕移除该些第二开口所暴露出的该些凸块，在各该凸块的该顶面上分别形成该凹槽；以及
移除该图案化罩幕。
5.如权利要求1所述的晶圆级封装结构的制作方法，其特征在于，各该凹槽包括多个沟渠。
6.如权利要求5所述的晶圆级封装结构的制作方法，其特征在于，该些沟渠的深度介于0至20微米之间。
7.如权利要求5所述的晶圆级封装结构的制作方法，其特征在于，该些沟渠的截面积介于0至30平方微米之间。
8.如权利要求5所述的晶圆级封装结构的制作方法，其特征在于，该些沟渠平行排列。
9.如权利要求5所述的晶圆级封装结构的制作方法，其特征在于，该些沟渠还包括多个第一沟渠与多个第二沟渠，而该些第一沟渠的延伸方向与该些第二沟渠的延伸方向交错。
10.如权利要求1所述的晶圆级封装结构的制作方法，其特征在于，各该凹槽包括多个凹陷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100478282A CN101431037B (zh) | 2007-11-06 | 2007-11-06 | 晶圆级封装结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100478282A CN101431037B (zh) | 2007-11-06 | 2007-11-06 | 晶圆级封装结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101431037A CN101431037A (zh) | 2009-05-13 |
| CN101431037B true CN101431037B (zh) | 2011-03-30 |
Family
ID=40646327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100478282A Expired - Fee Related CN101431037B (zh) | 2007-11-06 | 2007-11-06 | 晶圆级封装结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101431037B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8241963B2 (en) * | 2010-07-13 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed pillar structure |
| CN108321137A (zh) * | 2017-01-17 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
| CN113517209A (zh) * | 2020-04-10 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1119345A (zh) * | 1994-08-29 | 1996-03-27 | 松下电器产业株式会社 | 半导体装置及其制作方法 |
| US6365977B1 (en) * | 1999-08-31 | 2002-04-02 | International Business Machines Corporation | Insulating interposer between two electronic components and process thereof |
| US20040063249A1 (en) * | 2002-01-19 | 2004-04-01 | Megic Corporation | Thin film semiconductor package and method of fabrication |
| CN1628379A (zh) * | 2002-06-21 | 2005-06-15 | 富士通株式会社 | 半导体装置及其制造方法 |
-
2007
- 2007-11-06 CN CN2007100478282A patent/CN101431037B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1119345A (zh) * | 1994-08-29 | 1996-03-27 | 松下电器产业株式会社 | 半导体装置及其制作方法 |
| US6365977B1 (en) * | 1999-08-31 | 2002-04-02 | International Business Machines Corporation | Insulating interposer between two electronic components and process thereof |
| US20040063249A1 (en) * | 2002-01-19 | 2004-04-01 | Megic Corporation | Thin film semiconductor package and method of fabrication |
| CN1628379A (zh) * | 2002-06-21 | 2005-06-15 | 富士通株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101431037A (zh) | 2009-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100383937C (zh) | 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置 | |
| CN101339910B (zh) | 晶片级芯片尺寸封装的制造方法 | |
| CN104282684B (zh) | 垂直集成系统 | |
| DE112012006625B4 (de) | Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür | |
| CN1830084B (zh) | 集成电路封装及其形成方法 | |
| TWI567897B (zh) | 薄型扇出式多晶片堆疊封裝構造與製造方法 | |
| CN102222657B (zh) | 多圈排列双ic芯片封装件及其生产方法 | |
| CN1127429A (zh) | 半导体装置 | |
| CN101312203A (zh) | 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法 | |
| TW201330183A (zh) | 用於無凸塊增層（ｂｂｕｌ）封裝的具有無凸塊晶粒封裝介面之封裝半導體晶粒 | |
| CN101431037B (zh) | 晶圆级封装结构的制作方法 | |
| US20220037291A1 (en) | Die stack with cascade and vertical connections | |
| CN108231743A (zh) | 晶圆级金属屏蔽封装结构及其制造方法 | |
| US5764484A (en) | Ground ring for a metal electronic package | |
| CN102054714B (zh) | 封装结构的制法 | |
| CN100477136C (zh) | 电路板及其构装结构 | |
| CN101373749B (zh) | 晶圆级封装结构及其制作方法 | |
| CN202940226U (zh) | 封装基板 | |
| US8466550B2 (en) | Semiconductor structure and a method of manufacturing a semiconductor structure | |
| CN101373748A (zh) | 晶圆级封装结构及其制作方法 | |
| CN206259344U (zh) | 指纹识别芯片封装结构 | |
| CN102903684A (zh) | 半导体晶片、芯片、具有该芯片的半导体封装件及其制法 | |
| TWI249208B (en) | Wafer level packaging process and wafer level chip scale package structure | |
| US20240113072A1 (en) | Singulation of integrated circuit package substrates with glass cores | |
| US20240112970A1 (en) | Singulation of integrated circuit package substrates with glass cores |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20161106 |