CN101420220A - 闩锁防护装置 - Google Patents

Abstract

本发明提出一种闩锁防护装置，包括第一晶体管、检测模块以及处理模块。第一晶体管的第一源/漏极耦接一焊垫，且其基体及第二源/漏极耦接第一电压。检测模块检测第一晶体管的第一源/漏极与第二源/漏极间的端电压，当端电压大于触通电压时，则产生第一信号。处理模块耦接检测模块与第一晶体管的栅极之间，处理模块将第一信号进行逻辑处理，并产生启动信号至第一晶体管的栅极以使第一晶体管导通。

Description

闩锁防护装置

技术领域

本发明是关于一种闩锁防护装置，且特别是关于一种利用额外路径导引电流，避免发生闩锁现象的装置。

背景技术

互补式金属氧化物半导体(complementary metal oxide silicon，CMOS)技术在集成电路工业中，扮演着越来越重要的角色。但是，存在于互补式金属氧化物半导体内部的寄生电路效应(或称之为闩锁现象)往往是造成芯片自我破坏的主要因素，因而必须透过抗闩锁的工艺技术，或者布局技术来防止闩锁现象的发生。

在此为方便阐述闩锁现象的发生，便以互补式金属氧化物半导体工艺的反相器作说明。图1A绘示反相器的示意图。请参照图1A，反相器100包括P型晶体管M1以及N型晶体管M2。P型晶体管M1的栅极接收输入信号Vin，其第一源/漏极耦接系统电压VDD，其第二源/漏极产生输出信号Vout。N型晶体管M2的栅极接收输入信号Vin，其第一源/漏极耦接P型晶体管M1的第二源/漏极，其第二源/漏极耦接接地电压VSS。

图1B绘示图1A中反相器100的布局截面图。请参照图1B，在N型阱(N-well)中，P+扩散区(diffusion)111、112以及多晶硅113分别形成P型晶体管M1的第一源/漏极、第二源/漏极以与栅极。在P型基底(P-substrate)中，N+扩散区121、122以及多晶硅123分别形成N型晶体管M2的第一源/漏极、第二源/漏极以与栅极。为了避免基体效应(body effect)，通常会将P型晶体管M1的基体耦接系统电压VDD(如N+扩散区114所示)，以及将N型晶体管M2的基体耦接接地电压GND(如P+扩散区124所示)。

从图1B可以得知，除了预期的P型晶体管M1与N型晶体管M2之外，还包含了PNP晶体管M3、NPN晶体管M4以及电阻R_nw、R_sub所组成的寄生电路130，或称之为硅控整流器(silicon-controlled rectifier，SCR)。

图1C绘示图1B中寄生电路130的示意图。请参照图1B及图1C，当PNP晶体管M3的集电极有电流流过，且使NPN晶体管M4的基极与发射极间的电压至约0.7伏特时，NPN晶体管M4便会导通。由于NPN晶体管M4的共发射极电流的放大作用，使得NPN晶体管M4的集电极产生一个大电流流经电阻R_nw，因而提高了PNP晶体管M3的发射极与基极间的电压。此时，当PNP晶体管M3的发射极与基极间的电压至约0.7伏特时，PNP晶体管M3也会导通，且导通电流流经电阻R_sub，提高了NPN晶体管M4基极电压，造成正回授的情形发生，称之为闩锁现象。

一般而言，存在电路内部的瞬时电流或者电压，例如：激活电源或者外部电压超出正常操作范围等情况下，都有可能会触发闩锁现象。为使正常电路操作下不致发生闩锁现象，在工艺选择上最常见的方法有外延晶片(epitaxial wafer)以及退化阱区(retrograde well)等，以降低基底电阻及阱区电阻。而在布局技术上为设置充足的基底接点(substrate contact)(如P+扩散区124)及阱区接点(如N+扩散区114)，以降低基底电阻及阱区电阻，或者设置防护圈(guard ring)来降低寄生晶体管的增益β，但如此却也增加了布局面积。

发明内容

本发明提供一种闩锁防护装置，其能避免闩锁现象的发生，以保护电路正常运作。

本发明提出一种闩锁防护装置包括第一晶体管、检测模块以及处理模块。第一晶体管的第一源/漏极耦接焊垫，其基体及第二源/漏极耦接第一电压。检测模块用以检测第一晶体管的第一源/漏极与第二源/漏极间的端电压，当端电压大于触通电压时，则产生第一信号。处理模块耦接检测模块与第一晶体管的栅极之间，用以将第一信号进行逻辑处理，并产生启动信号至第一晶体管的栅极以使第一晶体管导通。

本发明另提出一种闩锁防护装置包括第一及第二晶体管、第一及第二检测模块以及第一及第二处理模块。第一晶体管的第一源/漏极耦接焊垫，其基体及第二源/漏极耦接第一电压。第二晶体管的第一源/漏极耦接第一晶体管的第一源/漏极，其基体及第二源/漏极耦接第二电压。第一检测模块用以检测第一晶体管的第一源/漏极与第二源/漏极间的第一端电压，当第一端电压大于触通电压时，则产生第一信号。第二检测模块用以检测第二晶体管的第二源/漏极与第一源/漏极间的第二端电压，当第二端电压大于触通电压时，则产生第二信号。第一处理模块耦接第一检测模块与第一晶体管的栅极之间，用以将第一信号经逻辑处理，并产生第一启动信号至第一晶体管的栅极以使第一晶体管导通。第二处理模块耦接第二检测模块与第二晶体管的栅极之间，用以将第二信号经逻辑处理，并产生第二启动信号至第二晶体管的栅极以使第二晶体管导通。

本发明为当检测到晶体管的第一源/漏极与第二源/漏极间的端电压大于触通电压时，则实时地导通晶体管，以形成另一路径来导引电流，避免过多电流通入寄生电路而导致闩锁现象。

附图说明

图1A为反相器的示意图。

图1B为图1A中反相器的布局截面图。

图1C为图1B中寄生电路的示意图。

图2A为本发明的一实施例的闩锁防护装置。

图2B为本发明实施例图2A中检测模块的电路图。

图2C为本发明实施例图2A中处理模块的示意图。

图3A为本发明的一实施例的闩锁防护装置。

图3B为本发明实施例图3A的检测模块的电路图。

图3C为本发明实施例图3A中处理模块的示意图。

图4为本发明的一实施例的闩锁防护装置。

符号说明：

Vin：输入信号

Vout：输出信号

VDD：系统电压

VSS：接地电压

M1～M2、TP1～TP6、TN1～TN6、T1～T2：晶体管

M3～M4：寄生晶体管

R_nw、R_sub：寄生电阻

I：电流

SP1～SP4、SN1～SN4、S1～S2：信号

EP1、EN1、E1～E2：启动信号

DP1、DN1、D1～D2：寄生二极管

IP1～IP2、IN1～IN3：反相器

NP1：与非门

OR1：或非门

100：反相器

111～112、124：P+扩散区

114、121～122：N+扩散区

113、123：氧化层

130：寄生电路

200、300、400：闩锁防护装置

210、310、410、420：检测模块

220、320、430、440：处理模块

230、330、450：焊垫

具体实施方式

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举本发明的较佳实施例，并配合所附图式，作详细说明如下。

图2A绘示本发明的一实施例的闩锁防护装置。请参照图2A，闩锁防护装置200包括晶体管TP1、检测模块210以及处理模块220，其中晶体管TP1为P型晶体管。晶体管TP1的第一源/漏极耦接焊垫230(例如为输入焊垫或者输出焊垫)，其基体及第二源/漏极耦接第一电压(在此为系统电压VDD)。检测模块210检测晶体管TP1的第一源/漏极与第二源/漏极间的端电压。当端电压大于一触通电压Vd时，检测模块210便产生信号SP1。处理模块220耦接检测模块210与晶体管TP1的栅极之间，其将信号SP1进行逻辑处理，并产生启动信号EP1至晶体管TP1的栅极以使晶体管TP1导通。

由于在工艺及布局中两种不同介质，或者相同介质但掺杂量不同所形成的接口可视为一二极管，因此晶体管TP1的第一源/漏极与第二源/漏极间通常存在一寄生二极管DP1，其中寄生二极管DP1的阳极端及阴极端分别为晶体管TP1的第一源/漏极及第二源/漏极。

当外界噪声经由焊垫230传导至第一电压时，会使得寄生二极管DP1导通，而导通的电流流入寄生硅控整流器的电路，便很有可能会发生闩锁现象。因此，本实施例利用检测模块210检测晶体管TP1的第一源/漏极与第二源/漏极间的端电压。当端电压大于触通电压Vd使寄生二极管DP1为顺偏时，例如：0.7伏特，检测模块210便产生信号SP1。而处理模块220将信号SP1进行逻辑处理后产生启动信号EP1，并将其传送至晶体管TP1的栅极使晶体管TP1导通。如此一来，导通的晶体管TP1便能实时地导引电流，避免过多的电流通入寄生电路而产生闩锁现象。

接着详细叙述检测模块210的电路运作。图2B绘示本发明实施例图2A中检测模块210的电路图。请参照图2B，检测模块210包括晶体管TP2～TP6，其中晶体管TP2、TP3、TP6为N型晶体管，晶体管TP4、TP5为P型晶体管。晶体管TP2的栅极、第一源/漏极及第二源/漏极分别耦接晶体管TP1的第一源/漏极、晶体管TP6的第一源/漏极及晶体管TP4的第一源/漏极。晶体管TP3的栅极及第一源/漏极分别耦接晶体管TP1的第二源/漏极及晶体管TP2的第一源/漏极，晶体管TP3的第二源/漏极产生信号SP1。

晶体管TP4的栅极及第二源/漏极分别耦接晶体管TP2的第二源/漏极及第一电压(在此为系统电压VDD)。晶体管TP5的栅极、第一源/漏极及第二源/漏极分别耦接晶体管TP4的栅极、晶体管TP3的第二源/漏极及第一电压。晶体管TP6的栅极及第二源/漏极分别耦接第一电压及第二电压(在此为接地电压VSS)。

检测模块210为晶体管TP2、TP3形成的差动对(differential pair)，以及晶体管TP4、TP5形成的电流镜所共同组成的CMOS差动放大器。当晶体管TP2与晶体管TP3的栅极电压差(即晶体管TP1的第一源/漏极与第二源/漏极间的端电压)大于触通电压Vd时，晶体管TP3的第二源/漏极便会产生逻辑高准位的信号SP1。此信号SP1再经处理模块220进行逻辑处理后，便能产生启动信号EP1使晶体管TP1导通。

以下便详加说明处理模块220的运作。图2C绘示本发明实施例图2A中处理模块220的示意图。请参照图2C，处理模块220包括反相器IP1～IP2以及与非门NP1。由实施例图2B的叙述可以得知，当晶体管TP1的第一源/漏极与第二源/漏极间的端电压大于触通电压Vd时，检测模块210会产生逻辑高准位(即“1”)的信号SP1。为了方便说明，于图2C中标示各信号的逻辑准位。信号SP1经反相器IP1后产生逻辑低准位(即“0”)的信号SP2。信号SP2与具第一电压准位的信号SP3(在此为系统电压VDD的逻辑高准位)经与非门NP1后产生逻辑高准位的信号SP4，且信号SP4再经反相器IP2后产生逻辑低准位的启动信号EP1，以使晶体管TP1导通。

虽然本实施例的晶体管TP1为以P型晶体管实施之，然不局限于此范围，仍可以其它组件替换之，例如：N型晶体管。以下另举一实施例说明。图3A绘示本发明的一实施例的闩锁防护装置。请参照图2A与图3A，图3A与图2A不同之处在于晶体管TN1为N型晶体管，其第一源/漏极耦接焊垫330，其基体及第二源/漏极耦接第二电压(在此为接地电压VSS)。而晶体管TN1的第一源/漏极及第二源/漏极间也存在一寄生二极管DN1，其中寄生二极管DN1的阳极端及阴极端分别为晶体管TN1的第二源/漏极及第一源/漏极。

本实施例的运作如上述实施例图2A的叙述，当检测模块310检测到晶体管TN1的第一源/漏极与第二源/漏极间的端电压大于触通电压Vd使寄生二极管DN1顺偏时，便产生信号SN1。处理模块320将信号SN1经逻辑处理后产生启动信号EN1，并将其传送至晶体管TN1的栅极使晶体管TN1导通，以实时地导引电流。

在此本实施例的检测模块310可以参考实施例图2B实施之。图3B绘示本发明实施例图3A的检测模块310的电路图。请参照图3A与图3B，由于寄生二极管DN1的阳极端及阴极端分别为晶体管TN1的第二源/漏极及第一源/漏极，因此此处将晶体管TN2的栅极及晶体管TN3的栅极分别耦接晶体管TN1的第二源/漏极及第一源/漏极，以检测晶体管TN1的第二源/漏极与第一源/漏极间的端电压是否大于触通电压Vd。如上述实施例图2B的叙述，当晶体管TN1的第一源/漏极与第二源/漏极间的端电压大于触通电压Vd时，检测模块310会产生逻辑高准位的信号SN1。而信号SN1经处理模块320进行逻辑处理后，便能产生启动信号EN1使晶体管TN1导通。

图3C绘示本发明实施例图3A中处理模块320的示意图。请参照图3C，处理模块320包括反相器IN1～IN3、或非门OR1。为了方便说明，于图3C中标示各信号的逻辑准位。逻辑高准位(即“1”)的信号SN1经串联方式耦接的反相器IN1、IN2后产生逻辑高准位信号SN2。信号SN2与具有第二电压准位(在此为接地电压VSS的逻辑低准位(即“0”))的信号SN3经或非门OR1后产生逻辑低准位的信号SN4，再经反相器IN3后产生逻辑高准位的启动信号EN1，以使晶体管TN1导通。

为使本领域具有通常知识者能根据上述实施例的教示，加以应用于各电路之中。以下将另举实施例说明。图4绘示本发明的一实施例的闩锁防护装置。请参照图4，闩锁防护模块400包括晶体管T1～T2、检测模块410、420以及处理模块430、440，其中晶体管T1为P型晶体管，晶体管T2为N型晶体管。晶体管T1的第一源/漏极耦接焊垫450(例如为输入焊垫或者输出焊垫)，晶体管T1的基体及第二源/漏极耦接第一电压(在此为系统电压VDD)。晶体管T2的第一源/漏极耦接晶体管T1的第一源/漏极，晶体管T2的基体及第二源/漏极耦接第二电压(在此为接地电压VSS)。

由于晶体管T1的第一源/漏极与第二源/漏极间存在寄生二极管D1，当外界噪声经由焊垫450传导至第一电压时，会使得寄生二极管D1导通，而导通的电流流入寄生硅控整流器的电路，便很有可能发生闩锁现象。因此检测模块410检测晶体管T1的第一源/漏极与第二源/漏极间的端电压，当此端电压大于触通电压Vd时，则产生信号S1。同理，晶体管T2的第一源/漏极与第二源/漏极存在寄生二极管D2，由检测模块420检测晶体管T2的第二源/漏极与第一源/漏极间的端电压，当此端电压大于触通电压Vd时，则产生信号S2。

处理模块430耦接检测模块410与晶体管T1的栅极之间，其将信号S1经逻辑处理，并产生启动信号E1至晶体管T1的栅极，以使晶体管T1导通。而处理模块440耦接检测模块420与晶体管T2的栅极之间，其将信号S2经逻辑处理，并产生启动信号E2至晶体管T2的栅极，以使晶体管T2导通。如此一来，当寄生二极管D1、D2其一触通时，便使对应的晶体管导通以导引电流，避免过多电流流入寄生硅控整流器的电路而导致闩锁现象。

在此，本实施例的检测模块410、420可分别以实施例图2B、实施例图3B实施之，而处理模块430、440可分别以实施例图2C、实施例图3C实施之，故不加以赘述。值得一提的是，当焊垫450为一输入焊垫时，闩锁防护装置400可应用作为一静电放电防护装置。因此，当静电流通入焊垫450时，透过检测模块410、420与处理模块430、440的相互运作，便能实时地导通晶体管T1或晶体管T2，以导引静电流至系统电压轨线VDD或接地电压轨线VSS。

另外，当焊垫450为一输出焊垫时，闩锁防护装置400可应用作为一输出缓冲器。请参照图2C与图3C，此时，处理模块430内的信号SP3与处理模块440内的信号SN3便为前级驱动器(未绘示)的控制信号，此前级驱动器为本领域具通常知识者所熟识的技艺，故不加以赘述。

综上所述，由于晶体管的工艺及布局技术中，无可避免的会产生额外的寄生硅控整流器的电路。当过多的电流通入寄生硅控整流器的电路时，便很有可能会发生闩锁现象，导致原本的电路误动作或者内部组件毁损。因此，本实施例的闩锁防护装置便利用检测模块检测晶体管的第一源/漏极与第二源/漏极间的端电压，当端电压大于触通电压时，便实时地导通晶体管，以导引电流至电压轨线。如此一来，即能避免闩锁现象的发生，以及保护电路正常运作。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作少许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (15)

1.一种闩锁防护装置，该闩锁防护装置包括：

一第一晶体管，其第一源/漏极耦接一焊垫，其基体及第二源/漏极耦接一第一电压；

一检测模块，用以检测该第一晶体管的第一源/漏极与第二源/漏极间的一端电压，当该端电压大于一触通电压时，则产生一第一信号；以及

一处理模块，耦接该检测模块与该第一晶体管的栅极之间，用以将该第一信号进行逻辑处理，并产生一启动信号至该第一晶体管的栅极以使该第一晶体管导通。

2.如权利要求1所述的闩锁防护装置，其中该检测模块包括：

一第二晶体管，其栅极耦接该第一晶体管的第一源/漏极，其第一源/漏极耦接一第二电压；

一第三晶体管，其栅极耦接该第一晶体管的第二源/漏极，其第一源/漏极耦接该第二晶体管的第一源/漏极，其第二源/漏极输出该第一信号；

一第四晶体管，其栅极及第一源/漏极耦接该第二晶体管的第二源/漏极，其第二源/漏极耦接该第一电压；以及

一第五晶体管，其栅极耦接该第四晶体管的栅极，其第一源/漏极耦接该第三晶体管的第二源/漏极，其第二源/漏极耦接该第四晶体管的第二源/漏极。

3.如权利要求2所述的闩锁防护装置，其中该检测模块还包括：

一第六晶体管，其栅极耦接该第一电压，其第一源/漏极耦接该第二晶体管的第一源/漏极，其第二源/漏极耦接该第二电压。

4.如权利要求2所述的闩锁防护装置，其中该第一电压为一系统电压，且该第二电压为一接地电压。

5.如权利要求1所述的闩锁防护装置，其中该检测模块包括：

一第二晶体管，其栅极耦接该第一晶体管的第二源/漏极，其第一源/漏极耦接该第一电压；

一第三晶体管，其栅极耦接该第一晶体管的第一源/漏极，其第一源/漏极耦接该第二晶体管的第一源/漏极，其第二源/漏极输出该第一信号；

一第四晶体管，其栅极及第一源/漏极耦接该第二晶体管的第二源/漏极，其第二源/漏极耦接一第二电压；以及

一第五晶体管，其栅极耦接该第四晶体管的栅极，其第一源/漏极耦接该第三晶体管的第二源/漏极，其第二源/漏极耦接该第四晶体管的第二源/漏极。

6.如权利要求5所述的闩锁防护装置，其中该检测模块还包括：

一第六晶体管，其栅极耦接该第二电压，其第一源/漏极耦接该第二晶体管的第一源/漏极，其第二源/漏极耦接该第一电压。

7.如权利要求5所述的闩锁防护装置，其中该第一电压为一接地电压，且该第二电压为一系统电压。

8.如权利要求1所述的闩锁防护装置，其中该处理模块包括：

一第一反相器，接收该第一信号，并产生一第二信号；

一与非门，接收该第二信号与一第三信号，并产生一第四信号；以及

一第二反相器，接收该第四信号，并产生该启动信号。

9.如权利要求8所述的闩锁防护装置，其中该第三信号为该第一电压的准位。

10.如权利要求8所述的闩锁防护装置，其中该第三信号为一前级驱动器产生的控制信号。

11.如权利要求1所述的闩锁防护装置，其中该处理模块包括：

一第一反相器，接收该第一信号；

一第二反相器，其输入端耦接该第一反相器的输出端，并产生一第二信号；

一或非门，接收该第二信号与一第三信号，并产生一第四信号；以及一第三反相器，接收该第四信号，并产生该启动信号。

12.如权利要求11所述的闩锁防护装置，其中该第三信号为该第一电压的准位。

13.如权利要求11所述的闩锁防护装置，其中该第三信号为一前级驱动器产生的控制信号。

14.如权利要求1所述的闩锁防护装置，其中该焊垫为一输入焊垫。

15.如权利要求1所述的闩锁防护装置，其中该焊垫为一输出焊垫。

Images