CN101411064A - 扩频钟控 - Google Patents

扩频钟控 Download PDF

Info

Publication number
CN101411064A
CN101411064A CNA2007800104066A CN200780010406A CN101411064A CN 101411064 A CN101411064 A CN 101411064A CN A2007800104066 A CNA2007800104066 A CN A2007800104066A CN 200780010406 A CN200780010406 A CN 200780010406A CN 101411064 A CN101411064 A CN 101411064A
Authority
CN
China
Prior art keywords
clock
signals
signal
state
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800104066A
Other languages
English (en)
Other versions
CN101411064B (zh
Inventor
马克·T·萨尤克
大卫·P·福利
陈建荣
史蒂文·德克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101411064A publication Critical patent/CN101411064A/zh
Application granted granted Critical
Publication of CN101411064B publication Critical patent/CN101411064B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

状态机电路可用来控制多路复用电路，所述多路复用电路从多个输入时钟信号中选择各个信号并将各个信号提供至时钟合成电路，所述时钟合成电路响应于这样的输入时钟信号产生合成的时钟信号。所述状态机例如可被配置成使得所述合成的时钟信号是扩频时钟信号和/或具有比每个输入时钟信号高的标称频率的时钟信号。

Description

扩频钟控
背景技术
扩频钟控是用于减少时钟式系统比如微处理器或I/O(输入/输出)链路中的辐射发射(也称为EMI(电磁干扰)或RFI(无线频率干扰))的技术。其原理在图1和图2中示出。标称时钟频率Fclk是数据可被处理或传送的平均速率。通过在图2中以Fclk整数倍为中心的尖峰粗略地近似使用固定速率时钟的系统中的EMI频谱。如图1所示当时钟频率随时间改变时，图2中的峰趋于发散。尽管各次谐波的总能量不变，峰会因为能量在更宽频率范围发散而减小。图1示出了对于一般选择的三角波形调制中频率与时间的关系。
图3示出了现有技术中扩频时钟产生电路的例子。如图所示，电路300使用了鉴频鉴相器(PFD)302，电荷泵304，环路滤波器306，加法器308，压控振荡器(VCO)310，和反馈分频器312。不用加法器308，电路300对应于常规的电荷泵锁相环(PLL)。反馈分频器312强制使得输出时钟频率是参考时钟频率的整数倍。PFD 302比较参考时钟的相位和反馈分频器之输出的相位，并输出与比较差值成比例的信号。如果反馈分频器312的输出的相位滞后于参考时钟的相位，在PFD 302的第一输出端314a输出指示相位差的电压脉冲。相反，如果反馈分频器312的输出的相位领先于参考时钟的相位，则在PFD 302的第二输出端314b输出指示相位差的电压脉冲。第一和第二输出端314被耦接到电荷泵304中，电荷泵将来自的PFD302的电压脉冲转化成电流脉冲。电荷泵304产生的电流脉冲依次被环路滤波器306整合。在VCO 310的输入端添加的调制信号316使得输出时钟频率以与调制信号相同的周期随时间变化。
输出时钟频率外形的幅度和形状大体上仿照调制信号，但是受到几个不理想因素影响。第一，调制(电压)信号与输出时钟频率之间的比例常数由受到工艺、供电电压和温度(PVT)变化影响的VCO增益KVCO确定。第二，反馈环路衰减了在PLL环路带宽内的调制信号的频率分量。VCO噪声抑制或建立时间的需求常使得充分地限制PLL带宽以避免调制信号明显失真的做法不可实现。这种结果可通过调制信号的预加重来缓解，但是由于PVT变化和器件不匹配的原因，调制信号预加重很难被实现并且不能完全消除这种结果。
基于PLL的扩频时钟产生还受到其它限制。比如，难以编程调制参数或改变模拟波形的基本调制形状。由这样的系统产生的扩频时钟的自动测试也是很难的，因为需要检测和处理大量密集分布的时钟沿。
2005年6月21日发布的名称为“用于合成时钟信号的方法和装置”的美国专利US6909311(‘311专利)公开了一种数字时钟合成的技术，其通过引用全部结合于此。‘311专利中公开的数字时钟合成电路之一被示于图4中。如图所示，电路400包括时钟产生电路402、多路复用电路404和时钟合成电路406。时钟产生电路402包括产生64种延迟形式的参考时钟的延迟锁相环(DLL)，多路复用电路404包括两个64∶1多路复用器405a，405b，并且时钟合成电路406包括2∶1多路复用器408和触发器410。
图5示出了从图4中的DLL输出的时钟相位的示意图，如图所示，由DLL输出的延迟时钟可在时间上均匀分开，使得DLL[i]和DLL[i+1]之间的延迟差值是参考时钟周期的1/64。
假定合成的时钟初始为低，该2∶1多路复用器408选择“R”多路复用器405a的输出。“R”多路复用器405a选择的时钟的上升沿导致触发器410跳变并且2∶1多路复用器408现在选择“F”多路复用器405b的输出。“F”多路复用器405b选择的时钟的上升沿导致触发器410再次跳变并回到初始状态。此方法允许合成带有由多路复用器405a-b的选定抽头(tap)确定的任意分布(在参考时钟周期的1/64内分布)的上升沿和下降沿的时钟。图6示出了当上升沿位置设定在抽头(tap)“8”并且下降沿位置设定在抽头(tap)“28”时图4的电路连同特定节点上的所得波形。
发明内容
依据本发明的一个方面的方法，包括下述步骤：接收多个时钟信号；将所述多个时钟信号中选定的若干信号提供给时钟合成电路；使用所述时钟合成电路来产生合成的时钟信号，所述合成的时钟信号具有由所述多个时钟信号中选定的若干信号的跳变确定的跳变；并对从所述多个时钟信号中选择提供给所述时钟合成电路的所述若干信号进行控制，使得时钟合成电路产生扩频时钟信号。
依据本发明另一方面的装置，包括时钟产生电路、多路复用电路、时钟合成电路和状态机电路。所述时钟产生电路被配置成产生多个时钟信号。所述多路复用电路包括耦接到所述时钟产生电路以从中接收所述多个时钟信号的多个时钟输入端，至少一个控制输入端，以及至少一个输出端，并被配置成根据在所述至少一个控制输入端接收到的至少一个控制信号的状态从所述多个时钟信号中选择在所述至少一个输出端提供的若干特定信号。所述时钟合成电路被耦接到所述多路复用电路的至少一个输出端以从中接收所述多个时钟信号中选定的若干信号，并且被配置成输出合成的时钟信号，所述合成的时钟信号具有由所述多个时钟信号中选定的若干信号的跳变确定的跳变。所述状态机电路被耦接到所述多路复用电路以向其提供所述至少一个控制信号，并被配置成可改变所述至少一个控制信号的状态使得所述多路复用电路从所述多个时钟信号中选择在至少一个输出端提供的若干特定信号，由此所述时钟合成电路产生作为扩频时钟信号的合成的时钟信号。
依据本发明的另一方面的方法，包括下述步骤：接收多个时钟信号，每个都在低于特定值的标称频率振荡；将所述多个时钟信号中选定的若干信号提供给时钟合成电路；使用所述时钟合成电路来产生合成的时钟信号，其具有由所述多个时钟信号中选定的若干信号的跳变确定的跳变；并对从所述多个时钟信号中选择提供给所述时钟合成电路的若干信号进行控制，使得时钟合成电路产生在高于特定值的标称频率振荡的合成的时钟信号。
依据本发明另一方面的装置，其包括时钟产生电路、多路复用电路、时钟合成电路和状态机电路。所述时钟产生电路被配置成产生多个时钟信号，每个都在低于特定值的标称频率振荡。所述多路复用电路包括耦接到所述时钟产生电路以从中接收所述多个时钟信号的多个时钟输入端，至少一个控制输入端，以及至少一个输出端，并被配置成根据在所述至少一个控制输入端接收到的至少一个控制信号的状态从所述多个时钟信号中选择在所述至少一个输出端提供的若干特定信号。所述时钟合成电路被耦接到所述多路复用电路的至少一个输出端以从中接收所述多个时钟信号中选定的若干信号，并且被配置成输出合成的时钟信号，所述合成的时钟信号具有由所述多个时钟信号中选定的若干信号的跳变确定的跳变。所述状态机电路被耦接到所述多路复用电路以向其提供所述至少一个控制信号，并被配置成改变所述至少一个控制信号的状态使得所述多路复用电路从所述多个时钟信号中选择在至少一个输出端提供的若干特定信号，由此所述时钟合成电路致使合成的时钟信号在高于特定值的标称频率振荡。
依据本发明的另一方面的方法，其包括下述步骤：接收至少三个时钟信号；基于至少一个控制信号的状态从所述至少三个时钟信号中选择各个的信号提供给时钟合成电路；使用所述时钟合成电路来产生合成的时钟信号，所述合成的时钟信号具有由所述至少三个时钟信号中选定的若干信号的跳变确定的跳变；并响应于至少一个时钟信号重复地在所述至少一个控制信号的至少三个不同状态中循环，使得在所述至少三个状态的每个循环期间为所述时钟合成电路提供所述至少三个时钟信号的至少三个不同信号。
依据本发明另一方面的装置，其包括时钟产生电路、多路复用电路、时钟合成电路和状态机电路。所述时钟产生电路被配置成产生至少三个时钟信号。所述多路复用电路包括耦接到所述时钟产生电路以从中接收至少三个时钟信号的至少三个时钟输入端，至少一个控制输入端，以及至少一个输出端，并被配置成基于在所述至少一个控制输入端接收到的至少一个控制信号从所述至少三个时钟信号中选择在至少一个输出端提供的若干特定信号。所述时钟合成电路被耦接到所述多路复用电路的至少一个输出端以从中接收所述至少三个时钟信号中选定的若干信号，并且被配置成输出合成的时钟信号，所述合成的时钟信号具有由所述至少三个时钟信号中选定的若干信号的跳变确定的跳变。所述状态机电路被耦接到所述多路复用电路以向其提供所述至少一个控制信号，并被配置成响应于至少一个时钟信号重复地在所述至少一个控制信号的至少三个不同状态中循环，使得所述多路复用电路在所述状态机的每个循环期间为所述至少一个输出端提供所述多个时钟信号的至少三个不同信号。
附图说明
图1是示出了与现有的扩频钟控技术相关的作为时间的函数的时钟频率如何变化的示意图；
图2是示出了使用扩频钟控而不是固定速率钟控如何基本上减少系统的EMI(电磁干扰)频谱的示意图；
图3是现有技术中基于锁相环的扩频时钟产生电路的框图；
图4是现有技术中数字时钟合成电路的框图；
图5是示出了图4所示的从延迟锁相环输出的时钟相位的示意图；
图6示出图4所示现有技术电路中示例配置的框图和图4所示现有技术电路中特定节点上得到的波形的对应波形示意图；
图7是本发明中示例性实施例的框图；
图8是体现本发明各方面的基于延迟锁相环的倍频器的框图；
图9是示出了当图8中电路使用“阶跃”参数的特定值时该电路特定节点上波形的波形图；
图10包括示出了相位如何是频率积分的示意图；
图11是示出了相位波形如何通过离散波形近似的示意图，在所述离散波形中相位只能变化某个单位延迟的整数倍；
图12是体现了本发明各方面的扩频时钟产生器的框图；
图13是示出图12所示状态机引擎的示例配置的框图和图12所示状态机中特定节点上得到的波形的对应波形示意图；
图14示出了当图12中扩频时钟产生器电路使用“阶跃”参数的特定值时扩频时钟产生器的特定节点上波形的波形图；
具体实施方式
前面通过引用结合的美国专利US6909311中公开的数字时钟合成技术可被扩展，比如用于产生频率高于参考时钟频率的扩频时钟和/或输出时钟。图7示出了可达到这目标的电路700的框图。如图所示，与图4中的电路(上面讨论的)以及‘311专利公开的其它相似电路类似，所述电路700包括时钟产生电路702，多路复用电路704，以及时钟合成电路706。然而与这些电路不同的是，电路700有利地使用了用于动态控制选择由多路复用电路704输出的时钟信号的状态机电路708。应当理解‘311专利中公开的用于实现时钟产生电路702、多路复用电路704和/或时钟合成电路706的功能的各个电路和/或技术中任一均可被用到本发明中的各个实施例中。
在一些实施例中，所述状态机电路708可被配置成使得电路700产生频率高于参考时钟频率的合成后时钟。这个实例可用于比如既需要精确定时控制又需要参考时钟倍频的系统中。图8中示出了电路800的例子，其中状态机电路708被配置以完成这个效果。如图所示，状态机电路708可包括两个部分708a，708b，每个部分提供动态改变的六位控制信号给各个多路复用器705a，705b。在所示例子中，状态机708的708a部分包括触发器802a和加法器804a，两者一起为多路复用器705a动态产生六位控制信号TAP_R，并且状态机708的708b部分包括触发器802b和加法器804b，两者一起为多路复用器705b动态产生六位控制信号TAP_F。如图所示，触发器802a和802b可由多路复用器705a和705b分别选出并且提供给时钟合成电路706的相同时钟信号钟控。因此，每个这样的时钟信号可引起控制信号TAP_R和TAP_F的值增加“阶跃”参数被设定的值。在一些实施例中，所述“阶跃”参数是可编程的并因此可被调整用于不同的应用或同一应用的不同使用时期。图8中的状态机电路708因此可用于动态地产生上升沿和下降沿抽头(tap)，所以合成后时钟可在参考时钟的单个周期内具有多个上升沿和下降沿。
图9示出了当“阶跃”参数等于16时图8中电路参考节点上波形的波形图。在图8的示例电路中(其中DLL702在参考时钟的每个周期内产生64个均匀分布的时钟信号)，输出时钟频率是参考时钟频率的“64/阶跃”倍。因此，图9的例子中的合成的时钟频率是参考时钟频率的四倍。
除了或代替导致产生具有频率高于参考时钟频率的合成后时钟，图7中的状态机电路708可被配置成使得电路700产生数控扩频时钟信号。如图10所示，因为相位(延迟)只是频率的积分所以频率调制等价于相位调制。图11示出了理想相位波形如何被离散波形所近似，在离散波形中相位只能改变某一单位延迟的整数倍。
图12示出了除了产生具有频率高于参考频率的合成后时钟，还能够实现这一离散相位延迟的电路。如图所示，图12中的实施例等同于图8中的实施例，除了在状态机电路708中出现了三个额外的元件。特别是状态机电路708的708a和708b部分分别包括另外3∶1多路复用器1202a和1202b，并且提供了产生控制信号和输出至多路复用器1202a和1202b的状态机引擎708c。
状态机引擎708c可在合成后时钟的每个沿被钟控，并且可选择多路复用器控制信号TAP_R和TAP_F在相邻的上升/下降沿之间增加的量。多路复用器1202a和1202b可比如在“阶跃”和“阶跃+1”之间转换以增加延迟，以及在“阶跃”和“阶跃-1”之间转换以减少延迟。因为频率调制可完全被延迟增加和减少的模式确定，而延迟增加和减少的模式又被状态机708c确定，所以调制参数和形状可被数字编程。状态机引擎708c也可容易地在生产中使用标准数字测试技术比如扫描链来测试。由于仅有的模拟元件是延迟线自身，在PVT范围内的稳定性是非常好的，并且使用反馈的情况下其整个延迟是稳定的。
图13示出了可用于三角波调制的状态机引擎708c的一可能实现框图，连同示出了在框图中参考的各节点上可呈现的所得波形的波形图。如图所示，计数器1302可产生用于“N/2”周期的“+1”输出，接着是用于“N/2”周期的“-1”输出，这里“N”确定调制周期。然后计数器的输出可被第一累加器1304积分以产生三角波，并然后被第二累加器1306积分以产生延迟波形。然后所述延迟波形可以“Q”为单位间隔进行量化，这里“Q”确定扩展的频率。在最后步骤中(未示出)，当量化的延迟波形在相邻时钟周期之间分别是没有变化、有正变化或有负变化时，状态机引擎708c可向多路复用器1202a，1202b输出控制信号以选择“阶跃”、“阶跃+1”或“阶跃-1”。
图14是示出了当“阶跃”参数被设定在“16”时图12中被参考的电路节点上呈现何种波形的波形图。
在一些实施例中，可产生量化的延迟波形使得时钟频率波形接近那些在美国专利US5448627中公开的波形，该美国专利通过引用全部结合于此。
尽管在多路复用电路704中使用两个分立的多路复用器705a，705b在可得到的合成的时钟速率方面提供某些优势，但在可替选的实施例中可替选地使用单个多路复用器。在一些实施例中，状态机电路708可比如被编程以在适当时间点(如，可确定合成的信号的上升时间的时间点，确定合成的时钟信号的下降时间的下一个时间点，等等)从来自DLL 702的所有时钟信号中选择各时钟信号，并且单独的反转型触发器可用于代替时钟合成电路，所述时钟合成电路与在‘311专利中公开的电路类似地响应于两个分别选择的时钟输入。
经过详细描述本发明的几个实施例，本领域技术人员可容易地进行各种修改和改进。这些修改和改进应在本发明的范围和精神之内。因此，上述描述仅是举例，并非意在限定。本发明仅由如下面的权利要求和等效方案规定的范围所限定。

Claims (16)

1.一种方法，包括以下步骤：
(a)接收多个时钟信号；
(b)将所述多个时钟信号中选定的若干信号提供给时钟合成电路；
(c)使用所述时钟合成电路来产生合成的时钟信号，所述合成的时钟信号具有由所述多个时钟信号中选定的若干信号的跳变而确定的跳变；以及
(d)对从所述多个时钟信号中选择提供给所述时钟合成电路的所述若干信号进行控制，使得所述时钟合成电路产生扩频时钟信号。
2.如权利要求1所述方法，其中所述多个时钟信号包括至少三个时钟信号，所述至少三个时钟信号分别是参考时钟信号的不同延迟形式。
3.如权利要求1或2所述的方法，其中：
所述步骤(c)包括下述步骤：
(c1)每次所述合成的时钟信号处于第一状态时，响应于检测到所述多个时钟信号中选定的第一信号的状态变化，将所述合成的时钟信号从所述第一状态改变到第二状态，以及
(c2)每次所述合成的时钟信号处于所述第二状态时，响应于检测到所述多个时钟信号中选定的第二信号的状态变化，将所述合成的时钟信号从所述第二状态改变到所述第一状态；以及
所述步骤(d)包括对从所述多个时钟信号中选择所述选定的第一和第二时钟信号进行控制，使得所述时钟合成电路产生所述扩频时钟信号。
4.如权利要求3所述的方法，其中：
所述步骤(a)包括在第一和第二多路复用器每个的输入端接收所述多个时钟信号，所述多路复用器具有耦接到所述时钟合成电路的输出端以向所述时钟合成电路提供所述多个时钟信号中选定的第一和第二信号；以及
所述步骤(d)包括控制所述第一和第二多路复用器输出所述多个时钟信号中选定的第一和第二信号，使得所述时钟合成电路产生所述扩频时钟信号。
5.如权利要求1-4中任一所述的方法，其中所述多个时钟信号中每个都在低于特定值的标称频率振荡，并且所述步骤(d)进一步包括对从所述多个时钟信号中选择提供给所述时钟合成电路的若干信号进行控制，这样所述时钟合成电路使所述合成的时钟信号在高于所述特定值的标称频率振荡。
6.一种方法，包括以下步骤：
(a)接收多个时钟信号，每个时钟信号都在低于特定值的标称频率振荡；
(b)将所述多个时钟信号中选定的若干信号提供给时钟合成电路；
(c)使用所述时钟合成电路产生合成的时钟信号，该合成的时钟信号具有由所述多个时钟信号中选定的若干信号的跳变确定的跳变；以及
(d)对从所述多个时钟信号中选择提供给所述时钟合成电路的若干信号进行控制，使得所述时钟合成电路产生在高于特定值的标称频率振荡的合成的时钟信号。
7.如权利要求6所述的方法，其中所述多个时钟信号包括至少三个时钟信号，所述至少三个时钟信号分别是参考时钟信号的不同延迟形式。
8.如权利要求6或7所述的方法，其中：
所述步骤(c)包括：每次所述合成的时钟信号处于第一状态时，响应于检测到所述多个时钟信号中选定的第一信号的状态变化，将所述合成的时钟信号从所述第一状态改变到第二状态，以及，每次所述合成的时钟信号处于所述第二状态时，响应于检测到所述多个时钟信号中选定的第二信号的状态变化，将所述合成的时钟信号从所述第二状态改变到所述第一状态；以及
所述步骤(d)包括对从所述多个时钟信号中选择所述选定的第一和第二时钟信号进行控制，使得所述时钟合成电路产生在高于所述特定值的标称频率振荡的所述合成的时钟信号。
9.如权利要求8所述的方法，其中
所述步骤(a)包括在第一和第二多路复用器每个的输入端接收所述多个时钟信号，所述第一和第二多路复用器具有耦接到所述时钟合成电路的输出端以向所述时钟合成电路提供所述多个时钟信号中选定的第一和第二信号；以及
所述步骤(d)包括控制所述第一和第二多路复用器输出所述多个时钟信号中选定的第一和第二信号，使得所述时钟合成电路产生在高于所述特定值的标称频率振荡的合成的时钟信号。
10.一种装置，包括：
时钟产生电路，该时钟产生电路被配置成产生至少三个时钟信号；
多路复用电路，该多路复用电路包括耦接到所述时钟产生电路以从中接收所述至少三个时钟信号的至少三个时钟输入端、至少一个控制输入端、以及至少一个输出端，所述多路复用电路被配置成基于在所述至少一个控制输入端接收到的至少一个控制信号从所述至少三个时钟信号中选择在所述至少一个输出端提供的若干特定信号；
时钟合成电路，该时钟合成电路被耦接到所述多路复用电路的所述至少一个输出端以从中接收所述至少三个时钟信号中选定的若干信号，并且所述时钟合成电路被配置成输出合成的时钟信号，该合成的时钟信号具有由所述至少三个时钟信号中选定的若干信号的跳变确定的跳变。
状态机电路，该状态机电路被耦接到所述多路复用电路以向其提供所述至少一个控制信号，所述状态机电路被配置成响应于至少一个时钟信号，重复地在至少一个控制信号的至少三个不同状态中循环，使得所述多路复用电路在所述状态机的每个循环期间为所述至少一个输出端提供所述多个时钟信号的至少三个不同信号。
11.如权利要求10所述的装置，其中所述时钟产生电路被配置成产生所述至少三个时钟信号，使得所述至少三个时钟信号包括至少三个分别是参考时钟信号的不同延迟形式的时钟信号。
12.如权利要求10或11所述的装置，其中所述时钟合成电路被配置成使得：每次所述合成的时钟信号处于第一状态时，响应于检测到所述至少三个时钟信号中选定的第一信号的状态变化，所述合成的时钟信号从所述第一状态改变到第二状态；以及使得每次所述合成的时钟信号处于所述第二状态时，响应于检测到所述至少三个时钟信号中选定的第二信号的状态变化，所述合成的时钟信号从所述第二状态改变到所述第一状态。
13.如权利要求12所述的装置，其中：
所述多路复用电路包括第一和第二多路复用器，每个所述第一和第二多路复用器具有耦接到所述时钟产生电路以从中接收所述至少三个时钟信号的至少三个输入端，所述第一多路复用器具有耦接到所述时钟合成电路以向其提供所述至少三个时钟信号中选定的第一信号的第一输出端，并且所述第二多路复用器具有耦接到所述时钟合成电路以向其提供所述至少三个时钟信号中选定的第二信号的第二输出端；以及
所述状态机电路被配置成向所述第一多路复用器提供至少一个第一控制信号，所述至少一个第一控制信号从所述至少三个时钟信号中选择在所述第一输出端提供的所述信号，并向所述第二多路复用器提供所述至少一个第二控制信号，所述至少一个第二控制信号从所述至少三个时钟信号中选择在所述第二输出端提供的所述信号。
14.如权利13所述的装置，其中所述状态机电路被配置成响应于检测到所述至少三个时钟信号中选定的第一信号的状态变化，改变所述至少一个第一控制信号的状态；以及响应于检测到所述至少三个时钟信号中选定的第二信号的状态变化，改变所述至少一个第二控制信号的状态。
15.如权利10-14中任何一个所述的装置，其中所述状态机电路被配置成控制所述至少一个控制信号的状态，使得所述时钟合成电路产生扩频时钟信号。
16.如权利10-15中任何一个所述的装置，其中所述时钟产生电路被配置成产生所述至少三个时钟信号，使得所述至少三个时钟信号中每个都在低于特定值的标称频率振荡，并且所述状态机电路被配置成改变所述至少一个控制信号的状态，使得所述时钟合成电路产生在高于所述特定值的标称频率振荡的合成的时钟信号。
CN2007800104066A 2006-02-22 2007-02-16 生成扩频时钟信号的方法和装置 Expired - Fee Related CN101411064B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US77548606P 2006-02-22 2006-02-22
US60/775,486 2006-02-22
US11/404,495 US7437590B2 (en) 2006-02-22 2006-04-14 Spread-spectrum clocking
US11/404,495 2006-04-14
PCT/US2007/004269 WO2007100529A2 (en) 2006-02-22 2007-02-16 Spread-spectrum clocking

Publications (2)

Publication Number Publication Date
CN101411064A true CN101411064A (zh) 2009-04-15
CN101411064B CN101411064B (zh) 2012-05-09

Family

ID=38427543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800104066A Expired - Fee Related CN101411064B (zh) 2006-02-22 2007-02-16 生成扩频时钟信号的方法和装置

Country Status (5)

Country Link
US (1) US7437590B2 (zh)
EP (1) EP1987590B1 (zh)
JP (1) JP5030977B2 (zh)
CN (1) CN101411064B (zh)
WO (1) WO2007100529A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473125A (zh) * 2009-07-31 2012-05-23 惠普开发有限公司 在系统中提供容错的扩频时钟信号

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907694B2 (en) * 2007-09-24 2011-03-15 Intel Corporation Adaptive control of clock spread to mitigate radio frequency interference
FR2937198B1 (fr) * 2008-10-13 2010-10-22 St Microelectronics Grenoble Procede et dispositif d'estimation de parametres d'un systeme d'etalement du spectre d'un signal d'horloge.
JP5381001B2 (ja) * 2008-10-16 2014-01-08 富士通セミコンダクター株式会社 半導体集積回路及び半導体集積回路の試験方法
JP5326911B2 (ja) * 2009-07-30 2013-10-30 株式会社リコー スペクトラム拡散クロックジェネレータ、回路装置、画像読取装置、画像形成装置、及びスペクトラム拡散クロック生成方法
US8493107B2 (en) * 2010-07-27 2013-07-23 Mediatek Inc. Clock generator for generating output clock having non-harmonic relationship with input clock and related clock generating method thereof
US8816780B2 (en) 2010-07-27 2014-08-26 Mediatek Inc. Apparatus and method for calibrating timing mismatch of edge rotator operating on multiple phases of oscillator
JP5617569B2 (ja) * 2010-11-30 2014-11-05 ブラザー工業株式会社 動作クロック生成装置、動作回路、及び、画像形成装置
US9244484B2 (en) 2013-12-11 2016-01-26 International Business Machines Corporation Fractional-N spread spectrum state machine
US9571078B2 (en) 2014-07-25 2017-02-14 Bae Systems Information And Electronic Systems Integration Inc. Modified flying adder architecture
US9525457B1 (en) * 2015-07-01 2016-12-20 Honeywell International Inc. Spread spectrum clock generation using a tapped delay line and entropy injection
US11811321B2 (en) * 2021-05-04 2023-11-07 Richtek Technology Corporation Switching power converter circuit, clock generator circuit and clock generation method having spread spectrum

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US6031401A (en) * 1998-06-08 2000-02-29 Tritech Microelectronics, Ltd. Clock waveform synthesizer
US6289068B1 (en) * 1998-06-22 2001-09-11 Xilinx, Inc. Delay lock loop with clock phase shifter
US6167103A (en) * 1998-10-08 2000-12-26 Lexmark International, Inc. Variable spread spectrum clock
US6157694A (en) * 1998-12-09 2000-12-05 Lucent Technologies, Inc. Fractional frequency divider
CA2270516C (en) * 1999-04-30 2009-11-17 Mosaid Technologies Incorporated Frequency-doubling delay locked loop
DE19933115A1 (de) * 1999-07-19 2001-01-25 Mannesmann Vdo Ag Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens
US6292507B1 (en) * 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator
US6366174B1 (en) * 2000-02-21 2002-04-02 Lexmark International, Inc. Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking
US6643317B1 (en) * 2000-02-25 2003-11-04 Electronics For Imaging, Inc. Digital spread spectrum circuit
US6597226B1 (en) * 2000-07-13 2003-07-22 Lexmark International, Inc. Application specific integrated circuit architecture utilizing spread spectrum clock generator module for reducing EMI emissions
TW529247B (en) * 2001-09-06 2003-04-21 Via Tech Inc Digital wave generation device and method
US6658043B2 (en) * 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
US6909311B2 (en) * 2002-04-03 2005-06-21 Analog Devices, Inc. Methods and apparatus for synthesizing a clock signal
US6600355B1 (en) * 2002-06-10 2003-07-29 Xilinx, Inc. Clock generator circuit providing an output clock signal from phased input clock signals
US6933761B2 (en) * 2003-06-20 2005-08-23 Altera Corporation Techniques for dynamically selecting phases of oscillator signals
DE602004009137T2 (de) * 2003-07-31 2008-06-19 Stmicroelectronics Pvt. Ltd. Digitaler Taktmodulator
US7515646B2 (en) * 2004-02-05 2009-04-07 Lexmark International, Inc. Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway
US7557849B2 (en) * 2004-10-11 2009-07-07 Mediatek Usa Inc Processor-controlled timing generator for multiple image sensors
US7295048B2 (en) * 2005-09-22 2007-11-13 International Business Machines Corporation Method and apparatus for generating spread spectrum clock signals having harmonic emission suppressions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473125A (zh) * 2009-07-31 2012-05-23 惠普开发有限公司 在系统中提供容错的扩频时钟信号
US8799700B2 (en) 2009-07-31 2014-08-05 Hewlett-Packard Development Company, L.P. Providing fault-tolerant spread spectrum clock signals in a system
CN102473125B (zh) * 2009-07-31 2016-05-25 惠普开发有限公司 在系统中提供容错的扩频时钟信号

Also Published As

Publication number Publication date
EP1987590B1 (en) 2018-04-04
US7437590B2 (en) 2008-10-14
CN101411064B (zh) 2012-05-09
EP1987590A2 (en) 2008-11-05
WO2007100529A2 (en) 2007-09-07
WO2007100529A3 (en) 2007-11-15
US20070194817A1 (en) 2007-08-23
JP5030977B2 (ja) 2012-09-19
JP2009527989A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
CN101411064B (zh) 生成扩频时钟信号的方法和装置
EP1764922B1 (en) Clock generation circuit and clock generation method
US7010014B1 (en) Digital spread spectrum circuitry
US6553057B1 (en) Circuit and method for linear control of a spread spectrum transition
CN103095294B (zh) Pll电路、通信装置以及通信装置的回环测试方法
US7636002B2 (en) Clock multiplier and method of multiplying a clock
EP1451955B1 (en) Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
JP2007053770A (ja) ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法
JP2004153637A (ja) クロック生成装置
US20040212410A1 (en) Reduced-size integrated phase-locked loop
EP1404020B1 (en) Phase-locked loop circuit reducing steady state phase error
US8588275B2 (en) Electronic device and method for spread spectrum clock (SSC) modulation
KR100698864B1 (ko) 클록 발생 회로 및 클록 발생 방법
CA2424706C (en) Digital phase shifter
JPH11355107A (ja) 高周波数クロック発生用回路
US8106687B2 (en) Spread spectrum clock system and spread spectrum clock generator
US10700668B2 (en) Method and apparatus for pulse generation
WO2002078188A1 (en) Apparatus for generating spread spectrum frequency-modulated clock pulses having reduced electromagnetic interference (emi)
US7132867B1 (en) High resolution digital loop circuit
US8788553B1 (en) Method and circuit for providing digital frequency synthesis
CN102377413A (zh) 展频时钟系统及其展频时钟产生器
TW566004B (en) Phase locked loop for reducing electromagnetic interference
JP2003324347A (ja) 信号発生装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20220216