CN101395709B - 配备隆起块的芯片或封装组件的封装方法 - Google Patents

配备隆起块的芯片或封装组件的封装方法 Download PDF

Info

Publication number
CN101395709B
CN101395709B CN200780007101XA CN200780007101A CN101395709B CN 101395709 B CN101395709 B CN 101395709B CN 200780007101X A CN200780007101X A CN 200780007101XA CN 200780007101 A CN200780007101 A CN 200780007101A CN 101395709 B CN101395709 B CN 101395709B
Authority
CN
China
Prior art keywords
bump
under
temperature
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780007101XA
Other languages
English (en)
Other versions
CN101395709A (zh
Inventor
川手恒一郎
川手良尚
安德鲁·C·洛特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN101395709A publication Critical patent/CN101395709A/zh
Application granted granted Critical
Publication of CN101395709B publication Critical patent/CN101395709B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供了一种通过底填充料连接半导体芯片和基底的封装方法，在进行操作确认测试之后，热固化底填充料。配备隆起块的半导体芯片或封装组件的封装方法，包括如下步骤：将热流性和热固性底填充料置于配备隆起块的半导体芯片或封装组件与基底之间；在高到足够使底填充料薄膜流体化的温度和压力下施加热和压力处理，以实现临时电连接；进行操作确认测试；如果操作确认测试证明是成功的，进一步加热和固化底填充料薄膜以获得最终的电子器件，或者如果操作确认测试证明是不成功的，在足够使底填充料薄膜流体化的温度和压力下移除有缺陷的芯片或封装组件，然后通过使用新的配备隆起块的芯片和封装组件重复上述步骤。

Description

配备隆起块的芯片或封装组件的封装方法
技术领域
本发明涉及配备隆起块的芯片或封装组件的封装方法。
背景技术
过去已经使用诸如配备隆起块的半导体芯片、球栅阵列(BGA)和芯片级封装(CSP)等半导体封装，作为有效的用于减小半导体器件尺寸的手段。配备隆起块的多个芯片或封装组件(以下称为“配备隆起块的芯片”，其包括具有隆起块的裸芯片以及将芯片制造在其中的封装组件)被封装在主基底上并形成电子器件。当配备隆起块的芯片连接并封装到基底上时，作为密封树脂，底填充料通常布置在配备隆起块的芯片与基底之间。然而，当多个半导体芯片中的任何一个有缺陷或者主基底和芯片之间存在不良连接时，这样的电子器件就不能使用了。因此，需要可修复能力，这样当在所有半导体芯片或封装组件与电子器件整体已经进行操作确认之后发生任何缺陷时，单个或多个芯片能够被移除并被新芯片所代替。一般地在底填充料(通常为热固性树脂)已经固化之后，完成操作确认。由于上述原因，获得可修复能力就极其困难。
人们已经提出许多解决这些难题的方法。例如，日本未审查专利公布(Kokai)No.10-209217提出了一种方法，包括在底填充料导入之前通过使用导电胶临时连接半导体芯片和基底，进行测试，且如果没有问题发生，则注入底填充料。随着电子器件的密度越来越高，半导体芯片和封装组件的尺寸已经变得越来越小，同时随着它们的功能的增加，输入/输出端子的数目已经变得越来越大。因此，隆起块之间的距离必须减小，并且隆起块的尺寸也必须相应地变小。结果，芯片和基底之间的空间变得更小，于是注入液体型树脂的工艺步骤就会变得困难。
Wang和C.P.Wong在文献J.Appl.Polym.Sci.，81，pp.1868-1880，2001中披露了一种修复方法，该方法包括将一种在高温下热分解产生大量气体的组分混合到作为底填充料的环氧树脂中，并从基底上移除芯片。日本未审查专利公布(Kokai)No.11-40624披露了一种修复方法，该方法包括通过利用发烟硝酸溶解底填充料从而将芯片从基底移除。此外，日本未审查专利公布No.2000-22048和2003-504893披露了一种修复方法，其中利用氨基钾酸酯型热固性树脂作为底填充料，然后其被加热到高温使氨基钾酸酯发生分解反应从而将芯片从基底移除。
上述修复方法利用了底填充料的分解反应或溶解，不利于操作人员的健康、降解底填充料以及会引起新的缺陷。
发明内容
因此本发明的目的是提供一种配备隆起块的半导体芯片或封装组件到基底的封装方法，当底填充料置于配备隆起块的半导体芯片或封装组件与基底之间时，使得在配备隆起块的半导体芯片或封装组件与基底之间的倒装芯片(flip-chip)连接进行操作确认测试，然后热固化底填充料。
在一个实施例(1)中，本发明提供了一种配备隆起块的半导体芯片或封装组件的封装方法，包括如下步骤：
(a)准备配备隆起块的半导体芯片或封装组件和基底，其用于通过电连接配备隆起块的所述半导体芯片或封装组件的所述隆起块到所述基底上的接线端子来执行封装；
(b)将热流性和热固性底填充料薄膜置于配备隆起块的所述半导体芯片或封装组件和所述基底之间，并且对准所述隆起块和所述基底的所述接线端子；
(c)在高到足够使所述底填充料薄膜流体化的温度和压力下施加热和压力处理，并临时电连接所述隆起块到所述接线端子；
(d)作为一个整体对所述半导体芯片或封装组件或得到的电子器件进行操作确认测试；以及
(e)如果所述操作确认测试证明是成功的，进一步加热和固化所述底填充料薄膜以获得最终的电子器件，或者如果所述操作确认测试证明是不成功的，在足够使所述底填充料薄膜流体化的温度和压力下移除有缺陷的芯片或封装组件，然后通过使用新的配备隆起块的芯片或封装组件重复所述步骤(c)至(e)。
在根据本发明另一个实施例(2)的封装方法中，底填充料薄膜在一定压力或以上显示出热流性，而在低于所述一定压力的压力下不显示出热流性。
在根据本发明又一个实施例(3)的封装方法中，底填充料薄膜在所述步骤(c)中的临时电连接之前部分固化。
在根据本发明又一个实施例(4)的封装方法中，步骤(e)中为热固化所进行的进一步加热相对于所述的临时电连接步骤(c)中的加热，在更低的温度下进行更长的时间。
在根据本发明又一个实施例(5)的封装方法中，当所述步骤(d)中的所述操作确认测试被证明是不成功时，在加热状态下沿平行于所述基底平坦表面的方向施加剪切力，以断开配备隆起块的所述半导体芯片或封装组件与所述基底的接线端子之间的连接。
在根据本发明又一个实施例(6)的封装方法中，在所述步骤(c)中通过在120到220℃的温度下加热0.5到10秒进行临时电连接，在30到100℃的温度下加热1到5小时进行固化以获得电子器件。
在根据本发明又一个实施例(7)的封装方法中，在所述步骤(e)中进行用于热固化的加热后，在100到180℃的温度下进一步进行后固化加热。
在根据本发明又一个实施例(8)的封装方法中，所述底填充料薄膜同时包含热塑性组分和热固性组分。
在根据本发明又一个实施例(9)的封装方法中，所述底填充料薄膜包含聚已酸内酯改性树脂。
在根据本发明又一个实施例(10)的封装方法中，所述底填充料薄膜包含有机粒子。
与传统的修复方法不同，根据本发明的封装方法通过再加热来断开连接。因此，不用引入底填充料的分解反应及其熔融，没有对操作人员健康的不利影响而且没有底填充料的降解就可以再次进行连接。
甚至当底填充料薄膜在临时连接时被预先部分固化时，其仍然保留足够的流动性以便于当有必要进行修复时能够通过进一步的加热来断开连接。另一方面，当底填充料薄膜被部分固化时，在操作确认测试证明成功后底填充料进一步热固化以建立最终连接时，连接能够保持。
在低于临时连接时的加热的温度的温度下完成为建立最终连接的热固化的加热时，能够防止在最终连接过程中连接的意外断开。
在最终连接建立后，在一个较高的温度进行进一步的加热时，底填充料完全固化并且可以获得具有较高可靠性的连接。
能够实施上述不同步骤的原因在于底填充料薄膜同时具有热流性和热固性，因为其同时包含热塑性组分和热固性组分。施加短时间的高温致使底填充料中的热塑性组分流体化。这允许进行临时连接。施加长时间的较低温度致使热固性组分固化。这允许建立最终连接。在最终连接完成后，在高于固化温度的温度下的后固化致使热固性组分完全固化，这允许进行高可靠性的连接。
底填充料薄膜中包含己内酮改性树脂时，能够改善临时连接中的结合强度。
当底填充料薄膜包含有机粒子时，塑流性(即当剪切应力变高时降低粘性的特性)增加了。因此，当树脂被热固化时能够保持连接，但是当进行修复时，通过施加剪切应力能够很容易将连接断开。
当通过使用现有技术中的方法将多个半导体芯片或封装组件封装到基底上时，如果半导体芯片或封装组件中的任何一个有缺陷，则整个电子器件便不能够使用。然而，根据本发明中的方法，在临时电连接状态下，进行单个芯片或封装组件的确认操作。当发现任何缺陷时，可以只有有缺陷的芯片或封装组件被替换，而且可以再次进行连接。在进行操作确认之后整体地进行热固化。因此，可以有效获得具有高可靠性的连接。
附图说明
图1是根据本发明的封装方法的工艺步骤图。
图2是表示实例中使用的基底导体图案的示意图。
图3是表示实例中使用的隆起块排列的示意图。
具体实施方式
基于下述实施方式描述本发明，但本发明不局限于这些特定的实施方式。
首先，参考附图解释本发明。图1表示将配备隆起块的半导体芯片或半导体封装组件封装到基底的方法的工艺图。术语“半导体芯片或半导体封装组件”意思是其可以是配备隆起块的裸芯片或隆起块阵列封装组件。术语“隆起块阵列封装组件”意思是半导体封装组件，其具有多个隆起块，作为平面形状的半导体芯片的输入/输出端子。更具体地说，这种半导体封装组件是区域隆起块阵列封装组件，例如球栅阵列(BGA)、芯片级封装组件(CSP)和晶圆级CSP。另一方面，基底为通常在玻璃环氧类树脂基底上形成铜线的印刷电路板，但不仅限于此。诸如双马来酰亚胺三嗪树脂(BT树脂)、聚酰亚胺基树脂或芳族聚酰胺基树脂的树脂板可以用作基底。通过在玻璃上真空沉积ITO(铟锡氧化物)或金属以将芯片封装到玻璃基底上的工艺(COG，玻璃上芯片)也是可以使用的。基底可以是刚性基底或柔性基底。隆起块通常由金、镍、银、铜、导电胶等形成，但是也可以由焊料形成。当隆起块由焊料形成时，临时电连接必须在低于焊料熔点的温度下进行。
首先，准备配备隆起块的半导体芯片或封装组件1和基底10，对于它们，通过将配备隆起块的半导体芯片或封装组件1的隆起块2与接线端子11电连接以进行封装。能够经受热流体化的热固性底填充料薄膜3被置于配备隆起块2的半导体芯片或封装组件1的隆起块2与基底10的接线端子11之间，并且隆起块2与基底10的接线端子11相对设置(Fig.1(a))。在这种情况下，底填充料薄膜3可以被预先热结合在芯片或封装组件的隆起块2侧或基底10的接线端子11侧以允许方便地工作。通过用诸如聚四氟乙烯(PTFE)薄膜或经过硅酮处理的聚酯薄膜的释放薄膜覆盖底填充料薄膜，并将温度和压力施加到该薄膜，可以实施该工艺步骤。当预先进行热结合时，可以在与以下描述的临时电连接所使用的条件相同的加热和加压条件下进行。
接着，当芯片或封装组件1、底填充料薄膜3和基底10堆叠时，它们在足够使底填充料薄膜3流体化的温度和压力下加热和结合，以将隆起块2与接线端子11临时电连接(图1(b))。
通过使用热结合机(例如脉冲热焊机)可以进行这样的加热和加压步骤。应当使用具有比芯片尺寸大的焊头，而且应当在垂直方向上向芯片加压。根据本发明，优选在1到10Mpa的压力和在120到220℃的温度下进行热结合0.5到10秒的时间，可是上述参数可以根据底填充料薄膜的性质而变化。由于该热结合步骤，底填充料流体化并且隆起块穿入底填充料。然而，底填充料在高于塑流性所发生的屈服点的压力下流体化。底填充料在不高于塑流性发生的屈服点的压力下不会流体化。因此，在随后的固化加热步骤中底填充料的过度流动性被抑制，并且连接能够持续保持。
在该临时电连接进行的阶段，进行半导体芯片或封装组件1和连接后获得的整体电子器件20的操作确认测试(图1(c))。该操作确认测试通过使测试仪探针4与电子器件的电路接触并使电流通过来进行。
当电子器件测试证明是成功的，进行进一步的加热然后底填充料薄膜3被热固化(固化步骤)以获得最终的电子器件20(图1(d))。在这个阶段，底填充料被固化并且电连接被稳定化。热固化步骤优选地是在低于用于临时电连接的温度的温度下进行。这是因为在这样的温度下能够防止底填充料薄膜3的再次流体化和由热膨胀产生的连接断开。例如，当在120到220℃的温度下进行临时电连接时，在30到100℃的温度下进行固化。当在30到100℃进行固化时，充分固化必须要大约1到大约5小时的时间。为进行进一步完全固化，在100到180℃的较高温度下进行大约0.5到大约3小时的后固化以获得具有更高可靠性的连接。
另一方面，当操作确认测试证明不成功时，在使底填充料薄膜3充分流体化的温度和压力下移除有缺陷的芯片或封装组件1(图1(e))。该移除操作优选地是在大体上等于用于临时电连接的温度(例如120到220℃)下进行。在这种情况下，当在沿平行于基底10的方向上施加一剪切力时，芯片或封装组件1能够很容易地被移除。通过在120到220℃的温度下施加0.01到1Mpa的剪切力0.5到10秒，通常能够移除芯片或封装组件1。根据本发明的封装方法，在芯片或封装组件1移除后，能够通过使用具有隆起块的新芯片或封装组件重复上述工艺步骤来执行。
根据本发明中的方法，使用包含热流性和热固性树脂的底填充料薄膜，该树脂在加热到一定温度下并且施加超过一定压力的外力时呈现热流性，而且当进一步加热时固化。这种热流性和热固性树脂是同时包含热塑性组分和热固性组分的那种。热塑性组分和热固性组分可能存在于同一聚合物化合物或热塑性树脂和热固性树脂的混合物里面。热塑性组分和热固性组分存在于同一聚合物化合物里面的实例包括热塑性组分改性的环氧树脂，例如聚己内酯改性环氧树脂和橡胶改性环氧树脂。另一个例子可以是具有热固性基团的共聚树脂，例如具有热塑性树脂基本结构的环氧树脂。这种共聚树脂的例子是乙烯和(甲基)丙烯酸缩水甘油酯之间的共聚物。包含热塑性组分和热固性组分的树脂可以是单一树脂或者可以进一步包含其他热塑性组分和/或其他热固性组分。例如，当聚已酸内酯改性环氧树脂中聚已酸内酯的分子量很大时，该树脂不需要包含其他热塑性树脂就可以单独使用，因为已经能够获得足够的热流性。另一方面，当聚已酸内酯的分子量很小时，包含其它热塑性树脂有时是有利的，本领域技术人员应该适当地确定树脂组合物。
在下面的段落将说明适合本发明的具体组合物，但本发明并不仅局限于此。这种特别适合做底填充料薄膜的组合物包括聚已酸内酯改性树脂。当该组合物包含聚已酸内酯改性树脂时，该树脂给予底填充料合适的柔性并且能够改善其粘弹性。结果，在被完全固化前底填充料具有粘合力，并在加热时表现出结合强度。
适合做底填充料薄膜的组合物包括聚已酸内酯改性酚氧树脂、环氧树脂、环氧树脂固化剂和有机粒子，或包含酚氧树脂、聚已酸内酯改性环氧树脂、环氧树脂固化剂和有机粒子，或包含聚已酸内酯改性酚氧树脂、聚已酸内酯改性环氧树脂、环氧树脂固化剂和有机粒子。
这种聚已酸内酯改性环氧树脂可以商品名“Plack-CellTM G系列”从Daicell化学株式会社(Daicell Kagaku Kogyo K.K)商购获得。聚已酸内酯改性酚氧树脂可以商品名“InCemReZ Phenoxy(例如PKCP-80)”从InChem公司(InChem Co.)商购获得。
底填充料组合物除了可以是聚已酸内酯改性酚氧树脂或聚已酸内酯改性环氧树脂之外，还可以包含没有被聚已酸内酯改性的环氧树脂(以下简称为“非改性环氧树脂”)。非改性环氧树脂并没有特定的限制，只要其在本发明的范围内，该树脂的例子包括双酚A型环氧树脂、双酚F型环氧树脂、双酚A型二环氧甘油醚型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、芴环氧树脂、缩水甘油胺树脂、脂肪环氧树脂、溴化环氧树脂、氟化环氧树脂等等。这些环氧树脂可用改性环氧树脂同样的方式与酚氧树脂很容易兼容，并且很难从底填充料中流出。以100重量份的改性环氧树脂为基准，特别是当底填充料热包含优选为50到200重量份，更优选为60到140重量份的非改性环氧树脂时，其抗热性的改善是显著的。本发明的一个方面能够使用双酚A型二环氧甘油醚型环氧树脂(以下也称为“二环氧甘油型环氧树脂”)作为优选的非改性环氧树脂。例如，二环氧甘油醚型环氧树脂为液体并且能够改善底填充料的高温性能。当使用二环氧甘油醚型环氧树脂时，在因固化的高温和玻璃化转变温度下的耐化学性能够得到改善。固化剂的应用范围可以扩大，并且固化条件也可以相对温和。例如，这种二环氧甘油醚型环氧树脂可以商品名“D.E.R.TM 332”从陶氏化学日本公司商购获得。另一种优选的环氧树脂也可以商品名“YD128”从投图(Touto)化学有限公司商购获得。底填充料优选地包含与上述聚已酸内酯改性酚氧树脂或聚已酸内酯改性环氧树脂结合的三聚氰胺/异氰脲酸加合物(以下也称为三聚氰胺/异氰脲酸络合物)。例如，可用的三聚氰胺/异氰脲酸络合物可以商品名“MC-600”从日产化学工业公司(Nissan Kagaku Kogyo)商购获得，其对于增加底填充料的粘性和抑制其吸湿性和流动性是有效的。当底填充料的粘性过低时，底填充料会从芯片区域膨胀出去。另一方面，当底填充料的粘性过高时，阻止了临时电接触。因此，底填充料的粘性应该严格控制，该材料作为粘性调节剂来工作。为防止固化产生的脆性而不损害上述效果，以聚已酸内酯改性酚氧树脂和聚已酸内酯改性环氧树脂总和为100重量份为基准，底填充料通常可以包含1到200重量份，优选为2到100重量份并且进一步优选为3-50重量份的三聚氰胺/异氰脲酸络合物。
热固性粘合剂组合物包括固化剂，该固化剂对于改性环氧树脂和非改性环氧树脂的固化反应是有用的。固化剂的使用数量及其种类并不局限于此，具体地说，只要可以达到所需要的效果。然而，从改善抗热性的角度，以改性环氧树脂和非改性环氧树脂为100重量份数为基准，通常包含1-50重量份，优选为2-40重量份而且更优选地为5-30重量份的固化剂。固化剂的例子包括胺类固化剂，酸酐，双氰胺，阳离子聚合催化剂，咪唑化合物，肼化合物和苯酚，尽管它们不是限制性的。具体而言，双氰胺可以被提到作为一种有前景的固化剂，因为其在室温下具有热稳定性。从与二环氧甘油醚型环氧树脂的关系，优选使用脂多胺，聚酰胺，酰胺胺及其改性产品。
上述底填充料薄膜优选地包含有机粒子，以底填充料总量为基准，通过加入35到100％的有机粒子可以获得下述效果。当加入有机粒子时，树脂呈现塑流性。对于具有这些特性的树脂，当隆起块在一个相对高的压力下被结合并允许其穿入时，树脂经历着流体化。另一方面，有机粒子抑制底填充料薄膜的过度流体化并防止在热固化过程中隆起块和基底上导体的接触压力的下降。
所加入的有机粒子为丙烯树脂、苯乙烯丁二烯树脂、苯乙烯丁二烯丙烯树脂、三聚氰胺树脂、三聚氰胺异氰脲加合物、聚酰亚胺、硅氧烷树脂、聚醚酰亚胺、聚醚砜、聚酯、聚碳酸酯、聚醚醚酮、聚苯并咪唑、聚芳基化物、液晶聚合物、烯烃树脂和乙烯-丙烯酸共聚物的粒子。粒子的尺寸不大于10μm，优选不大于5μm。
底填充料薄膜可以包含无机填料，例如硅石，氧化铝和玻璃微珠。因为无机填料能够保持固化后的薄膜的热膨胀系数在低水平，这可以避免在使用电子器件时由于温度改变时基底和芯片或封装组件中热应力的产生。
在底填充料薄膜中的组分被合适的溶剂(例如四氢呋喃)溶解后，此溶液应用于受到剥离处理的基底，然后被干燥以在基底上形成薄膜。然后薄膜能够从基底上除去。也可以加热和融化底填充料薄膜的组分，以对基底实行熔融处理，干燥它以在基底上形成薄膜，然后将得到的薄膜除去。
实例
实例1和2
1.底填充料薄膜的制备
在室温下搅拌表1所列的每一组合物的溶液，气刀涂覆到硅酮处理的聚对苯二甲酸乙二醇酯(PET)薄膜上，在100℃炉中干燥30分钟，然后进一步在70℃下进行6个小时的热处理以获得具有厚度为25μm的底填充料薄膜。
表1
底填充料(重量份)
 
PKCP-80 YD128 BAFL EXL2314 THF
实例1 60 34 16.4 100 600
实例2 60 34 16.4 50 600
PKCP-80：己内酮改性酚氧树脂，InChemRz苯氧PKCP-80，InChem公司。
YD128：环氧树脂，Toto化学有限公司(Toto Kasei Co.，Ltd.)，环氧当量184到194
BAFL：二苯胺氟，Shin-Nittetsu化学有限公司(Shin-Nittetsu Kagaku Co.，Ltd.)
EXL2314：丙烯醛粒子，KUREHA EXL，Kureha Kagaku Kogyou有限公司(KurehaKagaku Kogyou Co.，Ltd.)
THF：四氢呋喃
2.底填充料结合强度的测量
底填充料薄膜被置于2mm厚的玻璃环氧树脂(FR4)和具有10mm宽的35m厚的轧制铜箔上，在150℃和200千克力(4.0Mpa)下进行20秒的压合以建立临时连接。当在60mm/min的拉伸率下，铜箔的尾部相对于玻璃环氧树脂成90°角被剥离时，通过测量负载对建立临时连接之后每个样品的结合强度进行测量，接着在临时连接之后在80℃下进一步固化2小时。结果如表2所示。
表2
结合强度
 
临时连接后的初始结合强度(N/cm) 固化后的结合强度(N/cm)
实例1 7.1 9.2
实例2 6.5 9.7
3.芯片和基底之间的连接测试
3.1.电阻测试方法
图3表示的具有24金柱隆起块的芯片，被热结合到具有图2所示导电图案的基底上。基底为0.5mm厚的玻璃环氧基底(FR4)，基底上的导体图案通过在12μm厚的铜箔上电镀镍/金而形成。当芯片与该基底电连接时，在ab和ij之间形成具有23个连接(柱隆起块和导体)的电路。它们之间的电阻通过四探针测试法进行测量。对临时连接后的样品、在临时连接后其连接被断开和通过临时连接再次连接的样品以及再次连接后固化的样品进行测量。
3.2.临时连接
如上所述制备的底填充料薄膜置于芯片和基底之间，并且使用脉冲热焊机(Avionix公司产品，TCW-215/NA66)在200N(5.6MPa)的负载下热结合3秒。通过在薄膜中埋入热电偶来测量树脂的温度，在热结合时树脂温度的最大值为155℃。
3.3.修复
通过应用250℃下的烙铁以允许大约1kg的剪切载荷工作，将3.2节中所述的临时连接的芯片移除。在这种情况下，使用热电偶测试时，树脂的温度升到130℃。将具有上面1中所述底填充料薄膜(25μm)的芯片热结合到芯片移除位置，并且在上述临时连接相同的条件下进行连接。
3.4.固化
对上面3.3节所述修复的样品在80℃温度下进一步固化2小时。
对临时连接后的样品、在临时连接后连接被断开和再次临时连接的样品以及通过临时连接再次连接后固化的样品，进行电阻测量的结果如表3所示。
对这四个样品中的每一种进行测量。
表3
电阻值测量
 
临时连接状态的电阻值 临时重新连接后的电阻值 固化后的电阻值
No.1 0.78 0.75 0.8
No.2 0.75 0.75 0.75
No.3 0.85 0.82 0.85
No.4 0.78 0.78 0.80
                          单位：Ω
实例3
1.底填充料薄膜的制备
在室温下搅拌表4所列的每一组合物的溶液，气刀涂覆到硅酮处理的聚对苯二甲酸乙二醇酯(PET)薄膜上，在100℃炉中干燥20分钟，然后进一步在70℃下热处理6小时以获得具有厚度为30μm的底填充料薄膜。
为确认产生的薄膜呈现塑流性，一层底填充料被临时连接(200℃，5MPa，1秒)到两层铜箔之间。当2.5×104Pa的剪切应力被作用到铜箔之间时，观察3小时，但是一点流动性都没有观察到。然而，当在同样的温度下允许7.8×104Pa的剪切应力作用时，可以观察到显著的流动性。
表4
底填充料
 
组分 重量份
YP50S 30
YD128 34
G402 30
BAFL 16.4
MC600 20
EXL2314 80
THF 600
YP50S：酚氧树脂，Toto化学有限公司(Toto Kasei Co.，Ltd.)，数均分子量11，800
YD128：环氧树脂，Toto化学有限公司(Toto Kasei Co.，Ltd.)，环氧当量184到194
G402：聚已酸内酯改性环氧树脂，Daicell化学工业株式会社(Daicell KagakuKogyo Co.，Ltd.)，环氧当量1350
BAFL：二苯胺氟，Shin-Nippon Seitetsu化学有限公司(Shin-Nippon SeitetsuKagaku Co.，Ltd.)
MC-600：三聚氰胺/异氰脲酸络合物，日产工业株式会社
EXL2314：丙烯醛粒子，EXL2314，Kureha Paraloid EXL，Kureha Kagaku KogyoKabushiki Kaisha
THF：四氢呋喃
2.芯片和基底之间的连接测试
2.1.电阻测试方法
该测试采用与实例1和2相同的方法。
2.2.临时连接
按第1节中所述制备的底填充料薄膜置于芯片和基底之间并且利用脉冲热焊机(Avionix公司产品，TCW-215/NA66)在100N(2.8MPa)的负载下进行热结合。通过在薄膜中埋入热电偶来测量树脂的温度，进行热结合时树脂温度的最大值为200℃±10℃。100N的恒载荷的施加继续直到温度低于140℃±10℃，热结合所需时间为4.5秒±0.5秒，包括温度上升和下降的时间。
3.3.修复
通过应用250℃下的烙铁并允许大约1kg的剪切载荷工作，将2.2节中所述的临时连接的芯片移除。在这种情况下，利用用热电偶测试时的树脂的温度升到130℃。将具有上面1中所述底填充料薄膜(30μm)的芯片热结合到芯片移除位置，并且在与上述临时连接相同的条件下再次连接。
3.4.固化
对上面2.3节所述的修复的样品在150℃下进一步进行固化2小时。
对临时连接后的样品，在临时连接后连接被断开和再次临时连接的样品和临时再次连接后固化的样品进行电阻测量的结果如表5所示。
对这五个样品中的每一种进行测量。
表5
电阻值测量
 
临时连接状态的电阻值 临时重新连接后的电阻值 固化后的电阻值
No.1 0.76 0.80 0.81
No.2 0.76 0.79 0.80
No.3 0.82 0.76 0.76
No.4 0.77 0.82 0.82
No.5 0.76 0.78 0.78
                                单位：Ω

Claims (8)

1.一种配备隆起块的半导体芯片或封装组件的封装方法，所述方法包括如下步骤：
(a)准备所述配备隆起块的半导体芯片或封装组件和基底，其用于通过电连接配备隆起块的所述半导体芯片或封装组件的所述隆起块到所述基底上的接线端子来执行封装；
(b)将热流性和热固性底填充料薄膜置于配备隆起块的所述半导体芯片或封装组件和所述基底之间，并且对准所述隆起块和所述基底的所述接线端子；
其中所述底填充料薄膜在1MPa～10MPa的压力和120～220℃的温度下显示出热流性并且所述底填充料薄膜在低于1MPa的压力下不显示出热流性；
(c)在高到足够使所述底填充料薄膜流体化的温度和压力下施加热和压力处理，并临时电连接所述隆起块到所述接线端子；
(d)作为一个整体对所述半导体芯片或封装组件或得到的电子器件进行操作确认测试；以及
(e)如果所述操作确认测试证明是成功的，进一步加热和固化所述底填充料薄膜以获得最终的电子器件，或者如果所述操作确认测试证明是不成功的，在足够使所述底填充料薄膜流体化的温度和压力下移除有缺陷的芯片或封装组件，然后通过使用新的配备隆起块的芯片或封装组件重复所述步骤(c)至(e)。
2.根据权利要求1所述的方法，其中步骤(e)中为热固化所进行的进一步加热相对于所述的临时电连接步骤(c)中的加热，在更低的温度下进行更长的时间。
3.根据权利要求1所述的方法，其中，当所述步骤(d)中的所述操作确认测试被证明是不成功时，在加热状态下沿平行于所述基底平坦表面的方向施加剪切力，以断开配备隆起块的所述半导体芯片或封装组件与所述基底的接线端子之间的连接。
4.根据权利要求1所述的方法，其中，在所述步骤(c)中通过在120到220℃的温度下加热0.5到10秒进行临时电连接，在30到100℃的温度下加热1到5小时进行固化以获得电子器件。
5.根据权利要求1所述的方法，其中在所述步骤(e)中进行用于热固化的加热后，在100到180℃的温度下进一步进行后固化加热。
6.根据权利要求1所述的方法，其中所述底填充料薄膜同时包含热塑性组分和热固性组分。
7.根据权利要求6所述的方法，其中所述底填充料薄膜包含聚己酸内酯改性树脂。
8.根据权利要求6所述的方法，其中所述底填充料薄膜包含有机粒子。
CN200780007101XA 2006-03-20 2007-03-08 配备隆起块的芯片或封装组件的封装方法 Expired - Fee Related CN101395709B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006076625A JP2007258207A (ja) 2006-03-20 2006-03-20 バンプ付きチップもしくはパッケージの実装方法
JP076625/2006 2006-03-20
PCT/US2007/063540 WO2007109428A2 (en) 2006-03-20 2007-03-08 Packaging method of chip or package equipped with bumps

Publications (2)

Publication Number Publication Date
CN101395709A CN101395709A (zh) 2009-03-25
CN101395709B true CN101395709B (zh) 2010-12-22

Family

ID=38523148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780007101XA Expired - Fee Related CN101395709B (zh) 2006-03-20 2007-03-08 配备隆起块的芯片或封装组件的封装方法

Country Status (4)

Country Link
JP (1) JP2007258207A (zh)
CN (1) CN101395709B (zh)
TW (1) TW200741909A (zh)
WO (1) WO2007109428A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182272A (ja) 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US20110122590A1 (en) * 2009-11-23 2011-05-26 Dow Global Technologies Inc. Epoxy resin formulations for underfill applications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843251A (en) * 1989-03-09 1998-12-01 Hitachi Chemical Co., Ltd. Process for connecting circuits and adhesive film used therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036249B2 (ja) * 1992-08-18 2000-04-24 富士通株式会社 チップの実装構造および試験方法
JP3613367B2 (ja) * 1997-01-17 2005-01-26 ヘンケル コーポレイション 熱硬化性樹脂組成物

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843251A (en) * 1989-03-09 1998-12-01 Hitachi Chemical Co., Ltd. Process for connecting circuits and adhesive film used therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平6-69280A 1994.03.11

Also Published As

Publication number Publication date
JP2007258207A (ja) 2007-10-04
WO2007109428A2 (en) 2007-09-27
WO2007109428A3 (en) 2007-12-13
CN101395709A (zh) 2009-03-25
TW200741909A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
KR100932045B1 (ko) 경화성 수지 조성물, 접착성 에폭시 수지 페이스트, 접착성에폭시 수지 시트, 도전 접속 페이스트, 도전 접속 시트및 전자 부품 접합체
JP3402267B2 (ja) 電子素子の実装方法
JP5191627B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
KR100652915B1 (ko) 접속재료
US8492199B2 (en) Reworkable underfills for ceramic MCM C4 protection
US20040079464A1 (en) Manufacturing method for electric device
EP2037494A2 (en) Method of using pre-applied underfill encapsulant
KR20050105499A (ko) 인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는에어리어-어레이 장치 어셈블리
CN101903437B (zh) 密封填充用膜状树脂组合物、使用该树脂组合物的半导体封装体和半导体装置的制造方法、以及半导体装置
KR20180066139A (ko) 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
KR20070084607A (ko) 인쇄 회로 기판에 반도체 패키지를 접속하는 방법
KR20000070203A (ko) 열경화성 수지 조성물
JP2004207483A (ja) 電子部品装置
JP6438340B2 (ja) 半導体接合用接着フィルム及び半導体装置の製造方法
CN1834188A (zh) 用于无铅工艺的封装或预先施用的发泡底部填充材料
CN101395709B (zh) 配备隆起块的芯片或封装组件的封装方法
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP3644340B2 (ja) エポキシ樹脂組成物
KR101253107B1 (ko) 반도체소자 고정용 필름상 접착제, 그것을 이용한반도체장치, 및 그 반도체장치의 제조방법
JP2007194633A (ja) 発泡性アンダーフィル封止材
JP5912611B2 (ja) フィルム状接着剤
EP1153980B1 (en) Epoxy resin composition
Lin et al. Reliability of anisotropic conductive adhesive joints in electronic packaging applications
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2012216831A (ja) 半導体チップ実装体の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20170308