CN101373960A - 输出限制电路、d级功率放大器、音响装置 - Google Patents

Abstract

本发明涉及的输出限制电路具有：基准电流生成部，利用第1电阻将恒定电压转换为基准电流；上侧限幅电压生成部，利用第2电阻，以偏置电压为基准将所述基准电流转换为上侧限幅电压；下侧限幅电压生成部，利用第3电阻，以偏置电压为基准将所述基准电流转换为下侧限幅电压；增益调整部，调整运算放大器的增益，使得输出信号的电压电平不超过与所述上侧限幅电压相应的上侧限定电平，并且不超过与所述下侧限幅电压相应的下侧限定电平。

Description

输出限制电路、D级功率放大器、音响装置

技术领域

本发明涉及功率放大电路(例如D级功率放大器)。

背景技术

(第1背景技术)

串联连接了2个晶体管的推挽电路等的输出短路，一般使用感测电阻检测。例如，在特开平11-239029号公报(下面，称为专利文献1)中，公开了如下技术：如图1所示，利用与N沟道场效应晶体管的源极侧连接的感测电阻，检测流入互补电路(complementary circuit)的电流，当该电流在规定阈值以上时，驱动开关电路来切断电源。

可是，在上述以往的短路检测电路中，需要使用高价的感测电阻，所以会招致成本升高。并且，在上述以往的短路检测电路中，伴随着电流流入感测电阻，产生了不必要的功率损耗。

(第2背景技术)

以往，在将模拟信号(例如模拟音频信号)作为输入的D级功率放大器中，设置着用于限制输出功率的限定电路。

作为上述关联的以往技术，可以例举特开2006-5741号公报或特开平10-335961号公报(下面，分别称为专利文献2、3)等。

此外，专利文献2中，公开了如下限定电路：在根据从外部输入的控制信号将施加给输入端子的输入信号以一定电压进行限幅的限定电路中，特征在于具备：连接在电源端子与所述输入端子之间的控制元件；和通常将所述控制元件置为关断，当所述输入信号超过所述恒定电压时，将所述控制元件控制为接通状态的控制电路。

另外，专利文献3中，公开了低音域放大装置，特征在于，在亚低音扬声器驱动用的低音域放大装置中，具有：对输入信号进行放大的前置放大器、对所述前置放大器的输出信号进行波形整形的波形整形电路、对所述波形整形电路的输出进行放大的功率放大器、和将绝对值比提供给所述功率放大器的电源电压小的电源电压提供给所述前置放大器的电源电压供给电路。

确实，根据上述以往技术，即使被施加了过大的输入信号时，也能防止伴随输出饱和的失真增大或扬声器破坏等。

可是，在专利文献2的以往技术中，限幅时的波形不是软限幅(softclip)，其结果变成输出信号中包含很多高次谐波成分，因此扬声器有产生损害耳朵的异常声音的危险。

另外，在专利文献2的以往技术中，对控制电压的可变控制，输出功率的限定电平(limit level)比较过于敏感地反应，所以精度很好地设定所希望的输出功率并不容易。

另外，在专利文献2的以往技术中，利用一个控制信号，设定上下侧限定电平，所以为了实现以运算放大器的偏置电压作为基准的上下对称限幅，需要进行电路常数的调整。

另一方面，专利文献3的以往技术，是通过控制前置放大器的电源电压，实现软限幅的，作为本愿发明，其本质构成是不同的。

(第3背景技术)

以往，提出了各种在放大音频信号的功率放大电路中检测DC输出并设置保护来防止扬声器破损或烧损的技术。作为其一例，除了特开2003-258575号公报、特开2000-152367号公报以及特开2000-151297号公报(下面，分别称为专利文献4～6)，还可以举出“雅马哈数字放大器IC”，[online]，平成19年4月10日，雅马哈有限公司，[平成19年11月1日检索]，因特网<URL：http://www.yamaha.co.jp/news/2007/07041001.html>(下面，称为非专利文献1)。

在专利文献4中，提出了通过检测和判断有无偏差产生，以使扬声器等负载不损伤等这样的BTL放大装置。可是，专利文献4提出的BTL放大装置通过检测和判断有无偏差产生来检知DC输出并设置保护，所以存在不能应用于D级放大器这一问题。

在专利文献5中，提出了通过检测输出电压波形的限幅来对扬声器进行保护的BTL功率放大器。可是，专利文献5提出的BTL功率放大器通过检测输出电压波形的限幅来检知DC输出并设置保护，所以存在不能应用于D级放大器这一问题。

在专利文献6中，提出了通过检测驱动各自独立的扬声器的2个BTL放大电路的各输出段晶体管的输出电流差来对扬声器进行保护的异常检测电路。可是，专利文献6提出的异常检测电路中，需要2个驱动各自独立的扬声器的BTL放大电路，存在驱动一个扬声器的BTL放大电路不能单独设置保护这一问题。

在非专利文献1中，公开了图78所示那样的方框图，公开了具有DC输出检知功能的D级放大器。可是，DC输出检知的具体电路构成完全没有公开也没有任何启示，所以不明确通过何种电路构成来实现DC输出检测。

可是，D级放大器中的DC输出，如果是BTL输出形式则通过D级放大器的输入端子等的接电源故障(powering fault)或接地故障(earthfault)而产生，但有时通过在驱动级发生的异常而产生，所以希望也能检测在驱动级发生的异常所导致的DC输出。并且，希望能根据所连接的扬声器的性能来改变DC输出的检测时间。可是，上述的以往技术中不能满足这样的要求。

发明内容

有关本发明的输出限制电路是一种输出限制电路，限制将输入信号放大后生成输出信号的运算放大器的输出振幅，其中包括：基准电流生成部，利用第1电阻将规定的恒定电压转换为基准电流；上侧限幅电压生成部，利用第2电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为上侧限幅电压；下侧限幅电压生成部，利用第3电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为下侧限幅电压；和增益调整部，调整所述运算放大器的增益，使得所述输出信号的电压电平不超过与所述上侧限幅电压相应的上侧限定电平，并且所述输出信号的电压电平不超过与所述下侧限幅电压相应的下侧限定电平。

此外，关于本发明的其他特征、元件、步骤、优点以及特性，通过下面接着的优选方式的详细说明和涉及这些的附图能更加明了。

附图说明

图1是表示有关本发明的半导体装置的一个实施方式的方框图。

图2是半导体装置10的端子配置图。

图3是表示外部端子的引脚号、标号(端子名)、端子电压、端子说明以及内部等效电路的对应表(其1)。

图4是表示外部端子的引脚号、标号(端子名)、端子电压、端子说明以及内部等效电路的对应表(其2)。

图5是表示外部端子的引脚号、标号(端子名)、端子电压、端子说明以及内部等效电路的对应表(其3)。

图6是表示外部端子的引脚号、标号(端子名)、端子电压、端子说明以及内部等效电路的对应表(其4)。

图7是使负载电阻4[Ω]的扬声器立体声动作时的应用电路图。

图8是使负载电阻4[Ω]的扬声器单声道动作时的应用电路图。

图9是通过并行驱动使负载电阻4[Ω]的扬声器单声道动作时的应用电路图。

图10是半导体装置10的外形尺寸图。

图11是表示半导体装置10的管脚的一个参考例的图。

图12是表示管脚的设计值的一个例子的表格。

图13是表示半导装置10的电气特性的表。

图14是半导体装置10的电源系统图。

图15是用于说明控制端子的电流限制方法的图。

图16是表示声音弱音控制的一个例子的时序图。

图17是表示为了形成软弱音部7的时间常数电路而外置的电容器C26的方框图。

图18是表示音频输入电路的电路图。

图19是表示输出LC滤波电路的电路图。

图20是表示有代表性负载阻抗时的LC滤波常数的表格。

图21是表示输出保护对策的一个例子的电路图。

图22是表示以BTL形式连接的输出部的电路图。

图23是表示最大输出功率和电源电压的关系的图。

图24是表示考虑了最大容许损失Pd和接合部温度Tj时的连续最大输出功率和电源电压的关系的图。

图25是表示在负载4Ω时的效率-输出功率特性的图。

图26是表示周围温度25℃时的最大输出功率和封装热阻的关系的图。

图27是表示为了可变控制斜坡振荡器8的振荡频率而外置的电阻R25的方框图。

图28是表示电阻R25的阻值和采样时钟的频率fs的关系的表格。

图29是用于说明主/从连接方法的方框图。

图30是表示PWM系统偏置电路用滤波器的方框图。

图31是模拟信号系统偏置电路用滤波器的方框图。

图32是保护功能的动作状态一览表。

图33是表示电源瞬断检测电路的一个构成例子的电路图。

图34是表示VCCA电源电压、VHOLD端子电压以及电源瞬断检测电压的关系的一览表。

图35是表示警告输出端子状态的表格。

图36是表示错误输出端子状态的表格。

图37是表示输出功率限制设定用的外置部件的方框图。

图38是表示使用了输出功率限制功能时的扬声器输出波形的图。

图39是表示输出功率限制值的一个设定例的表格。

图40是用于说明在微机使用时电源接通/关断顺序的时序图。

图41是表示弱音控制电路的一个构成例子的电路图。

图42是用于说明在微机非使用时电源接通/关断顺序的时序图。

图43是表示层1的线状模式布局例的顶面视图。

图44是表示层1的布线模式布局例的顶面视图。

图45是表示层2的线状模式布局例的顶面视图。

图46是表示层2的布线模式布局例的顶面视图。

图47是演示板电路图。

图48是用于说明最优先的部件配置的图。

图49是用于说明第2优先的部件配置的图。

图50是表示GND布线的分类的方框图。

图51是表示电源布线的一例的电路图。

图52是表示THD+N和输出功率之间关系的关联图。

图53是表示THD+N和频率之间关系的关联图。

图54是表示电压增益和频率之间关系的关联图。

图55是表示串扰和频率之间关系的关联图。

图56是表示串扰和输出功率之间关系关联图。

图57是表示输出功率和电源电压之间关系的关联图。

图58是表示效率和输出功率之间关系的关联图。

图59是表示消耗电流和输出功率之间关系的关联图。

图60是表示消耗电流和电源电压之间关系的关联图。

图61是表示输出杂音电压的FFT和频率之间关系的关联图。

图62是表示软弱音解除时波形的时序图。

图63是表示软弱音动作时波形的时序图。

图64是表示电源瞬断时波形的时序图。

图65是表示电源瞬断时波形的时序图。

图66是表示电源关断检知部6、软弱音部7以及输入放大电路1a(或者2a)的一个构成例子的电路图。

图67是表示驱动电流I1、I2的关联关系的图。

图68是表示保护逻辑部5的一个构成例的电路图。

图69是用于说明短路检测动作的时序图。

图70是表示有关本发明的音响设备的一个实施方式的方框图。

图71是表示输出限制电路X60的一个构成例的电路图。

图72是表示输出信号AOUT以偏置电压BIAS作为基准，被上下对称限幅情形的波形图。

图73是表示平滑信号BTLa(BTLb)被软限幅情形的波形图。

图74是表示输入振幅(对数)和输出电压(对数)的关联关系的图。

图75是表示有关本发明的功率放大电路的一个构成例的图。

图76是表示平常时各部电压波形的图。

图77是表示输入端子接电源故障时各部电压波形的图。

图78是在非专利文献1中公开的D级放大器的方框图。

具体实施方式

(第1实施方式)

图1是表示有关本发明的半导体装置的一个实施方式的方框图。

首先，关于本实施方式的半导体装置10的概要进行阐述。

图1所示的半导体装置10是面向薄型电视等省空间·低发热用途开发的17[W]+17[W]的立体声D级功率放大器IC。作为其工艺技术，采用了BCD[Bipolar，CMOS，and DMOS]工艺技术，尽可能消除由输出功率级的导通电阻和布线电阻引起的内部损失，由此能实现高效率90％(10[W]+10[W]输出，8Ω负载时)。并且，采用了小型背面散热型的功率封装，因为实现低消耗功率·低发热量，所以甚至到总共34[W]输出都不需要外置散热器。如果使用半导体装置10，满足音频系列系统的大幅度小型化·薄型化和震撼的·高音质重现两者的需求是可能的。

接着，关于半导体装置10的优点进行阐述。

第1优点是实现高效率90％(10[W]+10[W]输出，8Ω负载时)和低发热。第2优点是不外置散热器也能进行17[W]+17[W](12[V]、4Ω负载时)的输出。第3优点是能驱动最小4Ω的额定负载。第4优点是降低了电源接通/关断时，以及电源瞬断时的爆音。第5优点是通过软切换技术实现了高品位的声音弱音(mute)。第6优点是搭载了限制向扬声器过大输出的输出功率限制功能。第7优点是内置了高温保护电路、接电源故障接地故障保护电路、欠压保护电路以及扬声器直流电压施加保护电路，采用了高可靠性设计。第8优点是搭载了在同时使用多个半导体装置10时用于使它们同步的主/从功能，可以抑制差拍噪音(beat noise)的产生。第9优点是，搭载了内部PWM[Pulse Width Modulation]用采样时钟频率的调整功能(250[kHz]～400[kHz])，能容易地实现向AM收音机的不必要的辐射对策。第10优点是，通过并联连接立体声输出，构成高输出34[W]单声道是可能的。第11优点是使用了小型背面散热型的功率封装。

具有上述优点的本实施方式的半导体装置10如图1所示，集成了第1D级功率放大器部1、第2D级功率放大器部2、功率限定部3、弱音控制部4、保护逻辑部5、电源关断检知部6、软弱音(soft mute)部7、斜坡振荡部8和时钟控制部9。

第1D级功率放大器部1具有输入放大电路1a、PWM调制电路1b、正相侧驱动电路1c、逆相侧驱动电路1d、正相侧推挽输出电路(N沟道型MOS电场效应晶体管1e、1f)、逆相侧推挽输出电路(N沟道型MOS电场效应晶体管1g、1h)、正相侧引导(bootstrap)用二极管1i和逆相侧引导用二极管1j，加上外置的LC滤波电路，形成了BTL方式的D级功率放大器。

第2D级功率放大器部2具有输入放大电路2a、PWM调制电路2b、正相侧驱动电路2c、逆相侧驱动电路2d、正相侧推挽输出电路(N沟道型MOS电场效应晶体管2e、2f)、逆相侧推挽输出电路(N沟道型MOS电场效应晶体管2g、2h)、正相侧引导用二极管2i和逆相侧引导用二极管2j，加上外置的LC滤波电路，形成BTL方式的D级功率放大器。

这样，作为扬声器的驱动机构，如果是使用BTL方式的D级功率放大器1、2的构成，则能够平衡放大输入的音频信号的电压电平，因此提高音响设备的电源效率成为可能。

此外，构成D级功率放大器1、2的PWM调制电路1b、2b，是将通过输入放大电路2a、2b输入的模拟信号转换为2相(正相、逆相)数字信号的机构，具有积分器、比较器、死区时间生成部等，关于其构成，因为应用了周知的技术，所以这里省去详细说明。

另外，在本实施方式的半导体装置10中，以采用了PWM调制电路1b、2b的构成举例进行说明，但本发明的构成并不限定于此，也可以采用使用了Δ∑调制器的PDM[Pulse Density Modulation]调制电路等其它形式的A/D转换电路。

功率限定部3是根据半导体装置10上连接的扬声器的能力，对输出功率加以限制的机构。此外，关于使用了功率限定部3的输出功率限制功能，后面详细说明。

弱音控制部4是接受来自装置外部(例如微机)的弱音控制信号，进行扬声器输出的弱音控制的机构。

保护逻辑部5，是在半导体装置10上搭载的各种保护保护功能(欠压保护功能、高温保护功能、输出短路保护功能以及输出DC电压保护功能)动作时停止扬声器输出，并且向装置外部送出警告信号或错误信号的机构。其中，警告信号是在危险度比较低、如果异常状况解除则不等待来自装置外部的指示就能自动复位的保护功能(在本图的例子中，欠压保护功能和高温保护功能)动作时送出的信号。另一方面，错误信号是在危险度比较高、即使异常状况解除但没有来自装置外部的指示就不能自动复位的保护功能(在本图的例子中，输出短路保护功能和输出DC电压保护功能)动作时送出的信号。

电源关断检知部6是检测出电源瞬断使扬声器输出停止的机构。此外，关于使用了电源关断检知部6的电源瞬断检测功能在后面详细说明。

软弱音部7是设定声音弱音的时间常数(软弱音切换时间)的机构。此外，关于软弱音部7的功能在后面详细说明。

斜坡振荡部8是产生用于决定PWM信号频率的斜坡波信号(或三角波信号)的机构。

时钟控制部9是在使用了多个半导体装置10时，进行各自使用的时钟信号的协作控制的机构。此外，关于时钟控制部9的功能在后面详细说明。

另外，本实施方式的半导体装置10具有44个外部端子(1引脚～44引脚)，作为确立和外部电连接的机构。

图2是半导体装置10的端子配置图。另外，图3～图6都是表示外部端子的引脚号、标号(端子名)、端子电压(typ.值)、端子说明以及内部等效电路的对应表。

1N1端子(1引脚)和1N2端子(44引脚)，分别是第1、第2通道的模拟信号输入端子。此外，分别通过外置的电容器(参照图1的C1、C44)，向1N1端子和1N2端子输入第1、第2通道的音频信号。

PLMT1端子(2引脚)、PLMT2端子(3引脚)、PLMT3端子(4引脚)以及PLMT4端子(5引脚)，都是为了实现功率限定部3的输出功率限制功能所用的外部端子。此外，PLMT1端子是电压/电流转换端子，连接着外置电阻(参照图1的R2)。PLMT2端子和PLMT3端子都是电流/电压转换端子，分别连接着外置电阻(参照图1的R3、R4)。PLMT5端子是偏置端子，连接着外置电阻和电容器(参照图1的R3、R4、C5)。

BSP1P端子(6引脚)是第1通道的正极侧引导端子，连着外置电容器(参照图1的C6)。

VCCP1P端子(7引脚、8引脚)，是第1通道的正极侧功率系统电源端子。另外，关于VCCP1P端子，为了实现其电阻值降低或电流能力提高，将7引脚和8引脚视作1个VCCP1P端子使用。

OUT1P端子(9引脚、10引脚)，是第1通道的正极侧PWM信号输出端子，连着外置的输出LPF[Low Pass Filter](参照图1的L9、C9和C10)。此外，关于OUT1P端子，为了实现其电阻值降低或电流能力提高，将9引脚和10引脚视作1个OUT1P端子使用。

GNDP1端子(11引脚、12引脚)，是第1通道的功率系统接地端子。此外，关于GNDP1端子，为了实现其电阻值降低或电流能力提高，将11引脚和12引脚视作1个GNDP1端子使用。并且，GNDP1端子的电位应设计为：不管半导体装置10处于怎样的工作状态，都是系统内的最低电压。

OUT1N端子(13引脚、14引脚)，是第1通道的负极侧PWM信号输出端子，连着外置的输出LPF(参照图1的L13、C13和C10)。此外，关于OUT1N端子，为了实现其电阻值降低或电流能力提高，将13引脚和14引脚视作1个OUT1N端子使用。

VCCP1N端子(15引脚、16引脚)，是第1通道的负极侧功率系统电源端子。另外，关于VCCP1N端子，为了实现其电阻值降低或电流能力提高，将15引脚和16引脚视作1个VCCP1N端子使用。

BSP1N端子(17引脚)，是第1通道的负极侧引导端子，连着外置电容器(参照图1的C17)。

WARNING端子(18引脚)，是警告输出端子(用于告知动作警告的端子)，连着外置的电阻(参照图1的R18)。此外，WARNING端子的信号逻辑在警告时为高电平，通常工作时为低电平。

ERROR端子(19引脚)，是错误输出端子(用于告知动作错误的端子)，连着外置的电阻(参照图1的R19)。此外，ERROR端子的信号逻辑，在错误时为高电平，通常工作时为低电平。

MUTEX端子(20引脚)是声音弱音控制端子。此外，其信号逻辑在弱音关断时为高电平，弱音接通时为低电平。

N.C.端子(21引脚、22引脚)，是在半导体装置10内部什么也未连接的未连接端子，置为开路状态或接GND即可。

OSC端子(23引脚)，是采样时钟信号的输入输出端子，在使用多个半导体装置10时，通过电容器(参照图1的C23)，将各半导体装置10的OSC端子相互连接即可。

MS端子(24引脚)，是主/从切换端子，在使用多个半导体装置10时，用于切换成为采样时钟信号的供给源(主)、或是成为供给目标(从)。另外，MS端子的信号逻辑在从动作时为高电平，主动作时为低电平。

ROSC端子(25引脚)，是内部PWM用采样时钟的频率设定端子，正常时开路(参照图1)使用。另一方面，调整内部PWM用采样时钟的频率时，连接外置电阻。

TM端子(26引脚)，是声音弱音的时间常数设定端子，连着外置的电容器(参照图1的C26)。

VHOLD端子(27引脚)，是电源瞬断检测功能用的检测电压设定端子，正常时只连接外置电容器(参照图1的C27)。另一方面，调整检测电压时，和电容器并联地连接电阻。

BSP2N端子(28引脚)，是第2通道的负极侧引导端子，连着外置电容器(参照图1的C28)。

VCCP2N端子(29引脚、30引脚)，是第2通道的负极侧功率系统电源端子。另外，关于VCCP2N端子，为了实现其电阻值降低或电流能力提高，将29引脚和30引脚视作1个VCCP2N端子使用。

OUT2N端子(31引脚、32引脚)，是第2通道的负极侧PWM信号输出端子，连着外置的输出LPF(参照图1的L31、C31和C32)。此外，关于OUT2N端子，为了实现其电阻值降低或电流能力提高，将31引脚和32引脚视作1个OUT2N端子使用。

GNDP2端子(33引脚、34引脚)，是第2通道的功率系统接地端子。此外，关于GNDP2端子，为了实现其电阻值降低或电流能力提高，将33引脚和34引脚视作1个GNDP2端子使用。并且，GNDP2端子的电位，不管半导体装置10处于何种工作状态，通常应该设计为系统内的最低电压。

OUT2P端子(35引脚、36引脚)，是第2通道的正极侧PWM信号输出端子，连着外置的输出LPF(参照图1的L35、C35和C32)。此外，关于OUT2P端子，为了实现其电阻值降低或电流能力提高，将35引脚和36引脚视作1个OUT2P端子使用。

VCCP2P端子(37引脚、38引脚)，是第2通道的正极侧功率系统电源端子。另外，关于VCCP2P端子，为了实现其电阻值降低或电流能力提高，将37引脚和38引脚视作1个VCCP2P端子使用。

BSP2P端子(39引脚)，是第2通道的正极侧引导端子，连着外置电容器(参照图1的C39)。

VCCA(40引脚)是模拟信号系统的电源端子。

FILP端子(41引脚)，是PWM信号系统的偏置端子，连着外置电容器(参照图1的C41)。

FILA端子(42引脚)，是模拟信号系统的偏置端子，连着外置电容器(参照图1的C42)。

GNDA端子(43引脚)，是模拟信号系统接地端子。此外，GNDA端子的电位，不管半导体装置10怎样的工作状态，通常应该设计为系统内的最低电压。

接着，关于使用了半导体装置10的应用电路，举例详细说明。

图7是使负载电阻4[Ω]的扬声器立体声动作时的应用电路图。此外，在图7所示的电路中，假定10～16.5[V]的输入作为电源电压。

图8是使负载电阻4[Ω]的扬声器单声道动作时的应用电路图。此外，在图8所示的电路中，假定10～16.5[V]的输入作为电源电压。如本图所示，单声道动作时和立体声动作时相比较，可以省略一部分外置部件(比较参照图7、图8的28～39引脚以及44引脚)。

图9是通过并行驱动使负载电阻4[Ω]的扬声器单声道动作时的应用电路图。此外，在图9所示的电路中，假定10～16.5[V]的输入作为电源电压。如本图所示，通过并行地利用第1、第2通道的输出，能使半导体装置10作为高输出单声道放大器动作。在进行这样的动作时，向第1、第2通道的两输入端子输入相同信号，并且在输出LC滤波器的后级，分别连接两输出的正极侧和正极侧，将其连接到扬声器的两端即可。此外，图9所示的电路中，在电源电压12[V]、负载电阻4[Ω]时的输出，是20[W](总高次谐波失真THD[Total Harmonic Distortion]＝10[％])，此时的效率为92[％]。另外，电源电压12[V]、负载电阻2[Ω]时，可以输出到34[W](THD＝10[％])。

关于由上述构成组成的半导体装置10的电源线，根据输出线圈(参照图1的L9、L13、L31、L35)的激励电压，会发生回生的电流，所以作为回生电流的路径，最好实施在电源和GND之间接入电容器(图1的C7、C8、C15、C29、C37、C38、C40、C43)等的对策。此时，在使用电解电容器时，最好在假定低温环境下引起容量值降低等，充分确认在诸特性上没有问题的基础上，决定容量值。此外，在连接的电源不具有充足的电流吸收能力时，回生电流引起电源线上的电压上升，包括半导体装置10以及其周边电路，有超过绝对最大额定值的危险，所以最好实施将电压钳位用的二极管插入到电源和GND之间等物理上的安全措施。

接着，关于半导体装置10的封装，参照图10～图12详细说明。

图10是半导体装置10的外形尺寸图。此外，图10中的尺寸单位，是毫米。另外，图11是表示半导体装置10的管脚(footprint)的一个参考例的图，图12是表示管脚的设计值的一个例子的表格。

按图10～图12所示，半导体装置10使用了小型背面散热型的功率封装，封装的背面侧露出框架。因此，对这部分实施散热处理，由此不需要外置的散热器，可以提高其散热功率使用。因此，希望最好不仅是基板表面，基板背面也尽可能广泛采用散热图案。此外，关于管脚，不限于图12的表格例示的设计值，只要谋求符合状况合理化就可以。

接着，图13中表示上述结构的半导体装置10的电气特性。

图13是表示半导体装置10的电气特性的表格。此外，图13所示的电气特性，没有特别指定，表示在Ta＝25[℃]、Vcc＝12[V]、fIN＝1[kHz]、Rg＝0[Ω]、RL＝8[Ω]、MUTEX＝“H”、MS＝“L”时的数值。另外，关于最大输出1、最大输出2以及全高次谐波失真率的典型值，表示半导体装置10的标准性能，很大程度依赖于基板布局或使用部件、电源部。

接着，关于外置部件的确定方式和控制方法进行详细说明。

首先，关于电源端子(7、8、15、16、29、30、37、38、40引脚)，参照图14进行说明。

图14是半导体装置10的电源系统图。

按照图14所示，半导体装置10的电源端子有5体系，其中的4体系是输出功率系统的电源端子(VCCP1P、VCCP1N、VCCP2P、VCCP2N)，1体系是模拟信号系统的电源端子(VCCA)。

各个电源端子上，最好连接去耦电容器(C7、C8、C15、C29、C37、C38、C41、C43)使用。特别的，关于输出功率用的电源端子，最好在IC端子的就近配置高频特性好的电容器。另外，全部的电源端子最好都置为同一电压，同时进行上电、断电。

接着，关于断电的方法进行详细说明。

使半导体装置10断电时，只要将施加在半导体装置10上的电源电压置为0[V]即可。这时，半导体装置10的MUTEX端子(20引脚)最好置为低电平(L)。因为MUTEX端子如果是高电平(H)的状态，就变为电流从微机向MUTEX端子逆流的形式。假定处于这样的状态的情况下，按图15所示，在微机和MUTEX端子之间最好插入电流限制电阻。可是，连接了100[kΩ]的电流限制电阻时，应注意到MUTEX端子的控制电压，高电平输入电压变为3.5V～Vcc，而且低电平输入电压变为GND～1.2[V]。

接着，关于声音弱音(20、26引脚)，进行详细说明。

在半导体装置10中，通过将MUTEX端子(20引脚)置为低电平，可以设置声音弱音。另外，在声音弱音过程中，PWM信号输出端子(9、10、13、14、31、32、35、36引脚)的正常采样动作都被停止，各输出被固定在低电平。另外，声音弱音过程中，可以削减半导体装置的消耗电流(弱音关时：25[mA](typ.)→弱音开时：10[mA](typ.))。

另外，在半导体装置10中，为了降低声音弱音控制时的爆音，能使用软弱音部7进行软弱音控制。

图16是表示声音弱音控制(软弱音控制)的一个例子的时序图。

此外，软弱音部7中，内置着用于设定软弱音切换时间Tsw的时间常数电路，根据连接在TM端子(26引脚)上的电容器C26(参照图17)的电容值，设定软弱音切换时间Tsw是可能的。该软弱音切换时间Tsw，可以用下面的(1)式来求取。

Tsw＝385000×C26[sec]  …(1)

上面(1)式中的符号C26，是表示连接在TM端子上的电容器C26的电容值的参数，其推荐值是0.1[μF]。如果将电容器C26的电容值置小，则软弱音切换时间Tsw变短，容易产生声音弱音控制时的爆音。另一方面，若电容器C26的电容值置大，则软弱音切换时间Tsw变长，能大幅降低声音弱音控制时的爆音。另外，半导体装置10中，即使在电源瞬断检测时也进行软弱音动作，这时的软弱音切换时间Tsw，变为上述正常的软弱音切换时间Tsw的约1/10。

此外，启动电源时，最好将MUTEX端子(20引脚)以低电平状态启动。另外，断开电源时也同样，最好将MUTEX端子置为低电平之后再断开。按照这样的顺序，得以减轻电源接通/关断时的爆音。

接着，关于音频输入电路(1、44引脚)参照图18进行说明。

图18是表示音频输入电路(特别其前端部分)的电路图。

如图18所示，在音频信号输入的IN1端子以及IN2端子和前级电路之间，连接着耦合电容器C1、C44。因此，通过这些电容器C1、C44和半导体装置10的输入阻抗R1、R44，形成1次高通滤波器。此外，音频输入端子的低域截止频率fc1、fc2，根据电容器C1、C44的电容值和输入阻抗R1、R44的电阻值(＝20[kΩ](typ.))，用下面的(2)式决定。

$\mathrm{fc}1=\frac{1}{2\mathrm{\&pi;}\&CenterDot;R1\&CenterDot;C1}\left[\mathrm{Hz}\right],$ $\mathrm{fc}2=\frac{1}{2\mathrm{\&pi;}\&CenterDot;R44\&CenterDot;C44}\left[\mathrm{Hz}\right]\&CenterDot;\&CenterDot;\&CenterDot;\left(2\right)$

上面(2)式中的符号C1、C44是表示电容器C1、C44的电容值的参数，符号R1、R44是表示半导体装置10的输入阻抗R1、R44的电阻值的参数。

可是，如果电容器C1、C44的电容值设定得过大，则电源启动时输入端子电压稳定的时间变长。输入端子电压稳定之前，如果将MUTEX端子(20引脚)置为高电平(弱音关)了，那么就容易产生爆音，所以关于电容器C1、C44的电容值，最好在充分注意这些之后，设定最优值。

接着，关于输出LC滤波电路(9、10、13、14、31、32、35、36引脚)，参照图19详细说明。

图19是表示输出LC滤波电路的电路图。

输出LC滤波电路，是消除供给到负载(扬声器)的可听频域以外的高频成分的机构。半导体装置10的输出PWM信号，因为使用了250[kHz]～400[kHz]的采样时钟频率，所以需要充分消除该信号。

线圈L和电容器C，构成具有-12[dB/oct]的衰减特性的差动滤波。开关电流的大部分流过电容器C，流入扬声器(负载电阻RL)的电流变得极微小。因此，这个滤波器降低了不需要的辐射。另外，线圈L和电容器Cg，构成对同相信号的滤波，进一步降低不需要的辐射。

滤波常数依赖于负载阻抗RL，在Q＝0.707时的L、C、Cg的计算公式如下面(3)式。

$L=\frac{R_L\sqrt{2}}{4\mathrm{\&pi;}\&CenterDot;\mathrm{fc}}\left[\mathrm{Hz}\right],$ $C=\frac{1}{2\mathrm{\&pi;}\&CenterDot;\mathrm{fc}\&CenterDot;R_L\sqrt{2}}\left[F\right],$ Cg＝0.2×C[F]   …(3)

上面(3)式中的符号RL是表示负载阻抗[Ω]的参数，符号fc是表示LPF截止频率[Hz]的参数。

图20是表示了代表性的负载阻抗时的输出LC滤波常数的表格。此外，图中(a)表示将截止频率fc设定为30[kHz]时的滤波常数，图中(b)表示将截止频率fc设定为40[kHz]时的滤波常数。

输出LC滤波电路中使用的线圈，最好选择直流电阻分量小、电流容许值留有充分余量的部件。此外，如果线圈的直流电阻分量大，则会产生功率损失。并且，为了防止不需要的辐射，最好选择通常闭磁路型。

另外，输出LC滤波电路中使用的电容器，最好选择等效串联电阻(ESR[Equivalent Series Resistance])小、在高频域(100[kHz]以上)阻抗特性不恶化的部件。并且，关于耐压，鉴于高频电流大量流入，最好选择耐压有充分余量的部件。

接着，关于引导电路(6、17、28、39引脚)详细说明。

6引脚和9、10引脚之间，17引脚和13、14引脚之间，28引脚和31、32引脚之间，以及39引脚和35、36引脚之间，分别连着引导用的电容器(参照图1的C6、C17、C28、C39)。在对低音进行再现时，为了不产生引导电压的脉动，最好连接充分大电容值的电容器。其推荐值在0.68[μF]以上。

接着，关于输出保护措施(9、10、13、14、31、32、35、36引脚)详细说明。

负载短路时和输出接电源故障接地故障时，或者PWM采样启动时，有时候输出产生异常电流。这时考虑到，PWM输出的上冲、下冲变得非常大，该电压如果超过半导体装置10的耐压，就会破坏半导体装置10。因此，进行基板设计以使无论什么情况下加在各端子上的电压不超过绝对最大额定很重要。此外，作为最大上冲的标准，最好设计PWM输出端子(9、10、13、14、31、32、35、36引脚)在20[V]以下，引导端子(6、17、28、39引脚)在40[V]以下。

图21是表示输出保护措施一个例子的电路图。

如用符号a表示那样，连接高频用去耦电容器时，最好就近配置在距离端子数[mm]以内。另外，如用符号b表示那样，使用肖特基二极管时，最好在PWM输出端子和电源以及和GND之间，就近连接到端子上。并且，应该配置在用符号c表示的区间的部件，最好尽可能靠近半导体装置10配置。

接着，关于最大输出功率，参照图22详细说明。

图22是表示以BTL[Bridge-Tide Load]形式连接的输出部的电路图。

在BTL连接中，能不对输出波形产生限幅(THD+N≤1％)第进行其输出的最大输出功率Po(1％)的概算值可用下面的(4)式求出。

$\mathrm{Po}(1\%)=\frac{{\left(\frac{\frac{R_L}{2(r_{\mathrm{DS}}+r_{\mathrm{DC}})+R_L}\&CenterDot;\mathrm{Vcc}}{\sqrt{2}}\right)}^2}{R_L}\left[W\right]\&CenterDot;\&CenterDot;\&CenterDot;\left(4\right)$

上面(4)式中的符号RL、Vcc、rDS以及rDC，分别是表示负载阻抗[Ω]、电源电压[V]输出MOS晶体管的接通电阻[Ω]以及输出LPF用线圈的直流电阻分量[Ω]的参数。

另外，这时的最大电流Io(max)，可以用下面的(5)式求出。

$\mathrm{Io}\left(\max \right)=\frac{\mathrm{Vcc}}{2(r_{\mathrm{DS}}+r_{\mathrm{DC}})+R_L}\left[A\right]\&CenterDot;\&CenterDot;\&CenterDot;\left(5\right)$

而且，如果驱动到对输出波形进行限幅处理，则能比没有失真时得到更大的输出功率。限幅后的状态，一般以THD+N＝10％来量化，此时的最大输出功率Po(10％)，可以用下面的(6)式求出。

Po(10％)＝Po(1％)×1.25[W]  …(6)

此外，实际的最大输出功率，需要考虑半导体装置10的最大容许损失Pd以及接合部温度Tj来决定。

图23是表示最大输出功率和电源电压之间关系的图。并且，图24是表示考虑了最大容许损失Pd和接合部温度Tj时的连续最大输出功率和电源电压的关系的图。

在图24中，表示使用封装热阻θja为27.8[℃/W]的基板(2层基板、背面铜箔尺寸70[mm]×70[mm])，周围温度Ta是25[℃]时的连续最大输出功率。关于图中虚线表示的范围，对最大容许损失Pd和接合部温度Tj没有余量，实际使用上不能进行输出。

例如，关于负载电阻RL是4[Ω]时，参照图25、图26进行连续最大输出功率的研讨。

图25是表示在负载4Ω时的效率-输出功率特性的图。图26是表示周围温度25℃时的最大输出功率和封装热阻的关系的图。

负载电阻RL是4[Ω]、电源电压Vcc是10[V]时的输出功率，基于图23可知是12[W]。并且，电源电压Vcc是10[V]、输出功率是12[W]时的效率η，基于图25可知是85[％]。并且，周围温度Ta是25[℃]、封装热阻θja是27.8[℃/W]、效率η是85[％]时的最大输出功率，基于图26可知是12.9[W]。因此，电源电压Vcc是10[V]时，以输出功率12[W]进行连续输出是可能的。

接着，关于内部PWM用采样时钟的频率设定(25引脚)，详细说明。

ROSC端子(25引脚)，通常可以开路使用。另外，如图27所示那样，通过将电阻R25连接到ROSC端子，可以调整在斜坡振荡部8生成的内部PWM用采样时钟的频率。此外，频率的可变范围是250[kHz]～400[kHz]。

例如，在PWM信号的高次谐波给AM(中波)收音机造成损害时，在ROSC端子上连接合适的电阻R25，通过改变采样时钟的频率，得以回避上述损害。可是，将ROSC端子使用于某些措施时，最好充分考虑采样时钟的频率因半导体装置10的制造误差和周围温度、电源电压的变化引起的变动之后，决定电阻R25的电阻值。

此外，采样时钟的频率fs，可以用下面的(7)式求出，综合其计算结果可以得到图28的频率表。

接着，关于主/从功能(23、24引脚)，参照图29详细说明。

图29是用于说明主/从连接方法的方框图。

6通道放大器等在同时使用多个半导体装置10时，如果各IC之间内部PWM用采样时钟频率不同，那么它们会相互干扰，有可能产生差拍噪音。为了解决这个问题，使用半导体装置10的主/从功能即可。

如果使用主/从功能，如图29所示那样，可以以1个IC为主动作，其他的IC为从动作。主/从切换可根据MS端子(24引脚)的施加电压来选择。MS端子的端子电压被置为低电平的IC作为主动作，MS端子的端子电压被置为高电平的IC作为从动作，

作为主动作的IC，从OSC端子(23引脚)输出三角波信号。此外，关于三角波信号频率，由ROSC端子(25引脚)上外置的电阻决定。此外，各IC通过电容器相互连接。

1个主IC能驱动的从IC的数量最多是3个。连接3个以上的从IC时，需要插入缓冲放大器。

上面的主/从功能，假定在同一基板上或同一筐体内使用多个半导体装置10的情况而设计的。如果用电缆等向不同筐体传送信号则波形变弱，有音频性能恶化的可能，所以需要注意。另外，主/从连接的各IC的电源端子最好全部同时上电、断电。

接着，关于PWM系统偏置端子(41引脚)进行说明。

FILP端子(41引脚)如图30所示，是向半导体装置10内部的PWM模块(参照图1的1b、2b)供给偏置电压的偏置电路的滤波端子，通过1[μF]的电容器C41连接到接地端。

接着，关于模拟信号系统偏置端子(42引脚)进行说明。

FILA端子(42引脚)，如图31所示，是向半导体装置10内部的模拟模块(参照图1的1a、2a等)供给偏置电压的偏置电路的滤波端子，通过10[μF]的电容器C42连接到接地端。

接着，关于半导体装置10的保护功能详细说明。

半导体装置10中，具备高温保护功能、输出接电源故障接地故障保护功能、欠压保护功能、扬声器直流电压施加保护功能以及电源瞬断检测功能等各种保护功能。图32是保护功能的动作状态一览表。

此外，关于高温保护功能，保护开始温度和保护解除温度(图中的^*1)，都以半导体装置10的结(junction)温度作为监视对象。另外，关于输出接电源故障保护功能、输出接地故障保护功能以及扬声器直流电压施加保护功能，如果PWM输出状态变成锁定状态(图中的^*2)，即使异常状态解除也不能自动复位。作为复位的方法，关闭电源之后再次开启或者将MUTEX端子(20引脚)置为低电平之后再次置为高电平即可。

接着，关于电源瞬断检测功能(27引脚)详细说明。

图33是表示电源瞬断检测电路的一个构成例子的电路图。

即使在使用电视机等过程中突然拔掉插座时，也可以使用电源瞬断检测电路检测出电源的瞬断，从而自动地使扬声器的输出软弱音，由此能大幅减弱爆音。

此外，在电源瞬断时的软弱音切换时间Tsw成为使用TM端子(26引脚)设定的MUTEX端子(20引脚)引起的软弱音切换时间Tsw的约1/10。

图33所示的电源瞬断检测电路因VCCA端子(40引脚)的施加电压瞬断而下降，如果和VHOLD端子(27引脚)的施加电压之差达到约2[V]以下则动作。此外，VHOLD端子的施加电压，通常是由半导体装置10内部的电阻(180[kΩ]和390[kΩ])的分压比决定。并且，通过在半导体装置10外部追加电阻R27，可以调整VHOLD端子的施加电压。另外，半导体装置10外部连接的电容器C27，有在电源瞬断过程中保持检测电压电平的作用。

图34是表示VCCA电源电压、VHOLD端子电压以及电源瞬断检测电压的关系的一览表(未利用电阻R27的情况)。

如果设定电源瞬断检测电压为7[V]以下，则在电源瞬断检测功能动作之前，欠压保护功能动作，因此对于电源瞬断的保护不动作，有可能产生爆音。因此，在设定电源瞬断检测电压时，注意了上述的基础上，考虑每个装置电源的降下时间不同，最好对每个装置模型设定最优的值。

接着，关于警告输出端子(18引脚)，参照图35详细说明。

图35是表示警告输出端子状态的表格。

警告输出端子(18引脚)，是在高温保护功能以及欠压保护功能的任一个动作时，用于建立警告标记报告其意思的端子。保护动作过程中，从警告输出端子输出高电平。如果保护动作解除返回到正常动作，则输出低电平信号。

此外，警告输出端子的高电平电压，通常设为5[V]，但如果电源电压Vcc达到6[V]以下，则与此成比例，警告输出端子的高电平电压降低，电源电压Vcc在4[V]以下，因为警告标记不能正常输出，所以必须注意。

接着，关于错误输出端子(19引脚)，参照图36详细说明。

图36是表示错误输出端子状态的表格。

错误输出端子(18引脚)，是在输出接电源故障接地故障保护功能以及扬声器直流电压施加保护功能的任一个动作时，用于建立错误标记报告其意思的端子。保护动作过程中，从错误输出端子输出高电平信号。如果保护动作解除返回到正常动作时，输出低电平信号。

此外，错误输出端子的高电平电压，通常设为5[V]，但如果电源电压Vcc达到6[V]以下，则与此成比例，错误输出端子的高电平电压降低，电源电压Vcc在4[V]以下，因为错误标记不能正常输出，所以必须注意。

接着，关于输出功率限制功能(2、3、4、5引脚)详细说明。

半导体装置10，为了防止过大输出引起的扬声器破坏，具备使用了功率限定部3的输出功率限制功能。

图37是表示输出功率限制设定用的外置部件的方框图。

通过调整图37所示的外置电阻R2、R3、R4的各电阻值，可以任意设定输出功率的限制值。

图38是表示使用了输出功率限制功能时的扬声器输出波形的图。

如图38所示，在上述的输出功率限制功能中，因为扬声器输出波形被软限幅，所以能在输出功率限制时大幅降低听觉上的异音。

关于电阻R2、R3、R4的各功能，进行更具体的说明。用电阻R2进行电压/电流转换，决定功率限定部3的基准电流。另外，用电阻R3、R4进行电流/电压转换，决定输出波形的上下振幅限制值。因此，作为电阻R2、R3、R4，最好使用精度高的电阻(推荐±1％以内)。电容器C5是向功率限定部3提供偏置电压的偏置电路的滤波端子，通过0.1[μF]的电容器C5接地。

将THD+n＝10％时的输出功率限制值设为Po[W]，如果设扬声器的负载阻抗为RL[Ω]，电阻比R3/R2可以用下面的(8)式计算(其中设R3＝R4)。

此外，电阻R2最好设定在20[kΩ]以上。并且，未使用输出功率限制功能时，设R2＝R3＝R4即可。

图39是表示输出功率限制值的一个设定例的表格。

接着，关于电源接通/关断顺序进行详细说明。

首先，关于用微机控制电源接通/关断顺序的情况，参照图40进行说明。

图40是用于说明在微机使用时电源接通/关断顺序的时序图，从上开始依次分别表示电源电压VCC、IN1端子(1引脚)和IN2端子(44引脚)的端子电压、MUTEX端子(20引脚)的端子电压、PWM输出以及扬声器输出。

半导体装置10起动时，如果在IN1端子和IN2端子的端子电压稳定前解除声音弱音，则产生爆音。因此，起动时，最好在等待IN1端子和IN2端子的端子电压充分稳定的时间t1之后，再控制MUTEX端子的端子电压。

时间t1依赖于FILA端子(42引脚)上连接的电容器C42的电容值或IN1端子以及IN2端子和前级电路之间各个连接的耦合电容器C1、C44的电容值。设置软弱音切换时间Tsw，声音弱音缓缓解除，可以缓缓地输出声音。

另一方面，半导体装置10断电时，如果在经过软弱音切换时间Tsw之前断开电源电压VCC，则有可能产生爆音。因此，在断电时，控制MUTEX端子的端子电压，最好在将声音弱音打开之后，等待软弱音切换时间Tsw以上的时间之后，断掉电源电压VCC。

接着，关于未使用微机的情况，参照图41和图42进行说明。

图41是表示弱音控制电路的一个构成例子的电路图。另外，图42是用于说明在微机非使用时电源接通/关断顺序的时序图，从上开始依次分别表示电源电压VCC、IN1端子(1引脚)和IN2端子(44引脚)的端子电压、MUTEX端子(20引脚)的端子电压、PWM输出以及扬声器输出。

如所述那样，为了防止开电源时的爆音，必须在IN1端子和IN2端子的端子电压充分稳定之后解除声音弱音。因此，设置规定的时间t1，以使MUTEX端子的端子电压达到规定的高电平(2.3[V]以上)，只要设定构成弱音控制电路的电容器C22的电容值(推荐值：100[μF])、和电阻R22的电阻值(推荐值：51[kΩ])即可。在MUTEX端子达到高电平之后，设置软弱音切换时间，以使声音弱音缓缓解除，从而缓缓地输出声音。

另一方面，半导体装置10断电时，通过电源瞬断检测功能和软弱音功能协同作用能抑制爆音产生。可是，半导体装置10断电后到MUTEX端子被放电至低电平之前，如果再次上电则产生爆音，因此必须注意。此外，关于电源瞬断检测功能和软弱音功能的协同作用，后面详细说明。

接着，图43～图47中表示基板模式布局的一个例子。

图43是表示层(layer)1的线状(silk)模式布局的一例的顶面视图。图44是表示层1的布线模式布局例的顶面视图。图45是表示层2的线状模式布局例的顶面视图。图46是表示层2的布线模式布局例的顶面视图。

图47是演示板(demo board)电路图，基本的上绘制了半导体装置10上连接了和图1同样的外部元件的电路例子。此外，如果关于图47中特有的部分进行说明，则图中的符号OUT<L>、OUT<R>，为连接各通道的扬声器的引脚插座。另外，在本图的例子中，WARNING端子(18引脚)和ERROR端子(19引脚)，分别被用于黄色LED和红色LED点亮熄灭控制用。另外，在本图的例子中，IN1端子和IN2端子(1、44引脚)的前级，插入输入音量用的可变电阻。

接着，关于模型布局的注意点进行详细的说明。

图48是用于说明最优先的部件配置的图。

用符号a表示那样，连接高频用去耦电容器时，最好就近配置在距离端子数[mm]以内。另外，用符号b表示那样，使用肖特基二极管时，最好在PWM输出端子和电源以及GND之间，连接在端子附近。另外，应该配置在用符号c表示区间的部件，最好尽可能配置在半导体装置的10附近。另外，用符号d表示的电阻，如果布线长则容易受到噪音的影响，所以最好就近配置在距离端子数[mm]以内。此外，关于符号a～符号d的优先顺序，符号a最高，符号d最低。

图49是用于说明第2优先部件配置的图。

本图的符号e表示那样，半导体装置10和LC滤波器之间的布线距离，为了降低不必要的辐射，最好尽可能的短。

另外，作为第3优先的部件配置，可以例举将模拟系统电源端子(40引脚)的去耦电容器配置在当导体装置10的端子附近、将偏置端子(41、42引脚)的去耦电容器配置在半导体装置10的端子附近。

接着，关于GND布线，参照图50详细说明。

图50是表示GND布线分类的方框图。

如图50所示，GND布线，最好分类为功率信号系统(Power1、Power2)、模拟信号系统(Analog)以及数字信号系统(Digital)。

另外，如前面的图47所示，最好在将半导体装置10的背面设置的散热区域单点接地基础上，将功率信号系统、模拟信号系统、数字信号系统的GND布线相互连接。这时，GND布线最好尽可能宽地布线。

另外，可以在基板的两面进行GND布线时，最好在基板的两面进行GND布线，用多个接触孔连接基板的两面，降低GND布线的阻抗。此外，若接触孔的数量少，则阻抗就变高，所以必须注意。

另外，对于基板上空着的空间，为了提高散热能力，所以最好宽些设定散热区域的GND面积。

此外，作为音频输入端子的GND，最好使用模拟信号系统的GND。

接着，关于电源布线，参照图51详细说明。

图51是表示电源布线的一例的电路图。

如先前的图50和图51所示，电源配线最好分类为功率信号系统和模拟信号系统。

此外，由于功率信号系统的电源布线中流入大电流，所以最好尽可能进行宽的布线。另外，在多层布线使用接触孔时，最好配置多个接触孔，降低布线阻抗。

另外，如图51所示，半导体装置10的VCC端子和GND端子之间，最好连接去耦电容器。

接着，关于输出布线详细说明。

输出布线最好尽可能使第1、第2通道为左右对称的布局。另外，输出LC滤波器最好尽可能近地配置在半导体装置10的输出端子，减少不必要的辐射。另外，电容器Cg(参照图19)，最好连到各通道的功率系统GND上。

另外，因为输出布线中流过大电流，所以最好尽可能粗地布线。另外，在多层布线中使用接触孔时，最好配置多个接触孔，降低布线阻抗。

接着，图52～图65中表示立体声动作时(RL＝8[Ω])的代表特性数据。此外，在半导体装置10中，进行驱动1c、1d、2c、2d的通过速率和电流能力的最优化，由此实现下面诸特性。

图52是表示THD+N和输出功率之间关系的关联图，横轴表示输出功率[W]，纵轴表示THD+N[％]。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、BW＝20[Hz]～20[kHz]的情况，作为频率的一个例子，例举100[Hz]、1[kHz]、6[kHz]。

图53是表示THD+N和频率之间关系的关联图，横轴表示频率[Hz]，纵轴表示THD+N[％]。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、Po＝1[W]、BW＝20[Hz]～20[kHz]的情况。

图54是表示电压增益和频率之间关系的关联图，横轴表示频率[Hz]，纵轴表示电压增益[dB]。此外，在本图中，表示Vcc＝12[V]、RL＝8[Ω]、Po＝1[W]、L＝33[μH]、C＝0.47[μF]、Cg＝0.1[μF]的情况。

图55是表示串扰和频率之间关系的关联图，横轴表示频率[Hz]，纵轴表示串扰[dB]。此外，本图，表示Vcc＝12[V]、RL＝8[Ω]、Po＝1[W]、BW＝20[Hz]～20[kHz]的情况。

图56是表示串扰和输出功率之间关系关联图，横轴表示输出功率[W]，纵轴表示串扰[dB]。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、fin＝1[kHz]、BW＝20[Hz]～20[kHz]的情况。

图57是表示输出功率和电源电压之间关系的关联图，横轴表示电源电压[V]，纵轴表示输出功率[W]。此外，本图表示RL＝8[Ω]、fin＝1[kHz]的情况，作为THD的例子，例举1[％]和10[％]。

图58是表示效率和输出功率之间关系的关联图，横轴表示输出功率[W/ch]，纵轴表示效率[％]。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、fin＝1[kHz]的情况。

图59是表示消耗电流和输出功率之间关系的关联图，横轴表示总输出功率[W]，纵轴表示消耗电流[A]。此外，本图表示RL＝8[Ω]、fin＝1[kHz]的情况，作为电源电压Vcc的例子，例举10[V]、12[V]、16.5[V]。

图60是表示消耗电流和电源电压之间关系的关联图，横轴表示电源电压[V]，纵轴表示消耗电流[A]。此外，本图表示RL＝8[Ω]、无信号时的情况，分别表示采样动作时和弱音时的举动。

图61是表示输出杂音电压的FFT和频率之间关系的关联图，横轴表示频率[Hz]，纵轴表示输出杂音电压[dBV]。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、无信号时、BW＝20[Hz]～20[kHz]的情况。

图62是表示软弱音解除时波形的时序图，从上开始依次表示MUTEX端子电压、TM端子电压、以及扬声器输出。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、Po＝500[mW]、fin＝500[Hz]的情况。

图63是表示软弱音动作时波形的时序图，从上开始依次表示MUTEX端子电压、TM端子电压、以及扬声器输出。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、Po＝500[mW]、fin＝500[Hz]的情况。

图64是表示电源瞬断时波形的时序图(20[msec/div])，从上开始依次表示VCCA端子电压、VHOLD端子电压、TM端子电压、以及扬声器输出。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、Po＝500[mW]、fin＝3[kHz]的情况。

图65是表示电源瞬断时波形的时序图(2[msec/div])，从上开始依次表示VCCA端子电压、VHOLD端子电压、TM端子电压、以及扬声器输出。此外，本图表示Vcc＝12[V]、RL＝8[Ω]、Po＝500[mW]、fin＝3[kHz]的情况。

接着关于电源瞬断功能和软弱音功能协同作用，详细说明。

图66是表示电源关断检知部6、软弱音部7以及输入放大电路1a(或者2a)的一个构成例子的电路图。

电源关断检知部6的输出级，具有P通道型MOS场效应晶体管601、电阻602和反相器603。

晶体管601的源极连着电源端。晶体管601的漏极通过电阻602连着接地端，同时也连着反相器的输入端。此外，关于电源关断检知部6的前级如图33所示，所以省去重复说明。

在由上述结构的电源关断检知部6中，反相器603的输出逻辑正常时为低电平，检测出电源瞬断时变为高电平。

软弱音部7具有恒流源701、702，开关703、704，电阻705和N沟道型MOS场效应晶体管706、恒流源707和选择器708。

恒流源701的一端通过开关703连着电源端。恒流源701的另一端连着TM端子(26引脚)。恒流源702的一端连着TM端子。恒流源702的另一端通过开关704连着接地端。晶体管706的漏极通过电阻705连在TM端子上。晶体管706的源极连着接地端。晶体管706栅极连在反相器603的输出端。恒流源707的一端连在电源端。恒流源707的另一端(定电流I的输出端)，连接在选择器708的公共端。选择器708的控制端连着TM端子。

在由上述构成组成的软弱音部7中，恒流源707和选择器708，作为根据TM端子(26引脚)的端子电压，互补地增减驱动电流I1、I2的驱动电流供给部使用。

输入放大电路1a(或2a)具有电阻101、102和运算放大器103、104。

运算放大器103的反相输入端(-)，通过电阻101连着IN1端子(或者IN2端子)，另一方面通过电阻102还连在输入放大电路1a(或2a)的输出端。运算放大器103的非反相输入端(+)，连在偏置电压BIAS的施加端。运算放大器104的反相输入端(-)，连在输入放大电路1a(或2a)的输出端。运算放大器104的非反相输入端(+)，连在偏置电压BIAS的施加端。运算放大器103的输出端和运算放大器104的输出端相互连接，其连接节点连在输入放大电路1a(或2a)的输出端。选择器708的第1选择端(第1驱动电流I1的输出端)，连在运算放大器104的驱动电流输入端。选择器708的第2选择端(第2驱动电流I2的输出端)，连在运算放大器103的驱动电流输入端。

在由上述构成组成的输入放大电路1a(或2a)中，电阻101、102以及运算放大器103，作为将输入信号反相放大并输出的反相放大级使用，运算放大器104作为输出偏置电压BIAS的缓冲级使用。

图67是表示驱动电流I1、I2的关联关系的图。

如果参照图67更具体地描述，则选择器708在TM端子的端子电压是低电平时，将第1驱动电流I1置为恒电流I，将第2驱动电流I2置为零值，这样进行由恒流源707产生的恒电流I的分配。这时，输入放大电路1a(或2a)，变为只有缓冲级被驱动的状态，即被声音弱音状态。

在电源接通之后解除上述的声音弱音时，开关703被置为开，开关704被置为关。据此，电容器C26开始充电，TM端子的端子电压开始缓缓上升。选择器708根据这样的端子电压的上升，维持I1+I2＝I这一关系，进行第1驱动电流I1和第2驱动电流I2的增减。即，在输入放大电路1a(或2a)中，缓冲级的驱动缓缓减弱，反相放大级的驱动缓缓增强。其结果，声音弱音缓缓解除。

然后，TM端子的端子电压如果达至高电平，则选择器708将第1驱动电流I1置为零值，将第2驱动电流I2置为恒电流I，这样进行由恒流源707产生的恒电流I的分配。因此，输入放大电路1a(或2a)，变为只有反相放大级被驱动的状态，即声音弱音被解除的状态。

另一方面，在电源关断之前打开声音弱音时，开关703被置为关，开关704被置为开。据此，电容器C26开始放电，TM端子的端子电压开始缓缓下降。选择器708根据这样的端子电压的下降，维持I1+I2＝I这一关系，进行第1驱动电流I1和第2驱动电流I2的增减。即，在输入放大电路1a(或2a)中，缓冲级的驱动缓缓增强，反相放大级的驱动缓缓减弱。其结果，声音弱音缓缓打开。

另外，在电源接通的状态(I1＝0，I2＝I)下，检测出电源瞬断时，电源关断检测部6的输出信号变成高电平，所以晶体管706变为导通。其结果，不依赖开关703、704的接通/关断状态，电容器C26利用通过电阻707的路径放电，TM端子的端子电压缓缓降下。选择器708根据这样的端子电压的下降，维持I1+I2＝I这一关系，进行第1驱动电流I1和第2驱动电流I2的增减。即，在输入放大电路1a(或2a)中，反相放大级的驱动缓缓减弱，缓冲级的驱动缓缓增强。

此外，检测出电源瞬断时的放电处理需要的时间(软弱音切换时间Tsw)，与使用了恒流源702的正常放电处理需要的时间相比，设定为约1/10。

如上，根据电源瞬断检测功能和软弱音功能的协同作用，在电源电压完全放净之前，可以软弱音声音信号，所以大幅降低爆音成为可能。

接着，关于推挽输出电路的短路检测功能，进行详细说明。

图68是表示保护逻辑部5(短路检测电路部分)的一个构成例的电路图。

保护逻辑部5作为监视D级功率放大器1的正相侧推挽输出电路(晶体管1e、1f)的输出短路(接电源故障/接地故障)的机构，具有P沟道型MOS场效应晶体管501、N沟道型MOS场效应晶体管502、相位比较电路503、屏蔽电路504、锁存电路505、或非逻辑电路506、507、逻辑电路508、电阻509和N沟道型MOS场效应晶体管510。

晶体管501的源极连着电源端。晶体管501的漏极连着晶体管502的漏极。晶体管502的源极连着接地端。晶体管501、502的栅极都连在晶体管1f的栅极。即，晶体管501、502形成和监视对象的推挽输出电路同步控制的虚拟推挽输出电路。

相位比较电路503是进行OUT1P端子(9、10引脚)的输出电压Vx和虚拟推挽输出电路的输出电压Vy的相位比较(电压比较)的机构，有电阻Ra～Rh、比较器CMPa、CMPb以及或逻辑电路ORa。

比较器CMPa的反相输入端(-)，通过电阻Ra连接在OUT1P端子(输出电压Vx的施加端)，同时也通过电阻Rb连接着电源端。比较器CMPa的非反相输入端(+)，通过电阻Rc连接在虚拟推挽输出电路的输出端(输出电压Vy的施加端)，同时也通过电阻Rd连到接地端。

比较器CMPb的非反相输入端(+)，通过电阻Re连接在OUT1P端子(输出电压Vx的施加端)，同时也通过电阻Rf连接着电源端。比较器CMPb的反相输入端(-)，通过电阻Rg连接在虚拟推挽输出电路的输出端(输出电压Vy的施加端)，同时也通过电阻Rh连到接地端。

此外，电阻Ra～Rd的电阻值，在OUT1P端子未发生接地故障时，调整为使比较器CMPa的反相输入端(-)与非反相输入端(+)相比为高电位。并且，电阻Re～Rh的电阻值，在OUT1P端子未发生接电源故障时，调整为使比较器CMPb的反相输入端(-)与非反相输入端(+)相比为高电位。

或逻辑电路ORa的第1输入端，连着比较器CMPa的输出端。或逻辑电路的ORa的第2输入端，连着比较器CMPb的输出端。因此，或逻辑电路ORa的输出逻辑，在比较器CMPa和CMPb其中一个为高电平时就成为高电平，只有在全为低电平时成为低电平。

屏蔽电路504是只有在或逻辑电路ORa的输出逻辑在规定的屏蔽期间内维持高电平的情况下将其输出逻辑置为高电平的机构，例如，可以使用由电阻和电容器组成的时间常数电路。通过插入这样的屏蔽电路504，不会在输出电压Vx、Vy的相位稍微偏移的程度下，误检测为输出短路，所以能实现稳定的输出操作。

锁存电路505是锁存屏蔽电路504的输出信号并将其作为锁存信号Vz输出的机构。此外，在检测到OUT1P端子的输出短路，锁存信号Vz被锁存为高电平之后，在重新接入了半导体装置10的电源的情况，或者使用MUTEX端子进行半导体装置10的复位的情况下，锁存信号Vz再次恢复到低电平。

或非逻辑电路506、507是进行从PWM调制电路1b(未图示)输入的PWM信号和从锁存电路505输入的锁存信号Vz的或非运算，并将该运算结果送给驱动电路1c的机构。因此，当锁存信号Vz是低电平时，PWM信号反相输出到驱动电路1c，晶体管1e、1f根据PWM信号而被开关控制。另一方面，锁存信号Vz是高电平时，不依赖于PWM信号，给驱动电路1c的输入信号被维持在低电平，晶体管1e、1f都截止。

逻辑电路508是根据锁存信号Vz进行晶体管510的导通/截止控制的机构。具体的，锁存信号Vz是高电平时，晶体管510导通，锁存信号Vz是低电平时，晶体管510截止。

晶体管510的漏极通过电阻509连在OUT1P端子上。另一方面，晶体管510的源极连着接地端。因此，锁存信号Vz为高电平时，OUT1P端子通过电阻509和晶体管510接地。

此外，在图68中，只例举了以第1通道的正相侧推挽输出电路(晶体管1e、1f)作为监视对象的短路检测电路，但保护逻辑部5关于其他推挽输出电路，都使用和上述同样构成的短路检测电路，进行各个短路检测。

接着，关于上述构成的保护逻辑部5的短路检测动作，参照图69详细说明。

图69是用于说明短路检测动作的时序图，从上开始依次表示电压Vx、Vy、Vz。另外，图69(a)表示接电源故障时的举动，图69(b)表示接地故障时的举动。

首先，参照图69(a)，对于接电源故障检测动作进行说明。

在OUT1P端子未产生接电源故障时，输出电压Vx、Vy不产生相位差(电压差)，所以比较器CMPa、CMPb都输出低电平。因此，或逻辑电路ORa的输出逻辑为低电平，锁存信号Vz维持低电平。

另一方面，如果OUT1P端子发生接电源故障，则输出电压Vx的低电平被电源电压Vcc吊起上升，但输出电压Vy的低电平变为0[V]附近。这时，在输出电压Vx的低电平为阈值电压Vth1(＝0.11Vcc[V])以上时，比较器CMPb的输出逻辑变为高电平，或逻辑电路ORa的输出逻辑变为高电平。如果这样的状态在规定的屏蔽期间内持续，则锁存信号Vz变为高电平，关锁扬声器输出。

接着，参照图69(b)，关于接地故障检测动作进行说明。

OUT1P端子未产生接地故障时，输出电压Vx、Vy不产生相位差(电压差)、所以比较器CMPa、CMPb都输出低电平。因此，或逻辑电路ORa的输出逻辑为低电平，锁存信号Vz维持低电平。

另一方面，如果OUT1P端子发生接地故障，则输出电压Vx的高电平，被接地端拉低下降，但输出电压Vy的高电平变为电源电压Vcc附近。这时，输出电压Vx的高电平在阈值电压Vth2(＝0.89Vcc[V])以下时，比较器CMPa的输出逻辑变为高电平，或逻辑电路ORa的输出逻辑变为高电平。如果这样的状态在规定的屏蔽期间内持续，则锁存信号Vz变为高电平，关锁扬声器输出。

如上，本发明涉及的短路检测电路如下构成，在进行输出脉冲信号(输出电压Vx)的OUT1P端子的短路检测时，生成与脉冲信号(输出电压Vx)同步的虚拟脉冲信号(输出电压Vy)，根据在两信号间是否产生规定的相位差，进行OUT1P端子的短路检测。

如果是这样的构成，则与比较输出电压Vx和规定的阈值电压的构成不同，不要求与输出电压Vx的开关控制同步的阈值电压的切换控制(接电源故障检测用的阈值电压和接地故障检测用的阈值电压的切换控制)，能容易地实现OUT1P端子的接电源故障检测和接地故障检。

此外，在上述的实施方式中，例示在立体声D级功率放大器IC中应用本发明的构成进行了说明，但本发明的应用对象不限于此，也可以广泛应用于其他的电源装置(开关稳压器IC)和驱动装置(电机驱动IC)。

另外，本发明的构成除了上述实施方式，在不脱离发明主旨的范围内，加以各种改变是可能的。

例如，在上述的说明中使用的各信号逻辑始终是例示，只要得以实现同样的动作，其逻辑是相反的也可以。

如果关于在上述说明的(第1实施方式)进行总结，则本发明涉及的短路检测电路，是进行输出脉冲信号的外部端子的短路检测的短路检测电路，生成和所述脉冲信号同步的虚拟脉冲信号，根据两信号间是否生成规定的相位差，进行所述外部端子的短路检测而构成(第1-1构成)。

此外，由上述的第1-1构成组成的短路检测电路，采用在规定的屏蔽期间内产生了所述相位差时判断为所述外部端子短路的结构(第1-2构成)为好。

另外，由上述第1-1或第1-2构成组成的短路检测电路，采用在判断出所述外部端子短路时停止所述脉冲信号的输出动作的结构(第1-3构成)为好。

根据这样的构成，如果是本发明涉及的短路检测电路，不会招至成本增加和电力损失，而检测出推挽电路的输出短路成为可能。

此外，如果关于本发明产业上的可利用性进行阐述，则本发明，例如对面向省空间·低发热用途的立体声D级功率放大器IC是优选的技术。

(第2实施方式)

下面，作为具备D级功率放大器的音响设备的输出功率限制机构，以应用了有关本发明的输出限制电路的构成为例，进行详细说明。

图70是表示有关本发明的音响设备的一个实施方式的方框图。

如图70所示，本实施方式的音响设备，具有前置放大电路X10、PWM调制电路X20、驱动电路X30、平滑电路X40、扬声器X50和输出限制电路X60。此外，由除去扬声器X50的电路群形成D级功率放大器。

前置放大电路X10，是将输入信号AIN(模拟声音信号)反相放大后生成输出信号AOUT的反相放大电路，具有电阻X11、X12和运算放大器X13。运算放大器X13的非反相输入端(+)，连着偏置电压BIAS的施加端。运算放大器X13的反相输入端(-)，通过电阻X11连在输入信号AIN的施加端，同时通过电阻X12也连在自身的输出端。

PWM调制电路X20，是将输出信号AOUT调制成PWM信号的机构，具有相位反相器X21、积分器X22a及X22b、振荡器X23、比较器X24a及X24b、死区时间生成部X25a及X25b。

相位反相器X21，是使输出信号AOUT相位反相，生成反相输出信号AOUTB的机构。

积分器X22a，是进行输出信号AOUT和通过第1反馈路径(图70中未图示)输入的驱动信号DRVa的差分积分，生成第1积分结果信号的机构。另外，积分器X22b，是进行反相输出信号AOUTB和通过第2反馈路径(图70中未图示)输入的驱动信号DRVb的差分积分，生成第2积分结果信号的机构。

振荡器X23，是生成规定周期的三角波信号或斜坡波信号的机构。

比较器X24a，是比较第1积分结果信号和三角波信号，生成第1比较信号的机构。比较器X24b，是比较第2积分结果信号和三角波信号，生成第2比较信号的机构。

死区时间生成部X25a，是在基于第1比较信号推挽驱动驱动电路X30的上侧开关X33a和下侧开关X34a时，设置使两开关同时为关的死区时间，这样生成各个控制信号(PWM信号)的机构。死区时间生成部X25b，是在基于第2比较信号推挽驱动驱动电路X30的上侧开关X33b和下侧开关X34b时，设置两开关同时为关的死区时间，这样生成各个控制信号(PWM信号)的机构。如上，使用死区时间生成部X25a和X25b设置死区时间，由此可以防止在驱动电路X30中的贯通电流。

驱动电路X30，是对控制信号(PWM信号)进行功率放大后生成驱动信号DRVa和DRVb的机构，具有上侧驱动X31a和X31b、下侧驱动X32a和X32b、上侧开关(P沟道型场效应晶体管)X33a和X33b、下侧开关(N沟道型场效应晶体管)X34a和X34b。根据上述的驱动信号DRVa和DRVb的占空比(调制度)和电源电压Vcc，决定D级功率放大器的输出功率。

平滑电路X40，是分别使驱动信号DRVa和DRVb平滑化，生成平滑信号BTLa和BTLb的低通滤波器，具有线圈X41a、X41b和电容器X42a、X42b。

扬声器X50，是由平滑信号BTLa和BTLb驱动，输出声音的机构。

输出限制电路X60，是限制构成前置放大电路X10的运算放大器X13的输出振幅的机构。此外，关于输出限制电路X60的内部构成及动作，后面详细叙述。

此外，从上述也可知，在本实施方式的音响设备中，D级功率放大器被设为BTL[Balanced Transformer Less]形式。这样，作为扬声器X50的驱动机构，如果是使用BTL形式的D级功率放大器的构成，则提高音响设备的电源效率成为可能。

接着，关于输出限制电路X60的内部构成，进行详细的说明。

图71是表示输出限制电路X60的一个构成例的电路图。

如图71所示，输出限制电路X60具有缓冲器BUF1及BUF2、电流镜CM1及CM2、NPN型双极性晶体管Q0、PNP型双极性晶体管Q1、NPN型双极性晶体管Q2、NPN型双极性晶体管Q3、PNP型双极性晶体管Q4、恒流源X11及X12、电阻Rex1、Rex2、Rex3。此外，电阻Rex1的电阻值设定为r1，电阻Rex2及电阻Rex3的阻值都设定为r2。

晶体管Q0的发射极通过外部端子及电阻Rex1连着接地端。晶体管Q0的基极连在缓冲器BUF1的输出端。缓冲器BUF1的非反相输入端(+)连在恒定电压(图71中偏置电压BIAS)的施加端。缓冲器BUF1的反相输入端(-)连在晶体管Q0的发射极。此外，作为施加到缓冲器BUF1的非反相输入端(+)的低电压可以使用内部电压REG。

电流镜CM1的输入端连在晶体管Q0的集电极。电流镜CM2的输入端，连在电流镜CM1的第1输出端。

缓冲器BUF2的非反相输入端(+)连在偏置电压BIAS的施加端。缓冲器BUF2的反相输入端(-)连在自身的输出端。缓冲器BUF2的输出端通过外部端子连在电阻Rex2和电阻Rex3的各一端。电阻Rex2的另一端通过外部端子连在电流镜CM1的第2输出端(驱动电流XI的引出端)。电阻Rex3的另一端通过外部端子连在电流镜CM2的输出端(驱动电流XI的引入端)。

晶体管Q3的集电极连在内部电压REG的施加端。晶体管Q3的基极通过外部端子连在电阻Rex2的另一端(上侧限幅电压VH的引出端)。晶体管Q3的发射极通过恒流源X11连到接地端。

晶体管Q1的集电极连在构成前置放大电路X10的运算放大器X13的反相输入端(-)。晶体管Q1的发射极连在运算放大器X13的输出端。晶体管Q1的基极连在晶体管Q3的发射极和恒流源X11的连接节点上。

晶体管Q4的集电极连着接地端。晶体管Q4的基极通过外部端子连在电阻Rex3的另一端(下侧限幅电压VL的引出端)。晶体管Q4的发射极通过恒流源X12连在内部电压REG的施加端。

晶体管Q2的集电极，连在构成前置放大电路X10的运算放大器X13的反相输入端(-)。晶体管Q2的发射极连在运算放大器X13的输出端。晶体管Q2的基极连在晶体管Q4的发射极和恒流源X12的连接节点上。

接着，关于由上述构成组成的输出限制电路X60的动作进行详细说明。

在输出限制电路X60中，利用电阻Rex1，规定的恒定电压(在图71例子中偏置电压BIAS)被转换为电流，并且，用电流镜CM1及CM2镜像该电流，由此生成基准电流XI(＝BIAS/r1)。

另外，在输出限制电路X60中，利用电阻Rex2，将偏置电压BIAS作为基准的情形下，基准电流XI被转换为上侧限幅电压VH(＝BIAS+XI×r2)，同时利用电阻Rex3，将偏置电压BIAS作为基准的情形下，基准电流XI被转换为下侧限幅电压VL(＝BIAS-XI×r2)。

上侧限幅电压VH被施加到晶体管Q3的基极，晶体管Q1的基极被施加只比上侧限幅电压VH低晶体管Q3的顺方向压降Vf的电压(VH-Vf)。因此，输出电压AOUT的上侧限定电平，设定为只比晶体管Q1的基极电压(VH-Vf)高晶体管Q1顺方向压降Vf的电压，即和上侧限幅电压VH同值。

另一方面，下侧限幅电压VL被施加到晶体管Q4的基极，晶体管Q21的基极被施加只比下侧限幅电压VL高晶体管Q4的顺方向压降Vf的电压(VH+Vf)。因此，输出电压AOUT的下侧限定电平设定为只比晶体管Q2的基极电压(VH+Vf)低晶体管Q2的顺方向压降Vf的电压，即和下侧限幅电压VH同值。

图72是表示输出信号AOUT以偏置电压BIAS作为基准，被上下对称限幅的情形的波形图。此外，本图中的实线XA1表示实施利用本发明的输出限制时的输出信号AOUT，虚线XA0参考表示未实施输出限制时的输出信号AOUT。

输出信号AOUT的电压电平变为比偏置电压BIAS高，随着接近根据上侧限幅电压VH来可变设定的上侧限定电平(在本实施方式中，按上面说述，和上侧限幅电压VH同值)，晶体管Q1的导通电阻渐渐降低，最终，输出信号AOUT的电压电平达到了上侧限定电平的时刻，晶体管Q1完全导通。

即，随着输出信号AOUT接近上侧限定电平，运算放大器X13的反馈电阻值(电阻X12的阻值和晶体管Q1的导通电阻值的合成电阻值)渐渐降低，前置放大电路X10的增益渐渐降低。其结果，输出信号AOUT变成以上侧限定电平限幅的形状，实现了输出信号AOUT的上侧软限幅。

相反，输出信号AOUT的电压电平变为比偏置电压BIAS低，随着接近根据下侧限幅电压VL来可变设定的下侧限定电平(在本实施方式中，按上面所述，和下侧限幅电压VL同值)，晶体管Q2的导通电阻渐渐降低，最终，在输出信号AOUT的电压电平达到了下侧限定电平的时刻，晶体管Q2完全导通。

即，随着输出信号AOUT接近下侧限定电平，运算放大器X13的反馈电阻值(电阻X12的阻值和晶体管Q2的导通电阻值的合成电阻值)渐渐降低，前置放大电路X10的增益渐渐降低。其结果，输出信号AOUT变成以下侧限定电平被限幅的形状，实现了输出信号AOUT的下侧软限幅。

按照上面所述，在本实施方式的音响设备中，输出限制电路X60具有如下构成，基准电流生成部(Rex1、BUF1、Q0、CM1、CM2)，利用电阻Rex1，将规定的恒定电压(图71的例子中偏置电压BIAS)转换为基准电流XI；上侧限幅电压生成部(Rex2、BUF2)，利用电阻Rex2，以运算放大器X13的偏置电压为基准，将基准电流XI转换为上侧限幅电压VH(＝BIAS+XI×r2)；下侧限幅电压生成部(Rex3、BUF2)，利用电阻Rex3，以运算放大器X13的偏置电压为基准，将基准电流XI转换为下侧限幅电压VL(＝BIAS-XI×r2)；增益调整部(Q1、Q2)，调整运算放大器X13的增益，使得输出信号AOUT的电压电平不超过与上侧限幅电压VH相应的上侧限定电平(VH+Vf)，并且输出信号AOUT的电压电平不超过与下侧限幅电压VL相应的下侧限定电平(VL-Vf)。

更具体的说，输出限制电路X60的增益调整部，具有：发射极连在运算放大器X13的输出端、集电极连在运算放大器X13的输入端、基极间接连在上侧限幅电压VH的施加端的PNP型双极性晶体管Q1；同样发射极连在运算放大器X13的输出端、集电极连在运算放大器X13的输入端、基极间接连在下侧限幅电压VL的施加端的NPN型双极性晶体管Q2，采用二极管限幅方式(在晶体管Q1、Q2的基极·发射极之间使用了二极管特性的限幅方式)，通过限制构成前置放大电路X10的运算放大器X13的输出动态范围，从而对PWM信号的占空比(调制度)设置限制，进一步，限制D级功率放大器的输出功率的构成。

具备了这样的输出功率限制功能，由此，即使在施加了过大的输入信号AIN时，运算放大器X13的输出信号AOUT的振幅电平也被抑制，进一步D级功率放大器的输出功率被限制，因此，能防止伴随输出饱和的失真增大和扬声器X50的破坏等。

另外，如果是本实施方式的输出限制电路X60，则输出信号AOUT变成软限幅波形，所以与进行硬限幅的以往构成相比，能减轻扬声器X50中的异音。

另外，本实施方式的输出限制电路X60，具有基极连在上侧限幅电压VH的施加端的晶体管Q3、与晶体管Q3串联连接的恒流源X11、基极连在下侧限幅电压VL的施加端的晶体管Q4、与晶体管Q4串联连接的恒流源X12，晶体管Q1的基极连在晶体管Q3和恒流源X11的连接节点上，晶体管Q2的基极连在晶体管Q4和恒流源X12的连接节点上。

根据这样的构成，可以利用晶体管Q3、Q4的温度特性抵消晶体管Q1、Q2的顺方向压降Vf的温度特性，并且从电阻Rex2、Rex3的另一端引出的上侧限幅电压VH及下侧限幅电压VL的值，直接成为前置放大电路X10的输出电压AOUT的上侧限定电平及下侧限定电平，所以使用非常方便。

可是，本发明的构成不限定于此，将晶体管Q1、Q2的基极直接连在上侧限幅电压VH和下侧限幅电压VL的施加端的构成也可以。

另外，如果是本实施方式的输出限制电路X60，则不进行厌烦的电路常数调整，只将电阻Rex2和电阻Rex3的电阻值设为相同，就能容易地实现以运算放大器X13的偏置电压为基准的上下对称限幅。

另外，如果是本实施方式的输出限制电路X60，则可以在非常宽的范围内，可变控制上侧限幅电压VH和下侧限幅电压VL。例如，设偏置电压为3.5[V]、设内部电压REG为7[V]时，上侧限幅电压VH和下侧限幅电压VL考虑形成电流镜CM1及CM2的晶体管的饱和电压部分(0.1[V])，可以将偏置电压BIAS±3.4[V]的范围作为动态范围。因此，对于上侧限幅电压VH和下侧限幅电压VL的可变控制，输出功率的限定电平不会过于敏感反应，所以可以高精度并且容易地设定所希望的输出功率。

此外，在输出限制电路X60中，电阻Rex1、电阻Rex2、和电阻Rex3都使用外置元件为好。利用这样的构成，通过任意改变外置元件的电阻值，可以无阶段地并且高精度地调整输出功率的限定电平。

例如，如果根据扬声器X50的瓦数适当设定上侧限幅电压VH和下侧限幅电压VL，则可以防止预料之外的过大输入造成的扬声器破坏，或者不需要与扬声器输出相应的电源设计。

此外，作为电阻Rex1、Rex2、Rex3，为了能够高精度设定输出功率的限定电平，最好使用精度高的元件(推荐±1％)。

另外，为了基准电流不过大，最好将电阻Rex1的电阻值r1设定为比较大的值(20[KΩ]以上)。

另外，未使用输出功率限制功能时，将电阻Rex1的阻值r1和电阻Rex2及电阻Rex3的阻值r2设定为相同值即可。

图73是表示平滑信号BTLa(BTLb)被软限幅情形的波形图。并且，图中的实线XB0表示未实施本发明的输出限制时的平滑信号BTLa(BTLb)，实线XB1～XB3表示渐渐加重实施本发明的输出限制时的平滑信号BTLa(BTLb)。

如图73所示可知：越将电阻Rex2和电阻Rex3的电阻值r2设得较小来加重实施本发明的输出限制，平滑信号BTLa(BTLb)的振幅抑制得越小。

图74是表示输入振幅(对数)和输出电压(对数)的关联关系的图。图中的实线XC0表示未实施本发明的输出限制时的关联关系，实线XC1～XC3表示渐渐加重实施本发明的输出限制时的关联关系。

如图74所示可知：越将电阻Rex2和电阻Rex3的电阻值r2设得较小来加重实施本发明的输出限制，则即使输入振幅变大，输出功率也被抑制得很小。

此外，在上述实施方式中，作为具备D基功率放大器的音响设备的输出功率限制机构，例示应用了有关本发明的输出限制电路的构成进行了说明，但本发明的应用对象并不限定于此，本发明，可以广泛应用于限制对输入信号进行放大后生成输出信号的运算放大器的输出振幅的输出限制电路。

另外，本发明的构成，除了上述实施方式以外，在不脱离发明主旨范围内，加以各种变化是可能的。

如果关于上面说明的(第2实施方式)进行总结，则有关本发明的输出限制电路是输出限制电路，限制对输入信号进行放大后生成输出信号的运算放大器的输出振幅，具有如下构成(第2-1构成)，包括：基准电流生成部，利用第1电阻，将规定的恒定电压转换为基准电流；上侧限幅电压生成部，利用第2电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为上侧限幅电压；下侧限幅电压生成部，利用第3电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为下侧限幅电压；增益调整部，调整所述运算放大器的增益，使得所述输出信号的电压电平不超过与所述上侧限幅电压相应的上侧限定电平，并且所述输出信号的电压电平不超过与下侧限幅电压相应的下侧限定电平。

此外，在由上述第2-1构成组成的输出限制电路中，所述增益调整部具有如下构成(第2-2构成)为好，即具有：连在所述运算放大器的输入输出之间，控制端直接或间接连在所述上侧限幅电压的施加端的第1晶体管；和同样连在所述运算放大器的输入输出端之间，控制端直接或间接连在所述下侧限幅电压的施加端的第2晶体管。

另外，由上述2-2构成组成的输出限制电路具有：控制端连在所述上侧限幅电压的施加端的第3晶体管、与第3晶体管串联连接的第1恒流源、控制端连在所述下侧限幅电压的施加端的第4晶体管、和与第4晶体管串联连接的第2恒流源；第1晶体管的控制端连在第3晶体管和第1恒流源的连接节点上，第2晶体管的控制端连在第4晶体管和第2恒流源的连接节点上的构成(第2-3构成)。

另外，在由上述第2-1～第2-3中的任一个的构成组成的输出限制电路中，第1电阻、第2电阻以及第3电阻都是外置元件的构成(第2-4构成)为好。

另外，有关本发明的D级功率放大器，具有如下构成(第2-5构成)，即具有将输入信号放大后生成输出信号的前置放大电路、将所述输出信号调制成PWM信号的PWM调制电路、对所述PWM信号功率放大后生成驱动信号的驱动电路、平滑所述驱动信号来生成平滑信号的平滑电路、限制构成所述前置放大电路的运算放大器的输出振幅的上述第1～第4中任一个构成组成的输出限制电路。

另外，有关本发明音响设备，具有由上述第2-5构成组成的D级功率放大器和利用在所述D级功率放大器生成的平滑信号驱动的扬声器的构成(第2-6构成)。

根据本发明，可以用电阻比简单且高精度地实现以运算放大器的偏置电压为基准的上下对称的软限幅。

此外，如果关于本发明在产业上的可用性进行阐述，则本发明是用于限制在TV设备、台式PC、AV接收机、汽车音响等中使用的功率放大器的输出功率优选的技术。

(第3实施方式)

关于本发明的实施方式参照附图在下面说明。图75中表示有关本发明的功率放大电路的1个构成例。

图75中所示的有关本发明的功率放大电路，是由作为数字放大器IC的Y1和外置在作为数字放大器IC的Y1上的电容器Y2及Y3构成的BTL输出方式的D级放大器。由图75所示的有关本发明的功率放大电路的正极侧输出端子Y15输出的PWM输出电压，利用LPF电路Y4转换为模拟信号之后，供给到扬声器Y6的正极侧。另外，由图75所示的有关本发明的功率放大电路的负极侧输出端子Y16输出的PWM输出电压，利用LPF电路Y5转换为模拟信号之后，供给到扬声器Y6的负极侧。

作为数字放大器IC的Y1具备：输入模拟的音频信号的输入端子Y7、放大由输入端子Y7供给的模拟音频信号的放大器Y8、输入偏置电压供给到放大器Y8的偏置端子Y9、对放大器Y8的输出信号进行脉宽调制的PWM电路Y10、使放大器Y8的输出信号反相的反相电路Y11、对反相电路Y11的输出信号进行脉宽调制的PWM电路Y12、根据PWM电路Y10的输出信号进行驱动的正极侧驱动部Y13、根据PWM电路Y12的输出信号驱动的负极侧驱动部Y14、正极侧PWM输出端子Y15、负极侧PWM输出端子Y16、正极侧BSP端子Y17、负极侧BSP端子Y18、电阻YR1～YR4、比较器Y19及Y20、DC输出保护电路Y21及Y22。

正极侧驱动部Y13构成为包括：驱动器Y13A，根据PWM电路Y10的输出信号，对作为N沟道型MOSFET的Y13D的栅极电压进行脉冲驱动；反相电路Y13B，使PWM电路Y10的输出信号反相；驱动器Y13C，根据反相电路Y13B的输出信号，对作为N沟道型MOSFET的Y13E的栅极电压进行脉冲驱动；作为N沟道型MOSFET的Y13D，向漏极施加恒定电压Vcc，源极连着正极侧PWM输出端子Y15及驱动器Y13A的负电源端；作为N沟道型MOSFET的Y13E，漏极连着正极侧PWM输出端子Y15及驱动器Y13A的负电源端，源极上施加接地电压；二极管Y13F，阳极上施加Vcc，阴极上连着BSP端子Y17以及驱动器Y13A的正电源端。并且，正极侧PWM输出端子Y15和BSP端子Y17通过电容器Y2连接，由此可以向驱动器Y13A的正电源供给比恒定电压Vcc高的引导电压。此外，驱动器Y13C的正电源端上施加恒定电压Vcc，驱动器Y13C的负电源端上施加接地电压。

负极侧驱动部Y14是和正极侧驱动部Y13同样的构成，所以省略详细说明。

接着，关于正常时的正极侧驱动部Y13及负极侧驱动部Y14的动作进行说明。此外，在本说明书中使用的作为N沟道型MOSFET的Y13D及Y13E中的“互补”一词，除了作为N沟道型MOSFET的Y13D及Y13E的导通/截止状态完全逆反的情况之外，从防止贯通电流的观点出发，还包括按照两MOSFET的Y13D、Y13E不同时为导通状态的方式，对相互的导通/截止转移定时给与规定的延迟的情况。另外，关于作为N沟道型MOSFET的Y14D及Y14E，和作为N沟道型MOSFET的Y13D及Y13E相同。

首先，利用驱动器Y13C，作为N沟道型MOSFET的Y13E的栅极电压被置为高电平，作为N沟道型MOSFET的Y13E成为导通状态，则正极侧PWM输出端子Y15的电压几乎为接地电压V_GND。另外，如果作为N沟道型MOSFET的Y13E被置为导通状态，则二极管Y13F及电容器Y2也通过作为N沟道型MOSFET的Y13E向接地流入电流。其结果，电容器Y2中蓄积电荷，其两端之间，产生由恒定电压Vcc减去二极管Y13F的顺方向压降V_F的电位差，BSP端子Y17的电压(引导电压)变成Vcc-V_F。另外，作为N沟道型MOSFET的Y13E导通期间，利用驱动器Y13A，作为N沟道型MOSFET的Y13D的栅极电压被置为低电平，作为N沟道型MOSFET的Y13D，相对于作为N沟道型MOSFET的Y13E的导通状态，被互补地置为截止状态。

然后，利用驱动器Y13C，作为N沟道型MOSFET的Y13E的栅极电压转移为低电平，作为N沟道型MOSFET的Y13E被置为截止状态后，经过规定的两个截止期间，则利用驱动器Y13A，作为N沟道型MOSFET的Y13D的栅极电压转移为高电平，作为N沟道型MOSFET的Y13D变为导通状态。据此，正极侧PWM输出端子Y15的电压几乎变成Vcc。此时，电容器Y2两端之间保持着由刚才充电产生的电位差，所以BSP端子Y17的电压(引导电压)，变成只将正极侧PWM输出端子Y15的电压(Vcc)提高电容器Y2的充电电压部分(Vcc-V_F)的电压值(2Vcc-V_F)。

正常时的负极侧驱动部Y14的动作，和正常时的正极侧驱动部Y13的动作相同，所以这里省略详细说明。

正常时的正极侧驱动部Y13和负极侧驱动部Y14，进行上述那样的动作，所以正极侧PWM输出端子Y15、负极侧PWM输出端子Y16、正极侧BSP端子Y17以及负极侧BSP端子Y18的各电压波形成为图76所示。

接着，关于输入端子Y7发生了接电源故障时的正极侧驱动部Y13和负极侧驱动部Y14的动作进行说明。输入端子Y7发生了接电源故障时，从PWM电路Y10输出导通占空比(on duty)100％附近(也包含100％本身)的PWM信号，从PWM电路Y12输出导通占空比0％附近(也包含0％本身)的PWM信号。

如果从PWM电路Y10输出导通占空比100％附近的PWM信号，则作为N沟道型MOSFET的Y13D变为几乎始终或始终导通状态，作为N沟道型MOSFET的Y13E变为几乎始终或始终截止状态，因此正极侧PWM输出端子Y15的电压变成几乎始终或始终接近恒定电压Vcc。并且，电压值是将正极侧PWM输出端子Y15的电压(Vcc)提高了电容器Y2的充电电压部分(Vcc-V_F)后的电压值(2Vcc-V_F)的BSP端子Y17的电压(引导电压)，通过作为放电电阻的电阻YR1和YR2，按照时间常数τ＝c×r(其中，c是电容器Y2的静电电容、r是电阻YR1和YR2的合成电阻值)而电压降下。

比较器Y19的非反相输入端子被输入BSP端子Y17的电压的分压，比较器Y19的反相输入端子上被输入规定的电压。比较器Y19如果在BSP端子Y17的电压在阈值V_TH以下，则输出低电平信号。DC输出保护电路Y21在PWM电路的输出信号是高电平、并且BSP端子Y17的电压在阈值V_TH以下时，判断是DC输出状态，使保护功能(例如，放大器Y8的动作停止)动作。

另一方面，如果从PWM电路Y12输出导通占空比0％附近的PWM信号，则作为N沟道型MOSFET的Y14D变为几乎始终或始终截止状态，作为N沟道型MOSFET的Y14E变为几乎始终或始终导通状态，因此负极侧PWM输出端子Y16的电压几乎始终或始终变成接地电压V_GND。

输入端子Y7发生了接电源故障时的正极侧驱动部Y13和负极侧驱动部Y14，进行上述那样的动作，所以正极侧PWM输出端子Y15、负极侧PWM输出端子Y16、正极侧BSP端子Y17以及负极侧BSP端子Y18的各电压波形成为图77所示那样。

此外，输入端子Y7发生了接地故障时，从PWM电路Y10输出导通占空比0％附近的PWM信号，从PWM电路Y12输出导通占空比100％附近的PWM信号，所以检测出DC输出保护电路Y22是DC输出状态，使保护功能动作。

图75所示的有关本发明的功率放大电路，在驱动级的后级设置了DC输出检测部(电阻YR1～YR4、比较器Y19及Y20、DC输出保护电路Y21及Y22)，所以不仅可以检测由输入端子Y7接电源故障/接地故障产生的DC输出，也可以检测因偏置端子Y9接电源故障/接地故障、放大器Y8、PWM电路Y10、PWM电路Y12、正极侧驱动部Y13、负极侧驱动部Y14中的任一个的异常而产生的DC输出。

另外，图75所示的本发明的功率放大电路中，电容器Y2及Y3是外置的电容器，通过改变电容器Y2和Y3的静电电容，可以改变DC输出的检测时间，因此DC输出的检测时间能容易地变更。

另外，在上述的实施方式中，关于BTL输出形式的D级放大器进行说明了，但是有关本发明的功率放大电路，不限定于BTL输出形式的D级放大器。例如，从图75所示有关本发明的功率放大电路去除反相电路Y11、PWM电路Y12、负极侧驱动部Y14、负极侧PWM输出端子Y16、BSP端子Y18、电阻YR3及YR4、比较器Y20以及DC输出保护电路Y22，也不使用LPF电路Y5，而将扬声器Y6的负极侧接地也可以。

另外，在上述的实施方式中，关于由作为数字放大器IC的Y1和外设在作为数字放大器IC的Y1上的电容器Y2和Y3构成的D级放大器进行了说明，但有关本发明的功率放大电路并不限定该构成，也可以是全部由IC构成而没有外置部件的功率放大电路。

如果关于在上述说明的(第3实施方式)进行总结，则有关本发明的功率放大电路，视为具备如下的构成(第3-1构成)，调制电路，将与输入信号相应的信号转换为脉冲信号；驱动部，根据所述调制电路的输出信号进行开关功率放大；同步电压生成部，生成同步于所述驱动部的输出电压的电压；电压下降部，在所述驱动部的输出电压变为规定占空比以上时，按照规定的时间常数使同步于所述驱动部的输出电压的电压下降；DC输出检测部，在所述调制电路的输出信号是高电平时，通过所述电压下降部下降的电压如果在规定值以下，则判断为是DC输出。

根据这样的构成，在驱动部的后级，设置了同步电压生成部、电压下降部以及DC输出检测部，所以在驱动级产生的异常引起的DC输出也能检测。

另外，上述第3-1构成组成的功率放大电路，也可以视为由半导体集成电路装置和所述半导体集成电路装置上外设的电路元件构成的功率放大电路，所述半导体集成电路装置上外设的电路元件，至少包含对所述规定的时间常数产生影响的电路元件这样的构成(第3-2构成)。

根据这样的构成，半导体集成电路装置上外设的电路元件中，包含对决定与驱动部的输出电压同步的电压的下降特性的规定的时间常数产生影响的电路元件，所以能容易地改变DC输出的检测时间。

另外，在由上述第3-1或第3-2构成组成的功率放大电路中，可以视为将所述调制电路作为PWM(Pulse Width Modulation)电路的构成(第3-3构成)，并且，上述第3-3构成组成的功率放大电路，可以视为两个包括所述调制电路、所述驱动部、所述同步电压生成部、所述电压下降部、所述DC输出检测部构成的电路部，输入到其中一个所述调制电路的信号和输入到另一个所述调制电路的信号互补这样的构成(第3-4构成)。据此，可是实现BTL输出形式的功率放大电路。

另外，作为由半导体集成电路装置和所述半导体集成电路装置上外设的电路元件构成的功率放大电路，可以视为所述半导体集成电路装置上外设的电路元件，至少包含对所述规定的时间常数产生影响的电路元件的上述第3-3～第3-4中的任一个的构成组成的功率放大电路，所述驱动部具有在第1电位和比所述第1电位低的第2电位之间设置的串联连接的第1MOSFET和第2MOSFET，所述同步电压生成部生成比所述驱动部的输出电压高的引导电压，外置在所述半导体集成电路装置上的电路元件，即对所述规定的时间常数产生影响的电路元件可以是引导用电容器的构成(第3-5构成)。

根据这样的构成，所述驱动部利用在具有第1电位和比所述第1电位低的第2电位之间设置的串联连接的第1MOSFET和第2MOSFET的构成时需要的引导用电容器，可以构成电压下降部，能抑制部件数量的增加。

这样，根据有关本发明的功率放大电路，驱动部的后级设置了同步电压生成部、电压下降部以及DC输出检测部，所以在驱动级产生的异常引起的DC输出也能检测。

此外，在上述中，关于本发明的优选方式进行了说明，但公开的发明是用各种方法变形得到的，并且，取得和在上述具体例举的构成不同的各种实施方式这一点，对于本领域技术人员是自明的。因此，下述的技术方案意图在不脱离本发明的主旨和技术视野的范围内，将本发明的所有变形例包含在技术范围内。

Claims (12)

1.一种输出限制电路，限制将输入信号放大后生成输出信号的运算放大器的输出振幅，其中包括：

基准电流生成部，利用第1电阻将规定的恒定电压转换为基准电流；

上侧限幅电压生成部，利用第2电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为上侧限幅电压；

下侧限幅电压生成部，利用第3电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为下侧限幅电压；和

增益调整部，调整所述运算放大器的增益，使得所述输出信号的电压电平不超过与所述上侧限幅电压相应的上侧限定电平，并且所述输出信号的电压电平不超过与所述下侧限幅电压相应的下侧限定电平。

2.根据权利要求1所述的输出限制电路，其特征在于，

所述增益调整部包括：

第1晶体管，连接在所述运算放大器的输入输出端之间，控制端直接或间接与所述上侧限幅电压的施加端连接；和

第2晶体管，同样连接在所述运算放大器的输入输出端之间，控制端直接或间接与所述下侧限幅电压的施加端连接。

3.根据权利要求2所述的输出限制电路，其特征在于，

还具有：

第3晶体管，控制端与所述上侧限幅电压的施加端连接；

第1恒流源，与第3晶体管串联连接；

第4晶体管，控制端与所述下侧限幅电压的施加端连接；和

第2恒流源，与第4晶体管串联连接；

第1晶体管的控制端，连接在第3晶体管和第1恒流源的连接节点上，

第2晶体管的控制端，连接在第4晶体管和第2恒流源的连接节点上。

4.根据权利要求1所述的输出限制电路，其特征在于，

第1电阻、第2电阻以及第3电阻都是外置元件。

5.一种D级功率放大器，具有：

前置放大电路，将输入信号放大后生成输出信号；

PWM调制电路，将所述输出信号调制成PWM信号；

驱动电路，对所述PWM信号进行功率放大后生成驱动信号；

平滑电路，对所述驱动信号进行平滑化后生成平滑信号；和

输出限制电路，限制构成所述前置放大电路的运算放大器的输出振幅；

所述输出限制电路包括：

基准电流生成部，利用第1电阻，将规定的恒定电压转换为基准电流；

上侧限幅电压生成部，利用第2电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为上侧限幅电压；

下侧限幅电压生成部，利用第3电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为下侧限幅电压；和

增益调整部，调整所述运算放大器的增益，使得所述输出信号的电压电平不超过与所述上侧限幅电压相应的上侧限定电平，并且所述输出信号的电压电平不超过与所述下侧限幅电压相应的下侧限定电平。

6.根据权利要求5所述的D级功率放大器，其特征在于，

所述增益调整部包括：

第1晶体管，连接在所述运算放大器的输入输出端之间，控制端直接或间接与所述上侧限幅电压的施加端连接；和

第2晶体管，同样连接在所述运算放大器的输入输出端之间，控制端直接或间接与所述下侧限幅电压的施加端连接。

7.根据权利要求6所述的D级功率放大器，其特征在于，

所述输出限制电路还包括：

第3晶体管，控制端与所述上侧限幅电压的施加端连接；

第1恒流源，与第3晶体管串联连接；

第4晶体管，控制端与所述下侧限幅电压的施加端连接；和

第2恒流源，与第4晶体管串联连接；

第1晶体管的控制端，连接在第3晶体管和第1恒流源的连接节点上，

第2晶体管的控制端，连接在第4晶体管和第2恒流源的连接节点上。

8.根据权利要求5所述的D级功率放大器，其特征在于，

第1电阻、第2电阻以及第3电阻都是外置元件。

9.一种音响设备，具有：

D级功率放大器；和

扬声器，由所述D级功率放大器所生成的平滑信号驱动；

所述D级功率放大器包括：

前置放大电路，将输入信号放大后生成输出信号；

PWM调制电路，将所述输出信号调制成PWM信号；

驱动电路，对所述PWM信号进行功率放大后生成驱动信号；

平滑电路，对所述驱动信号进行平滑化后生成所述平滑信号；和

输出限制电路，限制构成所述前置放大电路的运算放大器的输出振幅；

所述输出限制电路包括：

基准电流生成部，利用第1电阻，将规定的恒定电压转换为基准电流；

上侧限幅电压生成部，利用第2电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为上侧限幅电压；

下侧限幅电压生成部，利用第3电阻，以所述运算放大器的偏置电压为基准，将所述基准电流转换为下侧限幅电压；

增益调整部，调整所述运算放大器的增益，使得所述输出信号的电压电平不超过与所述上侧限幅电压相应的上侧限定电平，并且所述输出信号的电压电平不超过与所述下侧限幅电压相应的下侧限定电平。

10.根据权利要求9所述的音响设备，其特征在于，

所述增益调整部包括：

第1晶体管，连接在所述运算放大器的输入输出端之间，控制端直接或间接与所述上侧限幅电压的施加端连接；和

第2晶体管，同样连接在所述运算放大器的输入输出端之间，控制端直接或间接与所述下侧限幅电压的施加端连接。

11.根据权利要求10所述的音响设备，其特征在于，

所述输出限制电路还包括：

第3晶体管，控制端与所述上侧限幅电压的施加端连接；

第1恒流源，与第3晶体管串联连接；

第4晶体管，控制端与所述下侧限幅电压的施加端连接；和

第2恒流源，与第4晶体管串联连接；

第1晶体管的控制端，连接在第3晶体管和第1恒流源的连接节点上，

第2晶体管的控制端，连接在第4晶体管和第2恒流源的连接节点上。

12.根据权利要求9所述的音响设备，其特征在于，

第1电阻、第2电阻以及第3电阻都是外置元件。

Images