CN101370972A - 用于制造氮化铝晶体的方法、氮化铝晶体、氮化铝晶体衬底和半导体器件 - Google Patents

用于制造氮化铝晶体的方法、氮化铝晶体、氮化铝晶体衬底和半导体器件 Download PDF

Info

Publication number
CN101370972A
CN101370972A CNA2007800030772A CN200780003077A CN101370972A CN 101370972 A CN101370972 A CN 101370972A CN A2007800030772 A CNA2007800030772 A CN A2007800030772A CN 200780003077 A CN200780003077 A CN 200780003077A CN 101370972 A CN101370972 A CN 101370972A
Authority
CN
China
Prior art keywords
aluminum nitride
nitride crystal
dislocation
aln
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800030772A
Other languages
English (en)
Other versions
CN101370972B (zh
Inventor
水原奈保
宫永伦正
川濑智博
藤原伸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101370972A publication Critical patent/CN101370972A/zh
Application granted granted Critical
Publication of CN101370972B publication Critical patent/CN101370972B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供制造AlN晶体的方法,及AlN晶体、AlN晶体衬底和使用该AlN晶体衬底制造的半导体器件,其能够得到具有有利特性的半导体器件。本发明的一个方面是AlN晶体制造方法,该方法包括在SiC籽晶衬底的表面上生长AlN晶体的步骤,和取出从SiC籽晶衬底表面到AlN晶体中的位于2mm至60mm范围内的AlN晶体的至少一部分的步骤。此外,本发明的其它方面是由该方法制造的AlN晶体和AlN晶体衬底,及使用该AlN晶体衬底制造的半导体器件。

Description

用于制造氮化铝晶体的方法、氮化铝晶体、氮化铝晶体衬底和半导体器件
技术领域
本发明涉及制造氮化铝(AlN)晶体的方法,以及涉及AlN晶体和AlN晶体衬底及半导体器件,尤其是涉及制造AlN晶体的方法,以及涉及AlN晶体、AlN晶体衬底和使用该AlN晶体衬底制造的半导体器件,其能够得到具有有利特性的半导体器件。
背景技术
由于晶体具有6.2eV的能带隙、大约3.3WK-1cm-1的热导率和高的电阻,所以已注意到把AlN晶体衬底用作光电子和其它半导体器件的衬底。
AlN晶体衬底可以由通过升华、氢化物气相外延(HVPE)或其它沉积技术生长在籽晶衬底例如硅(Si)或碳化硅(SiC)晶体衬底的表面上的AlN晶体制造。
非专利参考文献1:B.Raghothamachar,M.Dudley,J.C.Rojo,K.Morgan和L.J.Schowalter,“X-ray Characterization of Bulk AlN SingleCrystals Grown by the Sublimation Technique”,Journal of Crystal Growth,Vol.250,March 2003,p.244.
非专利参考文献2:X.Hu等人,“AlGaN/GaN HeterostructrueField-Effect Transistors on Single-Crystal Bulk AlN”,Applied PhysicsLetters,Vol.82,No.8,2003,pp.1299-1301.
为了降低半导体器件制造成本,在具有尽可能大的表面的AlN晶体衬底上气相沉积氮化物半导体单晶层以由单一AlN晶体衬底得到尽可能多的半导体器件是有效的。
然而,使用这种AlN晶体衬底制造的半导体器件的特性,有时会受到不利的影响,因此就希望开发用于得到具有令人满意的特性的半导体器件的AlN晶体衬底。
发明内容
本发明要解决的问题
其中,本发明的目的在于提供AlN晶体制造方法,以及AlN晶体、AlN晶体衬底和使用该AlN晶体衬底制造的半导体器件,其使得能够得到具有有利器件特性的半导体器件。
解决问题的手段
本发明的一个方面是AlN晶体制造方法,该方法包括:在SiC籽晶衬底的表面上生长AlN晶体的步骤;和取出从SiC籽晶衬底表面到AlN晶体中的位于2mm至60mm范围内的AlN晶体的至少一部分的步骤。
本发明的另一方面是AlN晶体制造方法,该方法包括:在SiC籽晶衬底的表面上生长AlN晶体的步骤;取出从SiC籽晶衬底表面到AlN晶体中的位于2mm至60mm的范围内的AlN晶体的至少一部分的步骤;和在取出来的AlN晶体的表面上生长AlN晶体的步骤。
这里,在本发明的AlN晶体制造方法中,SiC籽晶衬底的厚度优选为150μm至400μm。
此外,在本发明的AlN晶体制造方法中,在SiC籽晶衬底的表面上的AlN晶体生长期间,SiC籽晶衬底的温度优选为1650℃或更高。
此外,在本发明的AlN晶体制造方法中,在SiC籽晶衬底的表面上的氮化铝晶体生长可以通过升华进行。
本发明的再一方面是具有面积为10cm2或更大的表面的AlN晶体,其位错密度为1×103位错/cm2至1×106位错/cm2
这里,在本发明的AlN晶体中,位错密度优选为2×104位错/cm2至5×105位错/cm2
在又一方面中,本发明的AlN晶体包括选自由螺旋位错、刃型位错和混合位错组成的组中的至少一种位错类型,螺旋位错的位错密度与前述位错密度的比率优选为0.2或更小。
此外,在本发明的AlN晶体中,螺旋位错的位错密度优选为1×104位错/cm2或更小。
本发明的再一方面是AlN晶体,其是生长在SiC籽晶衬底的表面上且从SiC晶体衬底表面到AlN晶体的2mm至60mm范围内的至少一部分中取出来的AlN晶体。
本发明的另一方面是AlN晶体,其是通过在SiC籽晶衬底的表面上生长AlN晶体,从SiC晶体衬底表面到AlN晶体中的2mm至60mm范围内取出至少一部分,并在取出来的AlN晶体的表面上生长AlN晶体而得到的。
这里,本发明的AlN晶体优选是使用厚度为150μm至400μm的SiC籽晶衬底制造的。
此外,本发明的AlN晶体优选是在当AlN晶体在SiC籽晶衬底的表面上生长时SiC籽晶衬底的温度为1650℃或更高的条件下制造的。
另外,本发明的AlN晶体是优选通过升华在SiC籽晶衬底表面上制造的。
本发明的另一方面是由上述AlN晶体的任何一种构成的AlN晶体衬底。
本发明的又一方面是使用前述AlN晶体衬底制造的半导体器件。
发明效果
本发明提供了制造AlN晶体的方法,及AlN晶体、AlN晶体衬底和使用该AlN晶体衬底制造的半导体器件,其能够得到具有有利特性的半导体器件。
附图说明
图1是图示说明本发明的AlN晶体制造方法的一个实施例中的一部分制造工艺的截面示意图。
图2是图示说明本发明的AlN晶体制造方法的一个实施例中的另一部分制造工艺的截面示意图。
图3是实施本发明的实施例中使用的AlN晶体生长装置的截面示意图。
图4是图示说明实施本发明的实施例中由AlN晶体得到AlN晶体衬底的方法的一个实施例的截面示意图。
图5是图示说明实施本发明的实施例中在AlN晶体衬底的表面上生长AlN晶体的方法的一个实施例的截面示意图。
图6是图示说明实施本发明的实施例中由AlN晶体得到AlN晶体衬底的方法的另一实施例的截面示意图。
图7是表示本发明的实施方案中制造的场效应晶体管的结构的截面示意图。
附图标记的说明
1:坩埚
2:AlN源
3:SiC籽晶衬底
4:籽晶衬底保护器
5:反应室
6:高频加热线圈
7:加热元件
8、8b、10:AlN晶体
8a:范围
9、11、22:AlN晶体衬底
12:AlN薄膜
13:GaN薄膜
14:AlGaN薄膜
15、17:Ti薄膜
16:Al薄膜
18:Au薄膜
19:源电极
20:漏电极
21:栅电极
具体实施方式
下面,将描述实施本发明的方式。应该理解,在本发明的附图中,相同的附图标记表示相同或相应的部分。
为了提高半导体器件特性,常规的观点是,构成AlN晶体衬底的AlN晶体中的位错密度越小越好;然而,本发明人发现如果构成AlN晶体衬底的AlN晶体中的位错密度太小,则半导体器件特性退化。本发明人还发现,在由具有表面积为10cm2或更大的正面的大块(bulk)AlN晶体构成的AlN晶体衬底中,通过构成AlN晶体衬底的AlN晶体中的位错密度为1×103位错/cm2至1×106位错/cm2,半导体器件的特性证明是理想的,其中它们完成了本发明。
更具体地,在由具有表面积为10cm2或更大的正面且位错密度小于1×103位错/cm2的AlN晶体构成的AlN晶体衬底上,通过包括半导体薄膜的连续沉积的工艺制造半导体器件的情况下,半导体器件特性退化。同样地,在由具有表面积为10cm2或更大的正面且位错密度大于1×106位错/cm2的AlN晶体构成的AlN晶体衬底上,通过包括半导体薄膜的连续沉积的工艺制造半导体器件的情况中,半导体器件特性退化。
而本发明人还发现,在由具有表面积为10cm2或更大的正面且位错密度为2×104位错/cm2至5×105位错/cm2的AlN晶体构成的AlN晶体衬底上,通过包括半导体薄膜的连续沉积的工艺制造的半导体器件的情况下,半导体器件特性证明非常令人满意。
在构成AlN晶体衬底的AlN晶体中的位错密度小于1×103位错/cm2而太低的实施中,半导体器件特性退化,其原因不清楚,但假设为如下。即,由于AlN晶体衬底中的位错充当AlN晶体衬底内的杂质和AlN晶体衬底中偏离化学计量比产生的沉淀物的吸收器(getter),所以如果构成AlN晶体衬底的AlN晶体中的位错密度太低,那么作为吸收器的位错的功能将不会很明显。推测起来,结果,杂质和沉淀物遗留在构成AlN晶体衬底的AlN晶体的有很少位错的区域中,降低了位错很少的区域的结晶质量,继而降低了位错很少的区域上方生长的半导体薄膜的结晶质量。认为在构成AlN晶体衬底的AlN晶体中的位错密度小于1×103位错/cm2而太低的实施中,半导体器件特性因此受到了不利的影响。
此外,在构成AlN晶体衬底的AlN晶体中,可以包括从螺旋位错、刃型位错以及其中螺旋和刃型位错混合的混合位错组成的组中选择的至少一种位错类型。在这里,螺旋位错的位错密度与AlN晶体中全部位错密度(即,刚提到的AlN晶体位错的密度)的比率优选为0.2或更小。在由其中螺旋位错的位错密度与全部位错的密度的比率为0.2或更小的AlN晶体构成的AlN晶体衬底上,通过包括半导体薄膜的连续沉积的工艺制造半导体器件的实施中,半导体器件特性趋向于非常令人满意。
另外,本发明人发现,在由其中螺旋位错的位错密度为1×104位错/cm2或更小的AlN晶体构成的AlN晶体衬底的正面上,通过包括半导体薄膜的连续沉积的工艺制造半导体器件的实施中,半导体器件特性趋向于更令人满意,并且,在构成AlN晶体衬底的AlN晶体中不存在螺旋位错的实施中,也具有类似的趋势。
这里,在本发明中,AlN晶体中的位错密度通过这样的方法确定,其中在250℃的温度下,使用熔融的KOH-NaOH混合物(KOH质量:NaOH质量=1:1)蚀刻AlN晶体表面30分钟,并测量形成在该表面上的腐蚀坑的密度。
此外,在本发明中,由通过以上方法在AlN晶体衬底表面上形成的腐蚀坑的尺寸,判定AlN晶体中的位错对应于刃型、螺旋和刃型/螺旋混合位错中的哪一种。在对应于螺旋位错的腐蚀坑中,该凹坑的最大直径范围是10μm至15μm,而在对应于刃型位错的腐蚀坑中,该凹坑的最大直径范围是1μm至5μm。在这里,本发明中的“最大直径范围”指的是连接存在于腐蚀坑边缘上的两点的线段中的最长线段的长度。
就通过例如升华在籽晶衬底如Si晶体衬底或SiC晶体衬底上生长AlN晶体并且AlN晶体通过AlN晶体生长而延长的过程中的本发明的AlN晶体而言,其中AlN晶体中的位错的主要部分大概在除了沿c轴之外的方向上传播,AlN晶体中的位错密度在离籽晶衬底更远的距离处减小,并且该事实被用于AlN晶体的制造中。例如,如图1中的截面示意图所示,首先,准备具有面积为10cm2或更大的表面的SiC籽晶衬底3作为籽晶衬底,并通过升华在SiC籽晶衬底3的表面上生长AlN晶体8。
接着,如图2中的截面示意图所示,取出AlN晶体8中位于离SiC籽晶衬底3的表面2mm至60mm(优选3mm至20mm)的范围8a(图2中的阴影区域)中的AlN晶体8的至少一片AlN晶体8b(即,图2中的通过延短虚线切割AlN晶体8而得到的那一片)。
使得以这种方法制造的AlN晶体8b成为这样的AlN晶体,即其具有面积为10cm2或更大的表面,且AlN晶体中的位错密度为1×103位错/cm2以上且1×106位错/cm2以下,优选AlN晶体中的位错密度为2×104位错/cm2以上且5×105位错/cm2以下。
作为选择,利用由以上方法制造的AlN晶体8b构成的AlN晶体衬底作为籽晶衬底,通过升华在用作籽晶衬底的AlN晶体衬底的表面上生长AlN晶体,然后取出至少一片生长的AlN晶体,同样以这种方法能够制造具有面积为10cm2或更大的表面的AlN晶体,且该AlN晶体中的位错密度为1×103位错/cm2以上且1×106位错/cm2以下,优选该AlN晶体中的位错密度为2×104位错/cm2以上且5×105位错/cm2以下。
此外,前文中用作籽晶衬底的SiC籽晶衬底3优选具有150μm或更大至400μm或更小的厚度,更优选具有150μm或更大至350μm或更小的厚度,最优选150μm或更大至300μm或更小的厚度。使SiC籽晶衬底3的厚度达到以上的厚度有助于制造具有上述位错密度的AlN晶体。
此外,在前文中,在氮化铝晶体8在SiC籽晶衬底3的表面上生长期间,SiC籽晶衬底3的温度优选为1650℃或更高。设想利用这样的事实减少螺旋位错,即采用晶格常数与AlN晶体8相差大约1%的SiC籽晶衬底3引起在离SiC籽晶衬底3几μm处产生晶格弛豫,导致大部分螺旋位错成环和消失。另外,在该条件下生长AlN晶体8,使得AlN晶体8在它的生长早期阶段受到台阶流动(step-flow)生长以便不产生由孔和晶粒的复合引起的拉伸应力,会导致位错密度降低。而且,氮化铝晶体8在SiC籽晶衬底3的表面上生长期间SiC籽晶衬底3的温度为1650℃或更高的情况下,会显著出现这种位错行为。
实施方案
AlN晶体衬底制造
AlN晶体是以下列方法通过升华生长在直径为2英寸和厚度为250μm的SiC籽晶衬底的表面上。
在该实施方案中使用的AlN晶体生长装置的截面示意图示于图3中。首先,在石墨坩埚1的下部容纳AlN源2例如AlN粉末,并在坩埚1的上部布置其表面已被处理得平坦的SiC籽晶衬底3。在这里,为了防止SiC从SiC籽晶衬底3的背面升华,布置由石墨制成的籽晶衬底保护器4以紧密地附着到该背面上。
接着,在将氮气提供到反应室5中的同时,用高频加热线圈6对加热元件7进行加热以升高坩埚1中的温度。在这里,在布置SiC籽晶衬底3的坩埚1的部分的温度保持在2000℃,且容纳AlN源2的坩埚1的部分的温度保持在2200℃的条件下,AlN从AlN源2升华,在布置于坩埚1的上部的SiC籽晶衬底3的表面上生长厚度为大约30μm的AlN晶体薄膜,然后使容纳AlN源2处的温度升高到2400℃,并使AlN晶体8生长100小时。
生长之后,使AlN晶体8冷却至室温(25℃),并从装置中移除。然后在直径为2英寸的SiC籽晶衬底3上生长10mm厚的AlN晶体8。
随后,如图4中的截面示意图所示,从SiC籽晶衬底3的表面以2mm或更大的间隔开始对用以上方法得到的AlN晶体8进行切片,制造出10片直径为2英寸的以(0002)面为表面的AlN晶体衬底9。接着,镜面抛光这10片AlN晶体衬底9的Al表面。
此外,如图5中的截面示意图所示,通过升华在以上述方法得到的AlN晶体衬底9的表面上生长AlN晶体10,其中使用图1中所示的生长装置。
在这里,在布置AlN晶体衬底9处的温度保持在2000℃的条件下,容纳AlN源2处的温度以恒量梯度从室温升至2400℃,并使AlN从AlN源2升华,以使AlN晶体10生长100小时。
生长之后,使所生长的AlN晶体10冷却至室温(25℃),并从生长装置中移除。结果,产生了直径稍小于2英寸的AlN晶体10。随后,如图6中的截面示意图所示,对AlN晶体10进行切片以取出AlN晶体衬底11。
位错密度测量
用熔融的KOH-NaOH混合物(KOH质量:NaOH质量=1:1)蚀刻从上述AlN晶体8中取出来的10片AlN晶体衬底9和从上述AlN晶体10中取出来的任一片AlN晶体衬底11的表面30分钟,以形成对应于位错的腐蚀坑。计算腐蚀坑的密度以得到每个AlN晶体衬底中的位错密度和分布。结果,位错未集中在AlN晶体衬底表面内部,而是均匀地存在于全部表面上。
在这里,AlN晶体衬底9中的位错密度具有随着离SiC籽晶衬底3的距离越远而降低的趋势。
此外,从AlN晶体10中取出来的AlN晶体衬底11中的位错具有与用作籽晶衬底的AlN晶体衬底9几乎相同的密度和分布。为此,可以以足够的重复能力生产具有所需位错密度和分布的AlN晶体衬底11。
半导体器件制造
将半导体薄膜和金属薄膜连续沉积到10片由AlN晶体8或AlN晶体10切片得到的并且位错密度彼此不同的AlN晶体衬底22的每一片的Al表面上,以制造具有图7的截面示意图中所示的结构的场效应晶体管。
具体地,首先,外延生长0.5μm厚的AlN薄膜12、100nm厚的GaN薄膜13和30nm厚的AlGaN薄膜14,以通过金属有机化学气相沉积(MOCVD)将其连续沉积在AlN晶体衬底22的A1表面上。在沉积这些薄膜的过程中,AlN薄膜12和GaN薄膜13均未被掺杂。
接着,将Ti薄膜15、Al薄膜16、Ti薄膜17和Au薄膜18连续沉积到AlGaN薄膜14的表面上,以独立地形成源电极19和漏电极20。
随后,将由Au薄膜构成的栅电极21形成在AlGaN薄膜14的表面上的源电极19和漏电极20之间。在形成栅电极21的过程中,栅极长度是2μm,栅电极21和源电极19之间以及栅电极21和漏电极20之间的间隔分别是10μm。
并且,将形成栅电极21之后的晶片分成芯片,并且制造具有图7所示的结构的场效应晶体管。
半导体器件评价
作为测量在栅电极21和漏电极20之间以上述方法制造的场效应晶体管的击穿电压的结果,使用由具有1×103位错/cm2或更大至1×106位错/cm2或更小的位错密度的AlN晶体构成的AlN晶体衬底制造的那些场效应晶体管的击穿电压高,且特别是在使用由具有2×104位错/cm2或更大至1×105位错/cm2或更小的位错密度的AlN晶体构成的AlN晶体衬底制造的那些场效应晶体管中,其击穿电压稳定在较高的1200至1250V。
然而,在栅电极21和漏电极20之间使用由具有1×102位错/cm2的位错密度的AlN晶体构成的AlN晶体衬底制造的那些场效应晶体管,和使用由具有5×106位错/cm2的位错密度的AlN晶体构成的AlN晶体衬底制造的那些场效应晶体管,其击穿电压,大约是使用由位错密度为2×104位错/cm2以上且1×105位错/cm2以下的AlN晶体构成的AlN晶体衬底制造的场效应晶体管的击穿电压的低至一半(500至600V)。
此外,即使使用由位错密度为2×104位错/cm2以上且1×105位错/cm2以下的AlN晶体构成的AlN晶体衬底,在AlN晶体中包括从螺旋、刃型和混合位错组成的组中选择的至少一种类型的位错,并且螺旋位错的位错密度与AlN晶体中所有位错密度的密度的比率大于0.2的情况下,也会使栅电极21和漏电极20之间的场效应晶体管的击穿电压达到1050至1100V,表明与螺旋位错的位错密度的上述比率为0.2或更小的状态下的击穿电压(1200到1250V)相比,该击穿电压较低。
此外,如果使用由具有2×104位错/cm2或更大至1×105位错/cm2或更小的位错密度,并包括从螺旋、刃型和混合位错组成的组中选择的至少一种类型位错的AlN晶体构成的AlN晶体衬底,在螺旋位错的位错密度与AlN晶体中所有位错的密度的比率为0.2或更小,另外螺旋位错的位错密度是1×104位错/cm2或更小的条件下,上述场效应晶体管击穿电压会进一步升高,并稳定在约1300V。因此,AlN晶体衬底中螺旋位错的位错密度优选是1×104位错/cm2或更小。
在这里,虽然在该实施方案中,基于栅电极和漏电极之间的场效应晶体管击穿电压进行半导体器件评价,但是相信,对于其特性受半导体薄膜的结晶度影响的其它半导体器件,能够得到类似于上述实施例的评价结果。
目前公开的实施方案和实施例在所有方面都应认为是示例性的而非限制性的。本发明的范围不是由前面的说明书而是由专利权利要求书的范围阐明,且应当包括等价于专利权利要求书的范围和该范围内的全部变更的含义。
工业实用性
利用本发明的AlN晶体衬底,例如,能够制造以下的半导体器件:发光器件(例如发光和激光二极管);电子器件(例如整流器、双极晶体管、场效应晶体管和HEMT);半导体传感器(例如温度、压力和辐射传感器,和可见光-紫外光探测器);声表面波(SAW)器件;加速传感器;微电机系统(MEMS)部件;压电振子;谐振器;和压电驱动器。

Claims (16)

1.一种氮化铝晶体的制造方法,包括:
在SiC籽晶衬底的表面上生长氮化铝晶体的步骤;和
取出从SiC籽晶衬底表面到氮化铝晶体中的位于2mm至60mm范围内的氮化铝晶体的至少一部分的步骤。
2.一种氮化铝晶体制造方法,包括:
在SiC籽晶衬底的表面上生长氮化铝晶体的步骤;
取出从SiC籽晶衬底表面到氮化铝晶体中的位于2mm至60mm范围内的氮化铝晶体的至少一部分的步骤;和
在取出来的氮化铝晶体的表面上生长氮化铝晶体的步骤。
3.如权利要求1或2所述的氮化铝晶体制造方法,其特征在于所述SiC籽晶衬底的厚度为150μm以上且400μm以下。
4.如权利要求1或2所述的氮化铝晶体制造方法,其特征在于当该氮化铝晶体在SiC籽晶衬底表面上生长时,SiC籽晶衬底的温度是1650℃或更高。
5.如权利要求1或2所述的氮化铝晶体制造方法,其特征在于在SiC籽晶衬底表面上的该氮化铝晶体的生长通过升华进行。
6.一种氮化铝晶体,其具有表面积为10cm2或更大的正面,且氮化铝晶体中的位错密度为1×103位错/cm2以上且1×106位错/cm2以下。
7.如权利要求6所述的氮化铝晶体,其特征在于该位错密度是2×104位错/cm2以上且5×105位错/cm2以下。
8.如权利要求6所述的氮化铝晶体,其特征在于包括从由螺旋位错、刃型位错和混合位错组成的组中选择的至少一种位错类型,其中螺旋位错的位错密度与前述位错密度的比率是0.2或更小。
9.如权利要求6所述的氮化铝晶体,其特征在于螺旋位错的位错密度是1×104位错/cm2或更小。
10.如权利要求6所述的氮化铝晶体,其中该氮化铝晶体是通过在SiC籽晶衬底的表面上生长氮化铝晶体,且从SiC晶体衬底表面到氮化铝晶体中的2mm至60mm范围内取出至少一部分而得到的。
11.如权利要求6所述的氮化铝晶体,其中该氮化铝晶体是通过在SiC籽晶衬底的表面上生长氮化铝晶体,并且从SiC晶体衬底表面到氮化铝晶体中的2mm至60mm范围内取出至少一部分,且在取出来的氮化铝晶体的表面上生长氮化铝晶体而得到的。
12.如权利要求10或权利要求11所述的氮化铝晶体,其特征在于该SiC籽晶衬底的厚度为150μm以上且400μm以下。
13.如权利要求10或权利要求11所述的氮化铝晶体,其特征在于当该氮化铝晶体在SiC籽晶衬底表面上生长时,SiC籽晶衬底的温度是1650℃或更高。
14.如权利要求10或权利要求11所述的氮化铝晶体,其特征在于在SiC籽晶衬底表面上的该氮化铝晶体的生长通过升华进行。
15.一种由权利要求6至权利要求11中任一项所述的氮化铝晶体构成的氮化铝晶体衬底。
16.一种使用权利要求15所述的氮化铝晶体衬底制造的半导体器件。
CN2007800030772A 2006-01-12 2007-01-10 用于制造氮化铝晶体的方法、氮化铝晶体、氮化铝晶体衬底和半导体器件 Expired - Fee Related CN101370972B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP005062/2006 2006-01-12
JP2006005062 2006-01-12
PCT/JP2007/050151 WO2007080881A1 (ja) 2006-01-12 2007-01-10 窒化アルミニウム結晶の製造方法、窒化アルミニウム結晶、窒化アルミニウム結晶基板および半導体デバイス

Publications (2)

Publication Number Publication Date
CN101370972A true CN101370972A (zh) 2009-02-18
CN101370972B CN101370972B (zh) 2012-09-26

Family

ID=38256286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800030772A Expired - Fee Related CN101370972B (zh) 2006-01-12 2007-01-10 用于制造氮化铝晶体的方法、氮化铝晶体、氮化铝晶体衬底和半导体器件

Country Status (5)

Country Link
US (1) US20090087645A1 (zh)
EP (1) EP1972702B1 (zh)
KR (1) KR101404270B1 (zh)
CN (1) CN101370972B (zh)
WO (1) WO2007080881A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102140680A (zh) * 2011-05-10 2011-08-03 青岛铝镓光电半导体有限公司 氮化镓单晶的制备方法
CN105483833A (zh) * 2015-11-24 2016-04-13 北京华进创威电子有限公司 一种氮化铝单晶的位错腐蚀方法
CN108642561A (zh) * 2018-07-06 2018-10-12 中国电子科技集团公司第四十六研究所 一种在氮化铝单晶的生长中保护籽晶表面的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5303941B2 (ja) * 2008-01-31 2013-10-02 住友電気工業株式会社 AlxGa1−xN単結晶の成長方法
JP5461859B2 (ja) * 2008-03-28 2014-04-02 Jfeミネラル株式会社 AlNバルク単結晶及び半導体デバイス並びにAlN単結晶バルクの製造方法
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
US9419181B2 (en) * 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
JP6434367B2 (ja) * 2015-05-14 2018-12-05 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
KR102122668B1 (ko) 2018-12-12 2020-06-12 에스케이씨 주식회사 잉곳의 제조장치 및 이를 이용한 탄화규소 잉곳의 제조방법
CN110886018A (zh) * 2019-12-03 2020-03-17 中国电子科技集团公司第四十六研究所 一种大尺寸高质量氮化铝单晶的生长方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858086A (en) * 1996-10-17 1999-01-12 Hunter; Charles Eric Growth of bulk single crystals of aluminum nitride
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP4089398B2 (ja) 2002-03-14 2008-05-28 住友金属工業株式会社 AlN単結晶の製造方法
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP2005343722A (ja) * 2004-06-01 2005-12-15 Sumitomo Electric Ind Ltd AlN結晶の成長方法、AlN結晶基板および半導体デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102140680A (zh) * 2011-05-10 2011-08-03 青岛铝镓光电半导体有限公司 氮化镓单晶的制备方法
CN105483833A (zh) * 2015-11-24 2016-04-13 北京华进创威电子有限公司 一种氮化铝单晶的位错腐蚀方法
CN108642561A (zh) * 2018-07-06 2018-10-12 中国电子科技集团公司第四十六研究所 一种在氮化铝单晶的生长中保护籽晶表面的方法
CN108642561B (zh) * 2018-07-06 2021-01-05 中国电子科技集团公司第四十六研究所 一种在氮化铝单晶的生长中保护籽晶表面的方法

Also Published As

Publication number Publication date
WO2007080881A1 (ja) 2007-07-19
EP1972702A4 (en) 2010-08-11
CN101370972B (zh) 2012-09-26
EP1972702B1 (en) 2013-09-25
KR101404270B1 (ko) 2014-06-05
EP1972702A1 (en) 2008-09-24
US20090087645A1 (en) 2009-04-02
KR20080082647A (ko) 2008-09-11

Similar Documents

Publication Publication Date Title
CN101370972B (zh) 用于制造氮化铝晶体的方法、氮化铝晶体、氮化铝晶体衬底和半导体器件
CN101896647B (zh) 碳化硅单晶锭、由该单晶锭得到的基板及外延片
KR101797428B1 (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
JP5068423B2 (ja) 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法
JP5162895B2 (ja) 窒化アルミニウム結晶の製造方法、窒化アルミニウム結晶、窒化アルミニウム結晶基板および半導体デバイス
WO2015182474A1 (ja) 炭化珪素インゴットの製造方法、炭化珪素種基板、炭化珪素基板、半導体装置および半導体装置の製造方法
EP2037012A1 (en) PROCESS FOR PRODUCING SUBSTRATE OF AlN CRYSTAL, METHOD OF GROWING AlN CRYSTAL, AND SUBSTRATE OF AlN CRYSTAL
JP4879686B2 (ja) 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット、及び炭化珪素単結晶基板
US9349915B2 (en) β-Ga2O3-based single crystal substrate
EP1970946A1 (en) AlxGayIn1-x-yN CRYSTAL SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING THE SAME
US20110110840A1 (en) Method for producing group iii-nitride crystal and group iii-nitride crystal
JP6120742B2 (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
CN116695249A (zh) 一种利用蓝宝石衬底错切角提高氮化硼外延厚层晶体质量的方法
JP2006021964A (ja) AlN単結晶およびその成長方法
US20230290835A1 (en) Nitride semiconductor wafer and method for producing nitride semiconductor wafer
JP2008230868A (ja) 窒化ガリウム結晶の成長方法および窒化ガリウム結晶基板
WO2024004314A1 (ja) 複合基板および13族元素窒化物エピタキシャル成長用基板
JP4957751B2 (ja) GaN単結晶体およびその製造方法、ならびに半導体デバイスおよびその製造方法
TW202419693A (zh) 複合基板及13族元素氮化物磊晶成長用基板
JP2013006740A (ja) 結晶の製造方法および結晶
WO2010082358A1 (ja) 窒化ガリウム基板、窒化ガリウム基板の製造方法、及び半導体デバイス
JP2011121835A (ja) 結晶の製造方法および結晶

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120926

Termination date: 20180110

CF01 Termination of patent right due to non-payment of annual fee