JP4957751B2 - GaN単結晶体およびその製造方法、ならびに半導体デバイスおよびその製造方法 - Google Patents

GaN単結晶体およびその製造方法、ならびに半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP4957751B2
JP4957751B2 JP2009139304A JP2009139304A JP4957751B2 JP 4957751 B2 JP4957751 B2 JP 4957751B2 JP 2009139304 A JP2009139304 A JP 2009139304A JP 2009139304 A JP2009139304 A JP 2009139304A JP 4957751 B2 JP4957751 B2 JP 4957751B2
Authority
JP
Japan
Prior art keywords
single crystal
gan single
gpa
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009139304A
Other languages
English (en)
Other versions
JP2010287673A (ja
Inventor
英章 中幡
伸介 藤原
隆 櫻田
喜之 山本
成二 中畑
智喜 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009139304A priority Critical patent/JP4957751B2/ja
Priority to US12/797,617 priority patent/US8294245B2/en
Priority to CN201010202934.5A priority patent/CN101922045B/zh
Publication of JP2010287673A publication Critical patent/JP2010287673A/ja
Application granted granted Critical
Publication of JP4957751B2 publication Critical patent/JP4957751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Description

本発明は、クラックの発生が少ないGaN単結晶体およびその製造方法、ならびにかかるGaN単結晶体を含むクラックの発生が少ない半導体デバイスおよびその製造方法に関する。
3.4eVのエネルギーバンドギャップおよび高い熱伝導率を有するGaN(窒化ガリウム)単結晶体は、短波長の光デバイスやパワー電子デバイスなどの半導体デバイス用の材料として注目されている。
このようなGaN単結晶体は、硬度が高いが靭性が低いため、GaN単結晶を成長させる際および/または成長させたGaN単結晶を基板状に加工する際、および/または基板状のGaN単結晶体上に少なくとも1層の半導体層を形成して半導体デバイスを作製する際に、GaN単結晶体および/または半導体デバイスにクラックが発生して、板状のGaN単結晶体(GaN単結晶基板)および/または半導体デバイスの歩留まりが低下するという問題があった。
一方、このようなGaN単結晶について、各種の成長方法により得られた結晶の弾性定数を種々の方法により測定または計算されている。たとえば、R. B. Schwarz et al,“Elastic moduli of gallium nitride”, Appl. Phys. Lett., 70, 9, 1997, pp1122-1124(非特許文献1)、T. Deguchi et al,“Structural and vibrational properties of GaN”,J. Appl. Phys., 86, 4, 1999, pp1860-1866(非特許文献2)、A. Polian et al,“Elastic constants of gallium nitride”, J. Appl. Phys., 79, 1996, pp3343-3344(非特許文献3)、 “Elastic properties of zinc-blende and wurtzite AlN, GaN, and InN”, J. Appl. Phys., 82, 6, 1997, pp2833-2839(非特許文献4)、K. Shimada et al,“First-principles study on electronic aud elastic properties of BN, AlN, and GaN”, J. Appl. Phys., 84, 9, 1998, pp4951-4958(非特許文献5)などが挙げられる。
R. B. Schwarz et al,"Elastic moduli of gallium nitride", Appl. Phys. Lett., 70, 9, 1997, pp1122-1124 T. Deguchi et al,"Structural and vibrational properties of GaN",J. Appl. Phys., 86, 4, 1999, pp1860-1866 A. Polian et al,"Elastic constants of gallium nitride", J. Appl. Phys., 79, 1996, pp3343-3344 A. F. Wright,"Elastic properties of zinc-blende and wurtzite AlN, GaN, and InN", J. Appl. Phys., 82, 6, 1997, pp2833-2839 K. Shimada et al,"First-principles study on electronic aud elastic properties of BN, AlN, and GaN", J. Appl. Phys., 84, 9, 1998, pp4951-4958
本発明は、上記問題を解決して、GaN単結晶体を成長させる際および成長させたGaN単結晶体を基板状などに加工する際、ならびに基板状のGaN単結晶体上に少なくとも1層の半導体層を形成して半導体デバイスを製造する際に、クラックの発生が抑制されるGaN単結晶体およびその製造方法ならびに半導体デバイスおよびその製造方法を提供することを目的とする。
本発明は、ウルツ型結晶構造を有し、30℃において、弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下かつ弾性定数C 13 が86GPa以上93GPa以下、であるGaN単結晶体である。本発明にかかるGaN単結晶体は、その抵抗率を1×103Ω・cm以下とすることができる。
また、本発明は、結晶成長容器内に、Ga原料を供給するソースボートと下地基板と石英部材とを配置する工程と、気相法により下地基板上にGaN単結晶体を成長させる工程と、を備え、GaN単結晶体を成長させる工程において、ソースボートの温度を980℃以上1040℃以下に保持しかつ下地基板および石英部材の温度を1130℃より大きく1150℃以下に保持するGaN単結晶体の製造方法である。
また、本発明は、上記のGaN単結晶体と、GaN単結晶体上に形成されている少なくとも1層のIII族窒化物半導体層と、を含む半導体デバイスである。
また、本発明は、上記のGaN単結晶体を準備する工程と、GaN単結晶体上に少なくとも1層のIII族窒化物半導体層を形成する工程と、を備える半導体デバイスの製造方法である。
本発明によれば、GaN単結晶体を成長させる際および成長させたGaN単結晶体を基板状などに加工する際、ならびに基板状のGaN単結晶体上に少なくとも1層の半導体層を形成して半導体デバイスを製造する際に、クラックの発生が抑制されるGaN単結晶体およびその製造方法ならびに半導体デバイスおよびその製造方法を提供することができる。
GaN単結晶体におけるx1軸、x2軸およびx3軸の一例を示す概略図である。 GaN単結晶体の製造方法および製造装置の一例を示す概略図である。 半導体デバイスの一例を示す概略断面図である。 GaN単結晶体および半導体デバイスの製造方法の一例を示すフローチャートである。 GaN単結晶体の製造方法および製造装置の他の例を示す概略図である。 GaN単結晶体の製造方法および製造装置のさらに他の例を示す概略図である。
(実施形態1)
本発明の一実施形態であるGaN単結晶体10は、ウルツ型結晶構造を有し、30℃において弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下である。
図1を参照して、六方晶系のウルツ型結晶構造を有するGaN単結晶体は、巨視的に見て面内当等方性の弾性対称性を示し、互いに直交するx1軸、x2軸およびx3軸の3軸において、結晶体の厚さ方向(c軸方向)をx3軸としたときの弾性定数マトリックス[Cij]は、以下の式(1)のように記述できる。
Figure 0004957751
ここで、弾性定数マトリックス[Cij]中の各弾性定数が表す応力と歪みとの対応は、たとえば以下のとおりである。弾性定数C11([Cij]の第1行第1列)は、x1軸に垂直な面にx1軸方向の応力が加わったときのx1軸方向の歪み難さを表す。なお、弾性定数C22は、x2軸に垂直な面にx2軸方向の応力が加わったときのx2軸方向の歪み難さを表し、ウルツ型結晶構造を有するGaN単結晶体においては、弾性定数C11に等しい([Cij]の第2行第2列)。また、弾性定数C33([Cij]の第3行第3列)は、x3軸に垂直な面にx3軸方向の応力が加わったときのx3軸方向の歪み難さを表す。弾性定数C12([Cij]の第1行第2列)は、x1軸に垂直な面にx1軸方向の応力が加わったときのx2軸方向の歪み難さを表す。弾性定数C13([Cij]の第1行第3列)は、x1軸に垂直な面にx1軸方向の応力が加わったときのx3軸方向の歪み難さを表す。なお、弾性定数C23は、x2軸に垂直な面にx2軸方向の応力が加わったときのx3軸方向の歪み難さを表し、ウルツ型結晶構造を有するGaN単結晶体においては、弾性定数C13に等しい([Cij]の第2行第3列)。また、弾性定数C44([Cij]の第4行第4列)は、x3軸に垂直な面にx2軸方向の応力が加わったとき、または、x2軸に垂直な面にx3軸方向の応力が加わったときのx23面内の歪み難さを表す。なお、弾性定数C55は、x3軸に垂直な面にx1軸方向の応力が加わったとき、または、x1軸に垂直な面にx3軸方向の応力が加わったときのx13面内の歪み難さを表し、ウルツ型結晶構造を有するGaN単結晶体においては、弾性定数C44に等しい([Cij]の第5行第5列)。また、弾性定数C66([Cij]の第6行第6列)は、x2軸に垂直な面にx1軸方向の応力が加わったとき、または、x1軸に垂直な面にx2軸方向の応力が加わったときのx12面内の歪み難さを表す。また、弾性定数C66は、C66=(C11−C12)/2である。したがって、GaN単結晶体の弾性定数マトリックス[Cij]には、5つの独立な弾性定数(C11、C33、C44、C66、C12およびC13)が存在する。
GaN単結晶体の弾性定数マトリックス[Cij]の測定および算出方法は、特に制限はなく、共振超音波スペクトロスコピー(RUS)法、ブリルアンスペクトロスコピー法、表面音波測定法などが挙げられる。
本実施形態のGaN単結晶体は、ウルツ型結晶構造を有し、30℃において弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下の、適度の弾性を有するため、GaN単結晶体を成長させる際および成長させたGaN単結晶体を基板状などに加工する際、ならびに基板状のGaN単結晶体上に少なくとも1層の半導体層を形成して半導体デバイスを製造する際に、クラックの発生が抑制される。このとき、弾性定数C11およびC13は、互いに独立である。
ここで、30℃において弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下のGaN単結晶体は、x1軸に垂直な面にx1方向の応力が加わったとき、適度なx1軸方向の歪み難さおよびx3軸方向の歪み難さを有する。あるいは、x2軸に垂直な面にx2方向の応力が加わったとき、適度なx2軸方向の歪み難さおよびx3軸方向の歪み難さを有する。このため、かかるGaN単結晶体を成長させる際および成長させたGaN単結晶体を基板状などに加工する際、ならびに基板状のGaN単結晶体上に少なくとも1層の半導体層を形成して半導体デバイスを製造する際に、クラックの発生が抑制される。クラック発生をより抑制する観点から、30℃において弾性定数C11が352GPa以上362GPa以下かつ弾性定数C13が92GPa以上95GPa以下であることが好ましい。
また、30℃において弾性定数C11が352GPa以上362GPa以下のGaN単結晶体は、x1軸に垂直な面にx1方向の応力が加わったとき、極めて適度なx1軸方向の歪み難さを有する。あるいは、x2軸に垂直な面にx2方向の応力が加わったとき、極めて適度なx2軸方向の歪み難さを有する。このため、かかるGaN単結晶体を成長させる際および成長させたGaN単結晶体を基板状などに加工する際、ならびに基板状のGaN単結晶体上に少なくとも1層の半導体層を形成して半導体デバイスを製造する際に、クラックの発生が抑制される。
なお、従来のGaN結晶体については、上記非特許文献1〜5などに、i)C11が377GPaかつC13が114GPa、ii)C11が373GPaかつC13が80.4GPa、iii)C11が390GPaかつC13が106GPa、iv)C11が374GPaかつC13が70GPa、v)C11が367GPaかつC13が103GPa、vi)C11が369GPaかつC13が66.7GPa、vii)C11が396GPaかつC13が100GPa、viii)C11が350GPaかつC13が104GPaなどの弾性定数が報告されているが、いずれも、弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下の範囲外であり、また、弾性定数C11が352GPa以上362GPa以下の範囲外であった。このため、従来のGaN単結晶体を成長させる際および成長させたGaN単結晶を基板状などに加工する際、ならびに基板状のGaN単結晶体上に少なくとも1層の半導体層を形成して半導体デバイスを製造する際に、従来のGaN単結晶体ならびに半導体デバイスにクラックがよく発生していた。
本実施形態のGaN単結晶体は、その抵抗率には特に制限はないが、導電性が高い基板を得る観点から、その抵抗率が1×103Ω・cm以下であることか好ましく、1×10-1Ω・cm以下であることがより好ましい。なお、材料特性および現在の結晶体製造技術の観点から、GaN単結晶体の抵抗率は、1×10-3Ω・cm程度が下限である。
(実施形態2)
図2および図4を参照して、本発明の一実施形態であるGaN単結晶体の製造方法は、結晶成長容器110内に、Ga原料を供給するソースボート105と下地基板11と石英部材109とを配置する工程S11と、気相法により下地基板11上にGaN単結晶体10を成長させる工程S12と、を備え、GaN単結晶体10を成長させる工程において、ソースボート105の温度を980℃以上1040℃以下に保持しかつ下地基板11および石英部材109の温度を1130℃より大きく1150℃以下に保持する。
本実施形態のGaN単結晶体の製造方法においては、GaN単結晶体を成長させる工程S12において、結晶成長容器110内に配置されたソースボート105の温度を980℃以上1040℃以下とし下地基板11および石英部材109の温度を1130℃より大きく1150℃以下とすることにより、下地基板11上に、実施形態1のGaN単結晶体10(すなわち、ウルツ型結晶構造を有し、30℃において、弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下であるGaN単結晶体)を成長させることができる。
本実施形態の製造方法におけるGaN単結晶の成長の詳細なメカニズムは不明であるが、結晶成長容器110内に配置されたソースボート105の温度を980℃以上1040℃以下とし下地基板11および石英部材109の温度を1130℃より大きく1150℃以下とすることにより、石英部材109中の石英組成成分物質(石英を組成する成分物質をいい、Si、O、その他の不純物を含む。以下同じ。)が下地基板11上に成長するGaN単結晶体10に適量混入するため、30℃において弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下の適度の弾性を有するGaN単結晶体が得られるものと考えている。
図2を参照して、本実施形態の製造方法に用いられるGaN単結晶体の製造装置は、特に制限はなく、たとえば、HVPE(ハイドライド気相成長)装置100であって、第1ガスボンベ101と、第2ガスボンベ102と、第1ガス入口103と、第2ガス入口104と、ソースボート105と、ヒータ106と、排気口107と、サセプタ108と、石英部材109で形成されている支持台と、結晶成長容器110と、局所加熱ヒータ115と、排ガス処理装置120とを備えている。
HVPE装置100は、たとえば横型反応炉としている。第1ガスは、たとえばNH3(アンモニア)ガスとし、第1ガスボンベ101にはNH3ガスが充填されている。第2ガスは、たとえばHCl(塩化水素)ガスとし、第2ガスボンベ102には、たとえばHClガスが充填されている。ソースボート105は、たとえば金属Ga(ガリウム)が充填されている。ヒータ106は、結晶成長容器110の内部を加熱する能力を有し、GaN結晶の成長時の温度を制御する。排気口107は、反応後のガス(排ガス)を外部に排出するための部材である。排ガス処理装置120は、反応により生じた排ガスを除害する。
支持台を形成している石英部材109は、サセプタ108および下地基板11を支持する。かかる支持台(石英部材109)の面積はサセプタ108の面積よりも大きいことが好ましい。たとえば、2インチの径の主面10mを有するGaN単結晶基板(板状のGaN単結晶体10)を製造する場合には、支持台の主面は4インチ以上であることが好ましい。サセプタ108は、支持台(石英部材109)上に配置され、下地基板11を保持する。サセプタ108はたとえばカーボンなどよりなる。
また、HVPE装置100は、結晶成長容器110の内部に局所加熱ヒータ115を備えていることが好ましい。局所加熱ヒータ115は、たとえば抵抗加熱ヒータを用いることができ、サセプタ108と石英部材109で形成されている支持台との間に配置することができる。
なお、HVPE装置100は、第1ガスおよび第2ガスのキャリアガスとしてH2(水素)ガス、N2(窒素)ガス、Ar(アルゴン)ガス、He(ヘリウム)ガスなどのキャリアガスが充填されているキャリアガスボンベ(図示せず)を備えていることが好ましい。キャリアガスは、第1ガス入口103および第2ガス入口104から第1ガスおよび第2ガスとともに下地基板11に供給される。
続いて、図2および図4を参照して、本実施形態におけるGaN単結晶体10の製造方法について説明する。本実施形態では、上述したHVPE装置100を用いてGaN単結晶体10を製造している。
まず、図2および図4に示すように、結晶成長容器110内に、Ga原料を供給するソースボート105と下地基板11と石英部材109とを配置する(工程S11)。結晶成長容器110内における下地基板11および石英部材109の配置は、下地基板11上にGaN単結晶体10を成長させる際に、加熱された石英部材から石英組成成分物質がGaN単結晶体10中に混入するように配置されていれば特に制限はなく、図2のHVPE装置においては、支持台自体が石英部材109である。すなわち、下地基板11はサセプタ108で保持され、サセプタ108は石英部材109で形成されている支持台によって保持されている。
下地基板11は、その上にGaN結晶体を成長させるための基板である。下地基板は、たとえばシリコン(Si)基板、サファイヤ(Al23)基板、炭化シリコン(SiC)基板、ガリウムヒ素(GaAs)基板、GaN基板、および窒化アルミニウム(AlN)基板などを用いることができる。また、下地基板11の主面の面積は3cm2以上であることが好ましく、3cm2を超えることがより好ましい。また、下地基板11の主面は、たとえば2インチ以上の径を有していることが好ましく、2インチを超える径を有していることがより好ましい。
また、下地基板11の主面上に、マスクパターンを形成してもよい。つまり、ELO(Epitaxial Lateral Overgrowth)法、DEEP(Dislocation Elimination by the Epi-growth with Inverted-Pyramidal Pits)法、VAS(Void Assisted Separation)法などを適用してもよい。
結晶成長容器110内に支持台として配置されている石英部材109は、下地基板上に成長させるGaN単結晶体に混入させる石英組成成分物質(石英を組成する成分物質、たとえば、Si、O、およびその他の不純物)を含むものであれば特に制限はないが、GaN単結晶体への意図しない不純物の混入を低減する観点から、石英の純度が高いものが好ましく、たとえば純度が95質量%以上が好ましく、99質量%以上がより好ましい。
次に、下地基板11上にGaN結晶体を成長させる(工程S12)。図2に示すHVPE装置100を用いてHVPE法によりGaN結晶体を成長させる場合には、たとえば以下のように行なう。HVPE法は、結晶成長速度が速いため、成長時間を制御することによって、大きな厚みを有するGaN結晶体を成長させることができる。
HVPE法により結晶成長させる方法は、まず、原料としての金属Gaが充填されたソースボート105および下地基板11を結晶成長容器110内に配置する。ここで、下地基板11は、結晶成長容器110内に配置された石英部材109で形成された支持台上に配置されたサセプタ108上に配置する。次いで、結晶成長容器110の内部を加熱する。そして、第2ガス入口104を開ける。次いで、第2ガス入口104から供給される第2ガスボンベ102に貯蔵されている第2ガスとソースボート105の原料とを反応させて、反応ガスとしてGaCl(塩化ガリウム)を生成する。次いで、第1ガス入口103を開ける。次いで、反応ガスと第1ガス入口103から供給される第1ガスボンベ101に貯蔵されている第1ガスとを下地基板11の表面に当たるように流して(供給して)反応させる。なお、下地基板11に供給されるガスの流れは、常に一定となるように制御することが好ましい。また、ヒータ106および局所加熱ヒータ115により、結晶成長容器110の内部をたとえば800℃以上1200℃以下の温度になるように加熱する。また、排気口107で、反応後のガスを外部に排出する。
工程S12においては、ヒータ106および局所加熱ヒータ115を用いて、ソースボート105の温度を980℃以上1040℃以下にかつ下地基板11および石英部材109の温度を1130℃より高く1150℃以下にすることにより、上述のように、下地基板1上に、ウルツ型結晶構造を有し30℃において弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下であるGaN単結晶体を成長させることができる。ここで、図2のHVPE装置における下地基板11および石英部材109の温度調節には、ヒータ106に比べて局所加熱ヒータ115の温度が大きく影響する。すなわち、下地基板11および石英部材109の温度は、ほぼ局所加熱ヒータの温度に対応する。こうして得られるGaN単結晶体は、結晶成長させる際および結晶成長させた単結晶を基板状などに加工する際、ならびに基板状のGaN単結晶体上に少なくとも1層の半導体層を成長させて半導体デバイスを製造する際に、クラックの発生が抑制される。
また、HVPE法によりGaN単結晶体を成長する場合には、成長異常が発生せず、かつ成長速度を30μm/h以上にすることが好ましい。この場合、安定して厚いGaN単結晶体が成長できる。
また、この工程S12では、加熱温度、導入するガスの量および種類、ソースボート105、下地基板11、サセプタ108、支持台を形成する石英部材109などの結晶成長容器110内の配置といった結晶成長に関する因子を種々変化させて、結晶性および不純物濃度のバラツキを抑制するようにGaN単結晶体を成長する。
また、たとえば高純度の窒素ガス、水素ガス、アルゴンガス、およびヘリウムガスの少なくとも1つを含むキャリアガスを用いることが好ましい。
この工程S12では、GaN単結晶体10の成長方向が<0001>方向または<0001>方向の近傍となるように結晶成長することが好ましい。また、GaN単結晶体10の成長面積が好ましくは3cm2以上、より好ましくは3cm2を超えるように結晶成長する。また、GaN単結晶体10の主面10m(成長面)の径が好ましくは2インチ以上、より好ましくは2インチを超えるように結晶成長する。また、GaN単結晶体の厚みが好ましくは100μm以上、より好ましくは400μm以上になるように結晶成長する。
なお、GaN単結晶体を成長させる方法はHVPE法に限定されず、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相堆積)法、昇華法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などを採用することができる。
次に、ヒータ106および局所加熱ヒータ115による加熱を中止して、ソースボート105、GaN単結晶体10および下地基板11の温度を室温程度まで降下させる。その後、下地基板11上に形成されたGaN単結晶体10を結晶成長容器110から取り出す。
次に、GaN単結晶体10から、少なくとも下地基板11を除去して、板状のGaN単結晶体(以下、GaN単結晶基板ともいう。)を形成する。GaN単結晶体10と下地基板11との界面付近は、結晶性が良好でないことが多い。そのため、GaN単結晶体において結晶性が良好でない部分をさらに除去することにより、GaN単結晶基板を製造することが好ましい。なお、GaN結晶体の厚みが大きい場合には、GaN単結晶体からGaN単結晶基板を切り出してもよい。また、下地基板11がGaN基板の場合には、下地基板11上に成長したGaN単結晶体をGaN単結晶基板としてもよい。以上の工程により、GaN単結晶基板(板状のGaN単結晶体)を形成することができる。
GaN単結晶体10から、少なくとも下地基板11を除去する方法としては、たとえば切断または研削などの方法を用いることができる。なお、切断とは、電着ダイヤモンドホイールの外周刃を持つスライサーやワイヤーソーなどで、GaN単結晶体10から少なくとも下地基板11を機械的に分割(スライス)することをいう。研削とは、ダイヤモンド砥石を持つ研削設備などで、GaN単結晶体10から少なくとも下地基板11を機械的に削り取ることをいう。
GaN単結晶体10から除去される面は、下地基板11の表面に平行な面に限定されず、たとえばその表面に対して任意の傾きを有する面がスライスされてもよい。ここで、<0001>方向に成長させたGaN単結晶体の場合は、大口径のGaN単結晶基板を得る観点から、主面10mは、{0001}面に対して5°以下の角度を有することが好ましい。
また、GaN単結晶基板(板状のGaN単結晶体)の少なくとも一方の主面について、研磨や表面処理などをさらに実施してもよい。研磨する方法および表面処理方法については特に限定されず、任意の方法を採用できる。
次に、上記のようにして得られたGaN単結晶基板(板状のGaN単結晶体)の弾性定数マトリックス[Cij](すなわち、弾性定数C11、C33、C44、C66、C12およびC13)を測定する(工程13)。ここで、GaN単結晶基板の弾性定数マトリックス[Cij]の測定方法は、特に制限はなく、共振超音波スペクトロスコピー(RUS)法、ブリルアンスペクトロスコピー法、表面音波測定法などが挙げられる。ここで、精度の高い測定ができる観点から、RUS法が好ましい。たとえば、RUS法においては、たとえば30℃の雰囲気温度下において、直方体などの規則形状を持つ試料(単結晶体)を2つの圧電振動子で挟み、一方から連続正弦波振動を入力し、他方で変位信号を受信する。ここで、入力周波数をスウィープすると、受信振幅は試料の自由振動の共振周波数においてピークを示す。共振ピークは数多く存在し、個々の共振周波数は試料の密度と寸法および弾性定数に依存する。密度と寸法を測定しておき、測定値に最も近い共振周波数群を与える弾性定数マトリックス[Cij]を逆計算によって求め、全ての弾性定数C11、C33、C44、C66、C12およびC13を算出する。
上記工程S13において測定および算出された30℃における全ての弾性定数C11、C33、C44、C66、C12およびC13の内、30℃において、弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下である場合、または、弾性定数C11が352GPa以上362GPa以下である場合には、クラックの発生が抑制された実施形態1のGaN単結晶体であるGaN単結晶基板が得られる(工程S14)。一方、工程S13において測定および算出された30℃における全ての弾性定数C11、C33、C44、C66、C12およびC13の内、30℃において、弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下でない場合、また、弾性定数C11が352GPa以上362GPa以下でない場合には、得られたGaN単結晶基板(板状のGaN単結晶体)はクラックが発生しやすいため、別の領域に保管または廃棄される。
上述のように、本実施形態のGaN単結晶基板の製造方法において、上記の工程S11〜S14を実施することにより、実施形態1のGaN単結晶体を製造することができる。
(実施形態3)
図3を参照して、本発明の一実施形態である半導体デバイス30は、実施形態1のGaN単結晶体10と、GaN単結晶体10上に形成されている少なくとも1層のIII族窒化物半導体層20と、を含む。本実施形態の半導体デバイス30は、実施形態1のGaN単結晶体10を含んでいるため、クラックの発生が極めて少ない。
図3に示す半導体デバイス30は、具体的には、ショットキーバリアダイオード(SBD)であって、GaN単結晶基板(板状のGaN単結晶体10)と、GaN単結晶基板(板状のGaN単結晶体10)の一方の主面10m上に形成されているAlxInyGa1-x-yN(0≦x、0≦y、x+y≦1)層(III族窒化物半導体層20)と、AlxInyGa1-x-yN層(III族窒化物半導体層20)上に形成されているショットキー電極31と、GaN単結晶基板(板状のGaN単結晶体10)の他方の主面10n上に形成されているオーミック電極32と、を含む。
(実施形態4)
図3および図4を参照して、本発明の一実施形態である半導体デバイス30の製造方法は、実施形態1のGaN単結晶体10を準備する工程S10と、GaN単結晶体10上に少なくとも1層のIII族窒化物半導体層20を形成する工程S20と、を備える。本実施形態の半導体デバイスの製造方法によれば、実施形態1のGaN単結晶体10上に少なくとも1層のIII族窒化物半導体層20を形成するため、半導体デバイスの製造の際のGaN単結晶体10およびIII族窒化物半導体層20のクラックの発生を抑制することができるため、半導体デバイスの歩留まりが高くなる。
図3および図4を参照して、本発明の一実施形態である半導体デバイス30の一例であるショットキーバリアダイオードの製造方法は、以下のとおりである。まず、実施形態1のGaN単結晶体10を準備する(工程S10)。具体的には、実施形態2のGaN単結晶の製造方法において説明した工程S11、S12、S13およびS14により、ウルツ型結晶構造を有し、30℃において弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下であるGaN単結晶基板(板状のGaN単結晶体10)が準備される。
次に、GaN単結晶基板(板状のGaN単結晶体10)の一方の主面10m上に、少なくとも1層のIII族窒化物半導体層20としてAlxInyGa1-x-yN(0≦x、0≦y、x+y≦1)層を形成する(工程S20)。ここで、III族窒化物半導体層20を形成する方法には、特に制限はないが、転位密度の低く結晶性が高いIII族窒化物半導体層をエピタキシャル成長させる観点から、HVPE法、MBE法、MOCVD法、昇華法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などが、好ましく用いられる。
次に、GaN単結晶基板(板状のGaN単結晶体10)においてAlxInyGa1-x-yN層(III族窒化物半導体層20)が形成された主面10mと反対側の主面10n上にオーミック電極32を形成し、AlxInyGa1-x-yN層(III族窒化物半導体層20)上にショットキー電極31を形成する(工程30)。ここで、ショットキー電極31およびオーミック電極32の形成方法は、特に限定されず、たとえば蒸着法などにより形成される。
なお、本実施形態では半導体デバイスとして、SBD(ショットキーバリアダイオード)を例に挙げて説明したが、本発明の半導体装置はSBDに限定されず、LD(Laser Diode:レーザダイオード)、LED(Light Emitting Diode:発光ダイオード)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:電界効果トランジスタ)、JFET(Junction Field-Effect Transistor:接合電界効果トランジスタ)、pnダイオード、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)などの半導体デバイスにも適用することができる。
(実施例1)
1.GaN単結晶体の製造
図3に示すHVPE装置100を用いて、以下のようにしてGaN単結晶基板(板状のGaN単結晶体10)を製造した。詳細には、HVPE装置100の結晶成長容器110内に、Ga原料を供給するソースボート105、下地基板11としてのGaN基板、サセプタ108としてのカーボン板、局所加熱ヒータ115としての抵抗加熱ヒータ、および支持台を形成する石英部材109である石英板を配置した。詳しくは、石英板(石英部材109)上に抵抗加熱ヒータ(局所加熱ヒータ115を配置し、局所加熱ヒータ115上にカーボン板(サセプタ108)を配置し、サセプタ108上に直径2インチ(5.08cm)で厚さ400μmのGaN基板(下地基板11)を配置した(工程S11)。ここで、GaN基板(下地基板11)の主面は(0001)面でありGa原子面であった。
次に、HVPE法により、GaN基板(下地基板11)の上記主面上に、GaN結晶体を成長させた(工程S12)。詳細には、第1原料ガスとして純度99.9999体積%のアンモニアガスを、第2原料ガスとして純度99.9999体積%の塩化水素ガスを、キャリアガスとして純度99.9999体積%の水素ガスおよび純度99.9999体積%の窒素ガスを準備した。ソースボート105に金属Ga(ガリウム)を充填し、結晶成長容器110内に設置した。まず、ヒータ106の温度を980℃、局所加熱ヒータ115を1150℃に上昇させて、結晶成長容器110内部を加熱して、ソースボート105の温度を980℃、下地基板11および石英板(石英部材109)の温度を1150℃にした。ここで、ヒータ106および局所加熱ヒータ115の温度は設定温度であり、下地基板11および石英板(石英部材109)の温度は熱電対により測定した。
次に、第1ガス入口103および第2ガス入口104から、キャリアガスを結晶成長容器110の内部に導入した。第2ガス入口104から供給される第2原料ガスであるHCl(塩化水素)ガスとソースボート105の金属Gaを、Ga+HCl→GaCl+1/2H2のように反応させることにより、GaClガスを生成した。次いで、第1ガス入口104から供給される第1原料ガスであるアンモニアガスと、生成したGaClガスとを、下地基板11の主面11mに当たるようにキャリアガスとともに流した。下地基板11の主面11m上で、GaCl+NH3→GaN+HCl+H2のように反応させて、GaN単結晶体10を成長させた。
次に、成長させたGaN単結晶体10から、(0001)面が主面になるようにスライス加工して板状のGaN単結晶体(GaN単結晶基板)を切り出した。このGaN単結晶基板の両主面を鏡面研磨して、加工変質層を除去した。これにより、2インチ(5.08cm)の直径および400μmの厚さを有する50枚のGaN単結晶基板(板状のGaN単結晶体)を製造した。また、成長させたGaN単結晶体10から、幅2mm×長さ4mm×厚さ2mm(試料の厚さ方向と単結晶のc軸との間のずれ角は0.3°未満)の20個の直方体形状のGaN単結晶試料を切り出し、六つの面を研削研磨加工し、それらの面の平均粗さRaを0.01μm未満とした。ここで、面の平均粗さとは、JIS B0601に規定される算術平均粗さRaをいい、AFM(原子間力顕微鏡)を用いて、10μm×10μmの面内において測定した。
2.GaN単結晶体の評価
2−1.クラック発生率
上記のようにして得られた50枚のGaN単結晶基板(板状のGaN単結晶体)のクラックの発生の有無を以下の方法で確認した。GaN単結晶基板の両主面の表面状態を、白色のスポットライトを照射しながら、目視で観察した。GaN単結晶基板の主面においてクラックが発生している部分では、スポットライトの光が散乱されるので、クラックの有無が判断できる。かかる方法によりで、クラックが確認されたGaN単結晶基板をクラックの発生有りとし、クラックが確認されなかったGaN単結晶基板をクラックの発生無しとした。50枚のGaN単結晶基板の枚数に対するクラックの発生が有ったGaN単結晶基板の枚数の百分率をクラック発生率(%)として算出した。本実施例のGaN単結晶体のクラック発生率は2%であった。結果を表1にまとめた。
2−2.弾性定数の測定
上記のようにして得られた20個のGaN単結晶体試料の弾性定数C11およびC13を30℃の雰囲気温度中でRUS法により測定した。本実施例のGaN単結晶体の30℃における弾性定数C11は348〜354GPa、弾性定数C13は96〜98GPaであった。結果を表1にまとめた。
(実施例2)
1.GaN単結晶体の製造
ソースボートの温度を1020℃としたこと以外は、実施例1と同様にして、GaN単結晶体を製造し、50枚のGaN単結晶基板および20個のGaN単結晶試料を作製した。
2.GaN単結晶体の評価
実施例1と同様にして、クラック発生率および弾性定数を測定した。本実施例のGaN単結晶体のクラック発生率は0%であり、30℃における弾性定数C11は352〜362GPa、弾性定数C13は92〜95GPaであった。結果を表1にまとめた。
(実施例3)
1.GaN単結晶体の製造
ソースボートの温度を1040℃としたこと以外は、実施例1と同様にして、GaN単結晶体を製造し、50枚のGaN単結晶基板および20個のGaN単結晶試料を作製した。
2.GaN単結晶体の評価
実施例1と同様にして、クラック発生率および弾性定数を測定した。本実施例のGaN単結晶体のクラック発生率は4%であり、30℃における弾性定数C11は359〜365GPa、弾性定数C13は90〜92GPaであった。結果を表1にまとめた。
(実施例4)
1.GaN単結晶体の製造
ソースボートの温度を1020℃、下地基板および石英部材の温度を1140℃としたこと以外は、実施例1と同様にして、GaN単結晶体を製造し、50枚のGaN単結晶基板および20個のGaN単結晶試料を作製した。
2.GaN単結晶体の評価
実施例1と同様にして、クラック発生率および弾性定数を測定した。本実施例のGaN単結晶体のクラック発生率は6%であり、30℃における弾性定数C11は352〜362GPa、弾性定数C13は86〜93GPaであった。結果を表1にまとめた。
(比較例1)
1.GaN単結晶体の製造
下地基板および石英部材の温度を1130℃としたこと以外は、実施例1と同様にして、GaN単結晶体を製造し、50枚のGaN単結晶基板および20個のGaN単結晶試料を作製した。
2.GaN単結晶体の評価
実施例1と同様にして、クラック発生率および弾性定数を測定した。本実施例のGaN単結晶体のクラック発生率は24%であり、30℃における弾性定数C11は344〜347GPa、弾性定数C13は99〜100GPaであった。結果を表1にまとめた。
(比較例2)
1.GaN単結晶体の製造
図1のHVPE装置100に対して、支持台を形成する石英部材がなく、サセプタ108および局所加熱ヒータ115に替えて局所加熱ヒータを内蔵したカーボン板のサセプタ208を用いた図5のHVPE装置230を用いたこと、ソースボートの温度を980℃、下地基板の温度を1130℃としたこと以外は、実施例1と同様にして、GaN単結晶体を製造し、50枚のGaN単結晶基板および20個のGaN単結晶試料を作製した。
2.GaN単結晶体の評価
実施例1と同様にして、クラック発生率および弾性定数を測定した。本実施例のGaN単結晶体のクラック発生率は48%であり、30℃における弾性定数C11は342〜345GPa、弾性定数C13は99〜102GPaであった。結果を表1にまとめた。
(比較例3)
1.GaN単結晶体の製造
図1のHVPE装置100に対して、局所加熱ヒータ115がない図6のHVPE装置240を用いたこと、ソースボートの温度を980℃、下地基板の温度を1080℃、石英部材の温度を1080℃としたこと以外は、実施例1と同様にして、GaN単結晶体を製造し、50枚のGaN単結晶基板および20個のGaN単結晶試料を作製した。
2.GaN単結晶体の評価
実施例1と同様にして、クラック発生率および弾性定数を測定した。本実施例のGaN単結晶体のクラック発生率は52%であり、30℃における弾性定数C11は367〜378GPa、弾性定数C13は83〜88GPaであった。結果を表1にまとめた。
Figure 0004957751
表1から明らかなように、結晶成長容器内に、Ga原料を供給するソースボートと下地基板と石英部材とを配置する工程と、気相法により下地基板上にGaN単結晶体を成長させる工程と、を備え、GaN単結晶体を成長させる工程において、ソースボートの温度を980℃以上1040℃以下に保持しかつ下地基板および石英部材の温度を1130℃より大きく1150℃以下に保持することにより、ウルツ型結晶構造を有し、30℃において、弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下であるGaN単結晶体が得られた。かかるGaN単結晶体は、GaN単結晶の成長の際および成長したGaN単結晶を板状に加工する際のクラック発生率が0〜4%と極めて低かった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
10 GaN単結晶体、10m,10n,11m 主面、11 下地基板、20 III族窒化物半導体層、30 半導体デバイス、31 ショットキー電極、32 オーミック電極、100,230,240 HVPE装置、101 第1ガスボンベ、102 第2ガスボンベ、103 第1ガス入口、104 第2ガス入口、105 ソースボート、106 ヒータ、107 排気口、108,208 サセプタ、109 石英部材、110 結晶成長容器、115 局所加熱ヒータ、120 排ガス処理装置。

Claims (6)

  1. ウルツ型結晶構造を有し、30℃において、弾性定数C11が348GPa以上365GPa以下かつ弾性定数C13が90GPa以上98GPa以下、または、弾性定数C11が352GPa以上362GPa以下かつ弾性定数C 13 が86GPa以上93GPa以下、であるGaN単結晶体。
  2. 抵抗率が1×103Ω・cm以下である請求項1に記載のGaN単結晶体。
  3. 自立基板である請求項1または請求項2に記載のGaN単結晶体。
  4. 結晶成長容器内に、Ga原料を供給するソースボートと下地基板と石英部材とを配置する工程と、
    気相法により前記下地基板上にGaN単結晶体を成長させる工程と、を備え、
    前記GaN単結晶体を成長させる工程において、前記ソースボートの温度を980℃以上1040℃以下に保持しかつ前記下地基板および前記石英部材の温度を1130℃より大きく1150℃以下に保持するGaN単結晶体の製造方法。
  5. 請求項1のGaN単結晶体と、前記GaN単結晶体上に形成されている少なくとも1層のIII族窒化物半導体層と、を含む半導体デバイス。
  6. 請求項1のGaN単結晶体を準備する工程と、
    前記GaN単結晶体上に少なくとも1層のIII族窒化物半導体層を形成する工程と、を備える半導体デバイスの製造方法。
JP2009139304A 2009-06-10 2009-06-10 GaN単結晶体およびその製造方法、ならびに半導体デバイスおよびその製造方法 Active JP4957751B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009139304A JP4957751B2 (ja) 2009-06-10 2009-06-10 GaN単結晶体およびその製造方法、ならびに半導体デバイスおよびその製造方法
US12/797,617 US8294245B2 (en) 2009-06-10 2010-06-10 GaN single-crystal mass and method of its manufacture, and semiconductor device and method of its manufacture
CN201010202934.5A CN101922045B (zh) 2009-06-10 2010-06-10 GaN单结晶体及其制造方法和半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009139304A JP4957751B2 (ja) 2009-06-10 2009-06-10 GaN単結晶体およびその製造方法、ならびに半導体デバイスおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012061574A Division JP5440636B2 (ja) 2012-03-19 2012-03-19 GaN単結晶体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010287673A JP2010287673A (ja) 2010-12-24
JP4957751B2 true JP4957751B2 (ja) 2012-06-20

Family

ID=43305655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009139304A Active JP4957751B2 (ja) 2009-06-10 2009-06-10 GaN単結晶体およびその製造方法、ならびに半導体デバイスおよびその製造方法

Country Status (3)

Country Link
US (1) US8294245B2 (ja)
JP (1) JP4957751B2 (ja)
CN (1) CN101922045B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126641A (ja) * 2012-03-19 2012-07-05 Sumitomo Electric Ind Ltd GaN単結晶体およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273048A (ja) * 1994-03-31 1995-10-20 Mitsubishi Cable Ind Ltd 化合物半導体単結晶の製造方法、該化合物半導体の単結晶および単結晶基板の製造方法
JP4333092B2 (ja) * 2002-07-12 2009-09-16 日立電線株式会社 窒化物半導体の製造方法
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
JP4781028B2 (ja) * 2004-07-21 2011-09-28 昭和電工株式会社 Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子の製造方法
US7663295B2 (en) * 2005-12-15 2010-02-16 Imec Method and system for measuring physical parameters with a piezoelectric bimorph cantilever in a gaseous or liquid environment
JP4788397B2 (ja) * 2006-02-27 2011-10-05 住友電気工業株式会社 Iii族窒化物結晶の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126641A (ja) * 2012-03-19 2012-07-05 Sumitomo Electric Ind Ltd GaN単結晶体およびその製造方法

Also Published As

Publication number Publication date
JP2010287673A (ja) 2010-12-24
CN101922045A (zh) 2010-12-22
US8294245B2 (en) 2012-10-23
CN101922045B (zh) 2014-10-15
US20100314625A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5788433B2 (ja) 半極性窒化ガリウムブールの大規模アモノサーマル製造のためのプロセス
JP5018423B2 (ja) Iii族窒化物半導体結晶基板および半導体デバイス
EP2063458A2 (en) Group III nitride semiconductor crystal growing method, group III nitride semiconductor crystal substrate fabrication method, and group III nitride semiconductor crystal substrate
EP1624095A2 (en) Nitride semiconductor single-crystal substrate and method of its synthesis
JP2013060366A (ja) 最初のiii族−窒化物種晶からの熱アンモニア成長による改善された結晶性のiii族−窒化物結晶を生成するための方法
WO2010007867A1 (ja) Iii族窒化物結晶の製造方法およびiii族窒化物結晶
JP2008133151A (ja) 結晶成長方法、結晶基板、および半導体デバイス
KR101467579B1 (ko) Iii족 질화물 반도체 결정의 성장 방법, iii족 질화물 반도체 결정 기판의 제조 방법 및 iii족 질화물 반도체 결정 기판
JP4395609B2 (ja) 窒化ガリウム系材料からなる基板
KR20090012091A (ko) 질화갈륨 결정의 성장 방법, 질화갈륨 결정 기판, 에피택셜웨이퍼의 제조 방법 및 에피택셜 웨이퍼
JP2013203653A (ja) Iii族窒化物結晶の製造方法、iii族窒化物結晶およびiii族窒化物結晶基板
JP5440636B2 (ja) GaN単結晶体およびその製造方法
US7670856B2 (en) Nitride semiconductor substrate and method of making same
JP4957751B2 (ja) GaN単結晶体およびその製造方法、ならびに半導体デバイスおよびその製造方法
JP2005343722A (ja) AlN結晶の成長方法、AlN結晶基板および半導体デバイス
JP5023834B2 (ja) 半導体結晶の成長方法
JP2008230868A (ja) 窒化ガリウム結晶の成長方法および窒化ガリウム結晶基板
JP4595592B2 (ja) 単結晶成長方法
JP5440546B2 (ja) 結晶成長方法
JP5110117B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
JP2013199412A (ja) Iii族窒化物半導体結晶の製造方法
JP2013227208A (ja) Iii族窒化物結晶およびiii族窒化物結晶基板
JP2021109813A (ja) 窒化物結晶基板の製造方法、窒化物結晶基板および積層構造体
TW201029046A (en) Gallium nitride substrate, method for manufacturing gallium nitride substrate and semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4957751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250