CN101369247B - 创建存储器缺陷映射表并使用该映射表优化性能的方法 - Google Patents
创建存储器缺陷映射表并使用该映射表优化性能的方法 Download PDFInfo
- Publication number
- CN101369247B CN101369247B CN200810210500.2A CN200810210500A CN101369247B CN 101369247 B CN101369247 B CN 101369247B CN 200810210500 A CN200810210500 A CN 200810210500A CN 101369247 B CN101369247 B CN 101369247B
- Authority
- CN
- China
- Prior art keywords
- memory
- defect map
- address
- test
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 196
- 230000007547 defect Effects 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000012360 testing method Methods 0.000 claims description 48
- 230000002950 deficient Effects 0.000 claims description 44
- 238000003860 storage Methods 0.000 claims description 33
- 238000001514 detection method Methods 0.000 claims description 9
- 230000009977 dual effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 description 19
- 238000013507 mapping Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1208—Error catch memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种用于存储存储器缺陷映射表的方法,其中在制造时对存储组件进行缺陷测试,并且所检测到的任何存储器缺陷均被存储到存储器缺陷映射表中并且被用来优化系统的性能。随着在操作过程中检测到新的存储器缺陷,所述存储器缺陷映射表被更新并且系统的重映射资源被优化。
Description
技术领域
本公开主要涉及计算机系统和信息处理系统,并且尤其涉及一种用于创建由计算机系统或者信息处理系统来管理其使用的存储器映射表的系统和方法。
背景技术
随着信息的价值和效用不断地增加,个人和企业均在寻求其它的处理和存储信息的方法。对于这些用户而言,一个可用的选择就是信息处理系统。信息处理系统通常处理、汇集、存储和/或传输用于商业、个人或者其他目的的信息和数据,从而使用户可以利用信息的价值。由于不同的用户或应用之间存在不同的技术、信息处理需要和需求,因此信息处理系统可能在所处理的信息类型;处理信息的方法;处理、存储或传输信息的方法;所处理、存储或传输的信息量;以及处理、存储或传输信息的速度和效率方面存在变化。信息处理系统中的变化允许信息处理系统是通用的、或是针对特定用户或者诸如财务交易处理、航班订票、企业数据存储或者全球通信等特定用途而配置。另外,信息处理系统可以包含或包括多种被配置为处理、存储和传输信息的软硬组件,并且可以包含一个或者多个计算机系统、数据存储系统和网络系统。
计算系统通常将包括某些类型的临时信息存储介质,例如随机存取存储器。在最新的计算机中,信息处理系统所包含的存储量可以是十亿字节量级的。随着存储器大小的增大,部分存储器存在制造缺陷或者随时间流逝而变得存在缺陷的可能性也在增大。如果放任不理,不管缺陷存储区域的大小,缺陷存储区域的存在可能导致信息处理系统出现故障。这样的故障能够引起信息处理系统的当前操作的突然中断,从而导致重要数据的丢失。另外,缺陷存储器的存在可以阻止信息处理系统的完全启动。
随着计算系统不断地发展和计算机技术的进步,CPU和存储器之间的操作关系变得更加重要。现代系统的许多属性(特别是多核处理器和虚拟化的全面引入)导致了不断增长的内存占用量。因此,不仅系统存储器逐渐变成整体解决方案成本的相当大的部分,而且存储器中的错误行为的影响会对计算系统的相关更新换代费用起到更加不良的作用。
发明内容
根据本发明的公开内容,公开了一种用于存储存储器缺陷映射表的方法,其中在制造时针对缺陷来对存储组件进行测试,而且所检测到的所有存储器缺陷均被存储到存储器缺陷映射表中且被用来优化系统性能。随着操作过程检测到新的存储器缺陷,所述存储器缺陷映射表会被更新并且系统的重映射资源会被优化。
本发明的技术优点在于其通过在不损害系统性能的情况下允许具有已知存储器缺陷的存储组件的使用,大幅减小了信息处理系统的成本。非易失性存储器缺陷映射表的使用使得信息处理系统能够利用存储组件而并不引起崩溃。此外,由于存储器缺陷映射表与存储组件相结合,从而存储组件可以在保留所有缺陷信息的同时从一个系统移到另一个系统。随着系统存储器逐渐成为了整个解决方案成本的相当大的部分,所述改进之处的重要性也得到了扩大。
本发明的另一个技术优点在于其能够不管系统存储器中的较小的缺陷而使系统保持正常工作。通过最小化错误的存储器行为带来的影响,与本发明一致的系统和方法可以大幅减小信息处理系统的相关更新换代费用。本公开的另一优点在于其减少了在将存储器缺陷信息传递给信息处理系统之前进行任何重要的测试和表征的需要。通过阅读以下说明书、权利要求书和附图,其他技术优点对本领域技术人员而言将显而易见。
附图说明
通过参考以下结合附图的描述,可以获得对本实施方式及其优点的更加透彻的理解,附图中,相同的参考数字表示相似的特征,其中:
图1是示例性的信息处理系统的组件的框图;
图2是通过存储器映射方法映射的存储器;
图3是包括一些缺陷区域的存储空间;
图4是具有与其相关联的电可擦除可编程只读存储器的双列直插式存储模块;
图5是用于使用存储器缺陷映射表以避免对已知具有缺陷的存储位置执行存储器测试的第一方法的流程图;
图6是用于使用存储器缺陷映射表以避免对已知具有缺陷的存储位置执行存储器测试的第二方法的流程图;
图7是信息处理系统的存储器重映射资源的框图;
图8是用于更新存储器缺陷映射表和使用所存储的存储器缺陷映射表来释放系统的存储器重映射资源的方法的流程图。
具体实施方式
针对本公开的目的,信息处理系统可以包括任何可操作的手段或者手段的集合,所述手段用于计算、分类、处理、发送、接收、获取、创建、交换、存储、显示、显现、检测、记录、复制、操作、或者利用任何形式的用于商业、科学、控制或者其他目的的信息、情报或者数据。例如,信息处理系统可以为个人计算机、网络存储设备或者其他合适的设备,并且可以在大小、形状、性能、功能和价格上有所不同。所述信息处理系统可以包括随机存取存储器(RAM)、一个或者多个诸如中央处理单元(CPU)或者硬件或软件控制逻辑的处理资源、ROM、和/或其他类型的非易失性存储器。所述信息处理系统的附加组件可以包括一个或者多个磁盘驱动器、一个或者多个用于与外部设备进行通信的网络端口、以及各种输入和输出(I/O)设备,例如键盘、鼠标和视频显示器。所述信息处理系统还可以包括一个或者多个用于在所述各种硬件组件之间发送通信信息的总线。
图1所示是一般的信息处理系统的框图。所述一般的信息处理系统5的处理器或CPU 100通信连接到存储器控制中心或北桥102。存储器控制中心102连接到存储器104和图形处理单元106.存储器控制中心102还连接到I/O控制中心或南桥108。I/O中心108连接到计算机系统的存储元件,该存储元件包括诸如用于计算系统的基本输入/输出系统(BIOS)的快闪ROM的存储元件110和计算机系统的硬盘驱动器112。I/O中心108还可以连接到超级I/O芯片114,该芯片114自身连接到计算机系统的许多I/O端口,包括键盘116、鼠标118和并行端口120。
图2显示了通过E820调用或者类似的存储器映射方式被映射的存储器示意图。信息处理系统可以包括多个能够被用作存储器的不同组件,包括双列直插式存储模块(DIMM)200和PCI设备202,例如独立显卡。在BIOS初始化期间检查这些设备,并在E820调用期间被映射以确定系统可访问的存储器的位置。从最低可能地址204开始,所述E820调用反复的访问可能包含存储器的位置。随着系统可访问的存储器(包括DIMM 200)被确定,E820调用创建这些存储器的映射表,但可能从该映射表中排除那些被指明为不可用的存储器部分。存储器映射表然后被OS所使用,该OS仅访问被所述E820调用映射为可用的存储器。
图3显示了具有一些缺陷区域304、308、312的示例性存储空间300。该示例性存储空间可以为DIMM的部分,或者能够被用作存储器的其他组件。进一步讲,如果这些缺陷区域在制造存储组件时就存在,与缺陷存储区域的位置相关的信息在制造期间就被存储。具体而言,存储组件在制造时就被测试并且任何与缺陷存储区的位置相关的信息均被存储在非易失性存储设备中。通过参见图4,可获得对依据本发明实施方式的方法的更好的理解。
图4显示了传统DIMM 400中的存储元件的框图。最新的DIMM 400包括RAM 402和一些电可擦除可编程只读存储器(EEPROM)404。EEPROM404可以存储串行存在检查(SPD)信息,该信息包括涉及大小、速度、电需求和其他有关RAM 402的信息的数据。JEDEC固态技术协会的标准指明SPD信息被存储在EEPROM 404的较低的128字节406中,然而许多最新的DIMM 400中的EEPROM 404包括并非用于SPD信息的附加部分408。
每个存储组件均在制造过程中或者在被制造之后被测试,并且所有的存储器缺陷信息均被存储在非易失性存储器中。在一个实施方式中,所述非易失性存储器本身就是存储组件的一部分。在参考图4描述的示例性实施方式中,EEPROM 404的未使用部分408被用来存储有关RAM 402中的与缺陷存储器的位置有关的信息。具体而言,当存储单元被识别为具有缺陷或者系统被确定为不该被允许对该单元进行访问,包含该问题存储单元的存储块被识别并且其地址被存储在EEPROM 404的未使用部分408。缺陷存储位置的集合称为存储器缺陷映射表。
所述存储器缺陷映射表没有必要被存储在用于SPD的片内EEPROM404中。相反地,任何形式的非易失性存储器均可被用来存储所述映射表。标准的EEPROM 404的优点在于已经被广泛实施并且至少可部分用于所述映射表的存储。存储器映射表最好能被存储在DIMM自身上,因为这样的好处在于例如当DIMM被从一个系统移到另一个系统时,所述映射表可以与其映射的DIMM一起被保留。一旦DIMM或者其他存储组件被配到特定系统,存储在DIMM自身上的存储器缺陷信息不但可被获取,并且所述系统还可以将该存储器缺陷信息作为其存储器分配方案的一部分来使用。
所述存储器缺陷信息或者存储器缺陷映射表是其中每个项都对应于存储组件上物理地址的一块区域的映射表。例如,其中存储组件是DIMM,这些区域由分摊到所述映射表中的每一项的DIMM容量来定义。因此,被指定的具有缺陷的存储块的大小等于DIMM容量除以所述缺陷映射表中的比特数。通过受益于本公开,本领域技术人员可以理解,所述存储器缺陷映射表并不限于如此处所公开的在制造过程期间存储到存储组件上的信息。例如,可以通过完备的基于软件的存储器测试或者某种外部测试机制来获取缺陷信息。所存储的存储器缺陷映射表可被用来以多种方式优化系统性能。
在一个示例性实施方式中,所述存储器缺陷映射表可以被用作避免后续存储器测试中断的工具。存储器测试通常由信息处理系统执行。例如,BIOS可以运行对存储组件的板上测试。一般地,所述存储器测试还可以分析存储组件中的已知存在缺陷的区域。根据缺陷区域中的缺陷的严重性,缺陷区域分析可能中断测试,并且可能破坏测试行为。在一个示例性实施方式中,所存储的存储器缺陷映射表可被用来避免对已经已知具有缺陷的区域进行多余的测试。
图5描述了使用所存储的存储器缺陷映射表来避免对缺陷存储区域进行存储器测试的第一方法。在该实施方式中,将目标存储器测试地址与缺陷存储区信息进行比较,如果发现该目标存储器测试地址为一个已知的缺陷存储位置,则随后跳过对该缺陷区域中的每个地址的测试,并且目标测试地址增大直到获得没有被包含在所述缺陷区域的地址。首先,在步骤500,获取用于进行存储器测试的初始目标地址。在步骤502,将所述初始目标地址与存储在存储器缺陷映射表中的信息进行比较。接着,在步骤504,使用所存储的存储器缺陷映射表来判断所述初始目标地址是否是对应于已知的缺陷存储位置的地址。如果在所述存储器缺陷映射表中找到目标地址,则不在所获取的目标地址上执行存储器测试,并且过程跳到步骤510。
如果所述目标地址不位于所述存储器缺陷映射表中,则在步骤506,执行存储器测试以判断所述目标地址是否仍然包含缺陷存储位置。通过受益于本公开,本领域技术人员可以理解,可以执行大量不同的测试以判断目标位置是否是缺陷存储空间。
在步骤508,使用所述存储器测试的结果来确定所述目标地址是否对应于缺陷存储位置。如果目标地址没有缺陷,则过程将继续到步骤510,在该步骤中判断是否存在其他将被测试的存储位置。如果过程未在512处终止并且存在其他将被测试的存储器位置,则在步骤514获取下一个将被测试的地址。相反,如果目标地址是有缺陷的,则在步骤516更新存储器缺陷映射表,并且在搜索其他将被测试地址之前,将目标地址加入到对应于缺陷存储位置的地址列表中。
图6描述了使用所存储的存储器缺陷映射表来避免对已知具有缺陷的存储区域进行存储器测试的第二方法。在该实施方式中,一旦遇到缺陷存储位置的地址,则增大测试目标地址以反映出所述缺陷存储器区域之外的第一可用地址。首先,在步骤600,获取初始测试目标地址。在步骤602,将所获得的目标地址与存储器缺陷映射表进行比较。接着,在步骤604,判断所获取的目标地址是否在所述存储器缺陷映射表中被列为具有缺陷。如果所获取的目标地址匹配存储器缺陷映射表中的项,则在步骤606,增大该目标地址。反复执行直到获得了未列于存储器缺陷映射表中的第一可用地址。
然后所述未列于存储器缺陷映射表中的第一可用地址在步骤608经历存储器测试。接着,在步骤610,判断是否所述测试指出所获取的目标地址对应于缺陷存储位置。如果是,则在步骤612,将所述目标地址添加到存储器缺陷映射表中。所述过程然后继续到步骤614,在该步骤中判断是否存在其他应当经历存储器测试的存储器位置。如果是,则在步骤616获取下一个目标地址,并且所述过程重复进行。一旦不存在仍需被测试的存储位置,所述过程将最终终止于步骤618。
现在参见图7,信息处理系统的存储器映射资源的框图被一般的表示为参考数字700。存储组件702被连接到地址重映射单元704。该地址重映射单元704接着连接到存储器管理单元(MMU)706和热后备(hot spare)708。所述MMU为负责处理CPU所请求的对存储器的访问的硬件组件。热后备708为额外的未使用的存储空间,可在出现的缺陷使得存储组件702的一部分变得不可靠时作为常规存储器的替代物使用。按照惯例,当存储组件702的一部分710引起缺陷存储器事件时,地址重映射单元704从存储器映射表“标出”或者移除缺陷部分710,并且在存储器映射表中将备用存储器708的部分替换到其位置。存储组件的缺陷部分710中存在的信息然后被校正并且复制到备用存储器708中,从而防止了数据丢失。一旦发生重映射,任何后续的用于访问所述缺陷存储器部分710的请求都被重新定位到所述备用存储器708。在依据现有技术的信息处理系统中,每当系统被重置时,所述重映射过程被重复执行。
图8描述了根据本发明实施方式的用于更新存储器缺陷映射表并且使用所存储的存储器缺陷映射表来释放系统的存储器重映射资源的方法。如上所述,根据本发明的实施方式,与在制造过程中所检测的任何缺陷存储位置相关的信息可被作为存储器缺陷映射表存储在存储组件自身上,或者存储在连接到存储组件的非易失性存储部件之上。如图8中所描述,首先,在步骤800,地址重映射单元704使用现存的存储器缺陷映射表来标示出任何已知的缺陷存储位置。一旦在信息处理系统的工作期间发生存储器缺陷事件,则在步骤802检测存储器缺陷事件的发生。在步骤804,地址重映射单元704使用备用存储器来补偿所述缺陷存储位置。具体而言,用所述备用存储器708的部分替换所述缺陷存储位置710,并且该缺陷存储位置的数据被复制到所替换的备用存储位置。缺陷存储位置710然后被标出,并且任何对该缺陷存储位置70的访问均被重新定位到所述替换的备用存储位置708。
另外,在步骤806,缺陷存储器映射表被更新,并且引起存储器缺陷事件的特定缺陷存储位置也被添加到已存在的存储器缺陷映射表中。在系统重置808之后,在810,所述备用存储器被清理,过程回到步骤800,同时地址重映射单元704标示出已存在的存储器缺陷映射表所指出的任何缺陷存储位置。因此,存储器缺陷映射表会随着新的存储器缺陷事件发生而被不断地被更新。由于标示出了缺陷存储区信息,所以系统忽略任何已知为具有缺陷的存储位置。从而,用于重映射已知为具有缺陷的存储位置的重映射资源不再有风险,并且可以在出现新的错误时被释放并重新使用。由于存储器缺陷映射表被不断地更新而且任何出现的存储器缺陷位置均被不断地添加到存储器缺陷映射表中,对系统的重映射资源的需求将被最小化。
Claims (18)
1.一种用于存储并使用存储器缺陷映射表以释放在工作的信息处理系统的存储器再映射资源的方法,该方法包括:
在信息处理系统工作的同时,针对缺陷存储位置来测试存储组件;
其中所述测试在制造所述存储组件时被执行;以及
将存储器缺陷信息存储在存储器缺陷映射表中,其中所述存储器缺陷信息基于所述缺陷存储位置;
获取第一目标测试地址;以及
判断所述第一目标测试地址是否被包括在对应于所述存储组件的所述存储器缺陷映射表中,其中如果判断所述第一目标测试地址被包含在所述存储器缺陷映射表中则所述第一目标测试地址被增大以获得第二目标测试地址;以及
当在所述信息处理系统的工作期间发生存储器缺陷事件时,从存储器缺陷映射表移除由所述存储器缺陷信息所指示的缺陷部分,并在所述存储器映射表中,在所述缺陷部分的位置处用空闲的存储器部分替换。
2.根据权利要求1所述的方法,其中所述存储器缺陷映射表被存储在所述存储组件中。
3.根据权利要求1所述的方法,其中所述存储组件为双列直插式存储模块。
4.根据权利要求3所述的方法,其中所述存储器缺陷映射表被存储在对应于所述双列直插式存储模块的电可擦除可编程只读存储器中。
5.根据权利要求1所述的方法,其中所述存储器缺陷映射表被存储在非易失性存储部件中。
6.根据权利要求5所述的方法,其中所述非易失性存储部件被连接到所述存储组件。
7.根据权利要求1所述的方法,其中所述存储器缺陷映射表能随着所述存储组件从第一信息处理系统转移到第二信息处理系统。
8.根据权利要求1所述的方法,该方法进一步包括:
如果所述第一目标测试地址不包含缺陷存储位置,则对所述第一目标测试地址执行存储器测试。
9.根据权利要求1所述的方法,该方法进一步包括:
当存储器缺陷事件发生时,更新所述存储器缺陷映射表;以及
通过所述存储器缺陷映射表来标出被指明为具有缺陷的存储位置。
10.一种用于对在工作的信息处理系统的存储组件的存储器测试进行优化的方法,该方法包括:
获取第一目标测试地址;
判断所述第一目标测试地址是否被包含在对应于所述存储组件的存储器缺陷映射表中,其中如果判断所述第一目标测试地址被包含在所述存储器缺陷映射表中则所述第一目标测试地址被增大以获得第二目标测试地址;
如果所述第一目标测试地址没有被包含在所述存储器缺陷映射表中,则对所述第一目标测试地址执行存储器测试;以及
当在所述信息处理系统的所述工作期间发生存储器缺陷事件时,从存储器缺陷映射表移除由存储器缺陷信息所指示的缺陷部分,并在所述存储器映射表中,在所述缺陷部分的位置处用空闲的存储器部分替换。
11.根据权利要求10所述的方法,其中所述存储器缺陷映射表在制造时被存储在所述存储组件上。
12.根据权利要求11所述的方法,其中所述存储组件为双列直插式存储模块。
13.根据权利要求12所述的方法,其中所述存储器缺陷映射表被存储在对应于所述双列直插式存储模块的电可擦除可编程只读存储器中。
14.根据权利要求10所述的方法,该方法进一步包括:
如果所述第二目标测试地址没有被包含在所述存储器缺陷映射表中,则对所述第二目标测试地址执行所述测试。
15.根据权利要求10所述的方法,其中如果所述目标测试地址在所述存储器缺陷映射表中,则反复增大所述目标测试地址以获得未被包含在所述存储器缺陷映射表中的第一目标测试地址。
16.根据权利要求15所述的方法,该方法进一步包括对所述第一目标测试地址执行所述存储器测试。
17.根据权利要求10所述的方法,该方法进一步包括如果经过所述存储器测试的所述目标测试地址包含缺陷存储,则更新所述存储器缺陷映射表。
18.根据权利要求10所述的方法,其中所述存储器缺陷映射表被存储在非易失性存储部件中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/838,585 US7949913B2 (en) | 2007-08-14 | 2007-08-14 | Method for creating a memory defect map and optimizing performance using the memory defect map |
US11/838,585 | 2007-08-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101369247A CN101369247A (zh) | 2009-02-18 |
CN101369247B true CN101369247B (zh) | 2013-06-05 |
Family
ID=40196686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810210500.2A Active CN101369247B (zh) | 2007-08-14 | 2008-08-13 | 创建存储器缺陷映射表并使用该映射表优化性能的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7949913B2 (zh) |
EP (1) | EP2026356B1 (zh) |
CN (1) | CN101369247B (zh) |
SG (1) | SG150449A1 (zh) |
TW (1) | TWI370455B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11734393B2 (en) | 2004-09-20 | 2023-08-22 | Warner Bros. Entertainment Inc. | Content distribution with renewable content protection |
US20060064386A1 (en) * | 2004-09-20 | 2006-03-23 | Aaron Marking | Media on demand via peering |
US8140890B2 (en) * | 2009-12-29 | 2012-03-20 | International Business Machines Corporation | Relocating bad block relocation (BBR) directory upon encountering physical media defect on a disk |
TWI459393B (zh) * | 2011-01-19 | 2014-11-01 | Phison Electronics Corp | 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置 |
US8745323B2 (en) | 2011-09-01 | 2014-06-03 | Dell Products L.P. | System and method for controller independent faulty memory replacement |
US8724408B2 (en) | 2011-11-29 | 2014-05-13 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing and assembling memory modules |
US8904228B2 (en) | 2011-12-07 | 2014-12-02 | Dell Products L.P. | Methods and systems for repairing memory |
US9117552B2 (en) * | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
KR101987426B1 (ko) * | 2012-09-07 | 2019-09-30 | 삼성전자주식회사 | 불휘발성 메모리 모듈, 불휘발성 메모리 모듈을 포함하는 메모리 시스템, 그리고 불휘발성 메모리 모듈의 제어 방법 |
US8937845B2 (en) * | 2012-10-31 | 2015-01-20 | Freescale Semiconductor, Inc. | Memory device redundancy management system |
CN104111895A (zh) * | 2014-07-25 | 2014-10-22 | 记忆科技(深圳)有限公司 | 一种利用dram不良品的方法 |
CN106548809A (zh) | 2015-09-22 | 2017-03-29 | 飞思卡尔半导体公司 | 处理缺陷非易失性存储器 |
US9928924B2 (en) * | 2015-12-15 | 2018-03-27 | Qualcomm Incorporated | Systems, methods, and computer programs for resolving dram defects |
KR102420897B1 (ko) * | 2016-03-17 | 2022-07-18 | 에스케이하이닉스 주식회사 | 메모리 모듈, 이를 포함하는 메모리 시스템 및 그의 동작 방법 |
CN108735268B (zh) | 2017-04-19 | 2024-01-30 | 恩智浦美国有限公司 | 非易失性存储器修复电路 |
KR20190032793A (ko) * | 2017-09-20 | 2019-03-28 | 에스케이하이닉스 주식회사 | 메모리 모듈 |
US10978028B2 (en) | 2018-09-17 | 2021-04-13 | Apple Inc. | Correction for defective memory of a memory-in-pixel display |
TWI676171B (zh) * | 2018-09-18 | 2019-11-01 | 華邦電子股份有限公司 | 記憶體裝置及其中斷處理方法 |
US11360840B2 (en) | 2020-01-20 | 2022-06-14 | Samsung Electronics Co., Ltd. | Method and apparatus for performing redundancy analysis of a semiconductor device |
Family Cites Families (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4209846A (en) * | 1977-12-02 | 1980-06-24 | Sperry Corporation | Memory error logger which sorts transient errors from solid errors |
US4240143A (en) * | 1978-12-22 | 1980-12-16 | Burroughs Corporation | Hierarchical multi-processor network for memory sharing |
US4426688A (en) * | 1981-08-03 | 1984-01-17 | Ncr Corporation | Memory system having an alternate memory |
US4479214A (en) * | 1982-06-16 | 1984-10-23 | International Business Machines Corporation | System for updating error map of fault tolerant memory |
DE69033262T2 (de) * | 1989-04-13 | 2000-02-24 | Sandisk Corp | EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher |
WO1993000628A1 (en) * | 1991-06-26 | 1993-01-07 | Ast Research, Inc. | Multiprocessor distributed initialization and self-test system |
US5588112A (en) * | 1992-12-30 | 1996-12-24 | Digital Equipment Corporation | DMA controller for memory scrubbing |
DE69421379T2 (de) * | 1994-03-31 | 2000-05-11 | St Microelectronics Inc | Wiederverwendbarer Mehrwegsatz assoziativer Cache-Speicher |
US5539697A (en) * | 1994-08-03 | 1996-07-23 | Bi-Search Corporation | Method and structure for using defective unrepairable semiconductor memory |
DE69421925T2 (de) | 1994-09-30 | 2000-03-16 | St Microelectronics Srl | Speichergerät mit Fehlerdetektion und -korrektur und Verfahren zum Schreiben und Löschen des Speichergeräts |
US5642506A (en) * | 1994-12-14 | 1997-06-24 | International Business Machines Corporation | Method and apparatus for initializing a multiprocessor system |
US5751641A (en) * | 1995-12-27 | 1998-05-12 | Sgs-Thomson Microelectronics, Inc. | Microprocessor memory test circuit and method |
US5764878A (en) * | 1996-02-07 | 1998-06-09 | Lsi Logic Corporation | Built-in self repair system for embedded memories |
US5758056A (en) * | 1996-02-08 | 1998-05-26 | Barr; Robert C. | Memory system having defective address identification and replacement |
US5774647A (en) * | 1996-05-15 | 1998-06-30 | Hewlett-Packard Company | Management of memory modules |
GB9614551D0 (en) | 1996-07-11 | 1996-09-04 | Memory Corp Plc | Memory system |
US6125392A (en) * | 1996-10-11 | 2000-09-26 | Intel Corporation | Method and apparatus for high speed event log data compression within a non-volatile storage area |
US5862314A (en) * | 1996-11-01 | 1999-01-19 | Micron Electronics, Inc. | System and method for remapping defective memory locations |
US5905858A (en) * | 1996-11-01 | 1999-05-18 | Micron Electronics, Inc. | System for method memory error handling |
US5996096A (en) * | 1996-11-15 | 1999-11-30 | International Business Machines Corporation | Dynamic redundancy for random access memory assemblies |
DE69827949T2 (de) | 1997-07-28 | 2005-10-27 | Intergraph Hardware Technologies Co., Las Vegas | Gerät und verfahren um speicherfehler zu erkennen und zu berichten |
US6035432A (en) * | 1997-07-31 | 2000-03-07 | Micron Electronics, Inc. | System for remapping defective memory bit sets |
US6154851A (en) * | 1997-08-05 | 2000-11-28 | Micron Technology, Inc. | Memory repair |
US5986950A (en) * | 1997-10-15 | 1999-11-16 | International Business Machines Corporation | Use of redundant circuits to improve the reliability of an integrated circuit |
TW333648B (en) * | 1997-10-30 | 1998-06-11 | Key Technology Corp | The connection structure and algorithm for flash memory |
GB9805054D0 (en) * | 1998-03-11 | 1998-05-06 | Process Intelligence Limited | Memory test system with buffer memory |
GB9806687D0 (en) | 1998-03-27 | 1998-05-27 | Memory Corp Plc | Memory system |
US6173382B1 (en) * | 1998-04-28 | 2001-01-09 | International Business Machines Corporation | Dynamic configuration of memory module using modified presence detect data |
US6496945B2 (en) * | 1998-06-04 | 2002-12-17 | Compaq Information Technologies Group, L.P. | Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory |
US6324657B1 (en) * | 1998-06-11 | 2001-11-27 | Micron Technology, Inc. | On-clip testing circuit and method for improving testing of integrated circuits |
US6260127B1 (en) * | 1998-07-13 | 2001-07-10 | Compaq Computer Corporation | Method and apparatus for supporting heterogeneous memory in computer systems |
JP4121634B2 (ja) * | 1998-09-21 | 2008-07-23 | 株式会社アドバンテスト | メモリ試験装置 |
JP3266126B2 (ja) * | 1999-01-14 | 2002-03-18 | 日本電気株式会社 | ネットワーク障害情報管理システム及び記憶媒体 |
US7017020B2 (en) * | 1999-07-16 | 2006-03-21 | Broadcom Corporation | Apparatus and method for optimizing access to memory |
US6304989B1 (en) * | 1999-07-21 | 2001-10-16 | Credence Systems Corporation | Built-in spare row and column replacement analysis system for embedded memories |
US6601183B1 (en) * | 1999-09-30 | 2003-07-29 | Silicon Graphics, Inc. | Diagnostic system and method for a highly scalable computing system |
US6536005B1 (en) * | 1999-10-26 | 2003-03-18 | Teradyne, Inc. | High-speed failure capture apparatus and method for automatic test equipment |
US6499120B1 (en) * | 1999-12-30 | 2002-12-24 | Infineon Technologies Richmond, Lp | Usage of redundancy data for displaying failure bit maps for semiconductor devices |
US7111190B2 (en) * | 2001-02-23 | 2006-09-19 | Intel Corporation | Method and apparatus for reconfigurable memory |
US6820224B1 (en) * | 2000-04-04 | 2004-11-16 | Promos Technologies Inc. | Method and system for increasing yield in embedded memory devices |
US7269765B1 (en) | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
US6728907B1 (en) * | 2000-04-14 | 2004-04-27 | Microsoft Corporation | System and method for self-diagnosing system crashes |
JP2002025288A (ja) * | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 半導体集積回路 |
US6990607B2 (en) * | 2000-09-27 | 2006-01-24 | Seagate Technology Llc | System and method for adaptive storage and caching of a defect table |
JP2004525433A (ja) * | 2000-09-28 | 2004-08-19 | シーゲイト テクノロジー エルエルシー | ディスクドライブ用クリティカル事象ログ |
US6622269B1 (en) * | 2000-11-27 | 2003-09-16 | Intel Corporation | Memory fault isolation apparatus and methods |
US7124412B2 (en) * | 2000-12-13 | 2006-10-17 | Intel Corporation | Extensible BIOS error log |
US7162668B2 (en) * | 2001-04-19 | 2007-01-09 | Micron Technology, Inc. | Memory with element redundancy |
US6725336B2 (en) * | 2001-04-20 | 2004-04-20 | Sun Microsystems, Inc. | Dynamically allocated cache memory for a multi-processor unit |
US6760869B2 (en) * | 2001-06-29 | 2004-07-06 | Intel Corporation | Reporting hard disk drive failure |
DE10143680C1 (de) * | 2001-08-30 | 2003-05-08 | Leibniz Inst Fuer Festkoerper | Verfahren zur Herstellung von Metallbändern mit hochgradiger Würfeltextur |
DE10147138B4 (de) * | 2001-09-25 | 2009-01-22 | Qimonda Ag | Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen |
TW567414B (en) * | 2002-01-29 | 2003-12-21 | Admtek Inc | Dynamic built-in-self-skip method for shared memory fault recovery |
JP4268367B2 (ja) * | 2002-03-18 | 2009-05-27 | 博幸 荻野 | 半導体メモリの検査および欠陥救済方法、並びに半導体メモリの検査および欠陥救済回路 |
US7035953B2 (en) | 2002-05-03 | 2006-04-25 | Hewlett-Packard Development Company, L.P. | Computer system architecture with hot pluggable main memory boards |
US6754117B2 (en) * | 2002-08-16 | 2004-06-22 | Micron Technology, Inc. | System and method for self-testing and repair of memory modules |
US20040088614A1 (en) * | 2002-11-01 | 2004-05-06 | Ting-Chin Wu | Management system for defective memory |
US6889305B2 (en) * | 2003-02-14 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Device identification using a memory profile |
US7827375B2 (en) * | 2003-04-30 | 2010-11-02 | International Business Machines Corporation | Defensive heap memory management |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7065630B1 (en) * | 2003-08-27 | 2006-06-20 | Nvidia Corporation | Dynamically creating or removing a physical-to-virtual address mapping in a memory of a peripheral device |
US7346755B2 (en) * | 2003-09-16 | 2008-03-18 | Hewlett-Packard Development, L.P. | Memory quality assurance |
US7444564B2 (en) * | 2003-11-19 | 2008-10-28 | International Business Machines Corporation | Automatic bit fail mapping for embedded memories with clock multipliers |
US7251744B1 (en) | 2004-01-21 | 2007-07-31 | Advanced Micro Devices Inc. | Memory check architecture and method for a multiprocessor computer system |
JP2005234744A (ja) | 2004-02-18 | 2005-09-02 | Nec Corp | マルチプロセッサシステム及び障害処理方法 |
US7246269B1 (en) * | 2004-05-05 | 2007-07-17 | Advanced Micro Devices, Inc. | Efficient memory check architecture and method |
US7123051B1 (en) * | 2004-06-21 | 2006-10-17 | Altera Corporation | Soft core control of dedicated memory interface hardware in a programmable logic device |
US7873776B2 (en) * | 2004-06-30 | 2011-01-18 | Oracle America, Inc. | Multiple-core processor with support for multiple virtual processors |
US7272758B2 (en) * | 2004-08-31 | 2007-09-18 | Micron Technology, Inc. | Defective memory block identification in a memory device |
US8301938B2 (en) * | 2005-03-21 | 2012-10-30 | Hewlett-Packard Development Company, L.P. | Managing memory health |
US20070061637A1 (en) * | 2005-09-12 | 2007-03-15 | Lsi Logic Corporation | Process for conducting high-speed bitmapping of memory cells during production |
US7447955B2 (en) * | 2005-11-30 | 2008-11-04 | Advantest Corporation | Test apparatus and test method |
JP2007172778A (ja) * | 2005-12-26 | 2007-07-05 | Nec Electronics Corp | メモリテスト回路及びメモリテスト方法 |
US7478285B2 (en) * | 2005-12-30 | 2009-01-13 | Silicon Graphics, Inc. | Generation and use of system level defect tables for main memory |
US8121237B2 (en) * | 2006-03-16 | 2012-02-21 | Rambus Inc. | Signaling system with adaptive timing calibration |
US20080229143A1 (en) * | 2006-09-21 | 2008-09-18 | Sony Computer Entertainment Inc. | Management of available circuits to repair defective circuits |
KR20080090664A (ko) * | 2007-04-05 | 2008-10-09 | 삼성전자주식회사 | 포스트 패키지 리페어 제어회로를 구비하는 반도체메모리장치 및 포스트 패키지 리페어 방법 |
-
2007
- 2007-08-14 US US11/838,585 patent/US7949913B2/en active Active
-
2008
- 2008-08-04 SG SG200805821-6A patent/SG150449A1/en unknown
- 2008-08-08 TW TW097130224A patent/TWI370455B/zh active
- 2008-08-13 CN CN200810210500.2A patent/CN101369247B/zh active Active
- 2008-08-14 EP EP08014502.2A patent/EP2026356B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2026356B1 (en) | 2016-07-20 |
SG150449A1 (en) | 2009-03-30 |
EP2026356A2 (en) | 2009-02-18 |
CN101369247A (zh) | 2009-02-18 |
EP2026356A3 (en) | 2009-12-02 |
TW200917262A (en) | 2009-04-16 |
US20090049351A1 (en) | 2009-02-19 |
TWI370455B (en) | 2012-08-11 |
US7949913B2 (en) | 2011-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101369247B (zh) | 创建存储器缺陷映射表并使用该映射表优化性能的方法 | |
CN101369240B (zh) | 用于在信息处理系统中管理存储错误的系统和方法 | |
CN101369246B (zh) | 使用存储器映射函数来映射存储器缺陷的系统和方法 | |
CN101369245B (zh) | 一种实现存储器缺陷映射表的系统和方法 | |
CN1834950B (zh) | 具有活动和非活动执行核心的多核处理器 | |
US9021178B2 (en) | High performance path for command processing | |
CN102317925B (zh) | 存储器系统和控制存储器系统的方法 | |
CN101169760B (zh) | 电子硬盘的存储空间的管理方法 | |
CN101981541A (zh) | 使用闪存和有限功能存储器控制器来引导电子设备 | |
CN103635968A (zh) | 包含存储器系统控制器的设备和相关方法 | |
US8489833B2 (en) | Data backup method for flash memory module and solid state drive | |
CN108959526B (zh) | 日志管理方法以及日志管理装置 | |
US20080140908A1 (en) | Storage system, and method and program for selecting memory region | |
US10725933B2 (en) | Method and apparatus for redirecting memory access commands sent to unusable memory partitions | |
US20190065300A1 (en) | Method of retrieving debugging data in uefi and computer system thereof | |
CN101853692A (zh) | 具闪存测试功能的控制器及其储存系统与测试方法 | |
CN101246429B (zh) | 将闪存模块用作主存储器的电子系统和相关系统引导方法 | |
TWI616807B (zh) | 資料寫入方法以及儲存控制器 | |
CN101727397B (zh) | 区块管理与更换方法、闪存储存系统及其控制器 | |
CN111124294B (zh) | 一种扇区映射信息的管理方法及装置、存储介质和设备 | |
US20080276121A1 (en) | Method and infrastructure for recognition of the resources of a defective hardware unit | |
US7698500B2 (en) | Disk array system, host interface unit, control method for disk array system, and computer program product for disk array system | |
CN108108118B (zh) | 数据写入方法以及存储控制器 | |
JP6677021B2 (ja) | 情報処理装置、情報処理方法、プログラム | |
CN101661432B (zh) | 闪存区块管理方法、闪存储存系统及控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |