CN101359824A - 静电放电防护电路 - Google Patents

静电放电防护电路 Download PDF

Info

Publication number
CN101359824A
CN101359824A CNA2007101398228A CN200710139822A CN101359824A CN 101359824 A CN101359824 A CN 101359824A CN A2007101398228 A CNA2007101398228 A CN A2007101398228A CN 200710139822 A CN200710139822 A CN 200710139822A CN 101359824 A CN101359824 A CN 101359824A
Authority
CN
China
Prior art keywords
mentioned
diode
esd
protection circuit
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101398228A
Other languages
English (en)
Inventor
周业宁
林耿立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CNA2007101398228A priority Critical patent/CN101359824A/zh
Priority to US11/946,011 priority patent/US7599160B2/en
Publication of CN101359824A publication Critical patent/CN101359824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明是关于一种静电放电防护电路，该静电放电防护电路包括：晶体管耦接于节点以及接地端之间，具有栅极耦接至接地端；二极管串耦接于节点以及接合垫之间，具有以串联方式连接的复数第一二极管，其中第一二极管以由接合垫至节点的顺向导通方向而连接。第二二极管耦接于节点以及接合垫之间，其中第二二极管以由节点至接合垫的顺向导通方向而连接。本发明的静电放电防护电路可在低压制造工艺所形成的低压电路内提供中压的静电放电防护，不需要额外的制造成本即可在现有的低压制造工艺中提供较高电压的静电放电防护。

Description

静电放电防护电路
技术领域
本发明是有关于静电放电(electrostatic discharge，ESD)防护，特别是有关于低压制造工艺中高压接脚的静电放电防护。
背景技术
静电放电现象容易导致半导体元件的损害而影响到集成电路的正常功能。因此，在设计集成电路时，需加强静电放电的防护设计，以提升集成电路的静电放电敏感度(sensitivity)。
现今，由于低压(low voltage，LV)制造工艺的进步，越来越多的集成电路可操作在较低的工作电压下，例如：一般逻辑电路常用的工作电压(即5V、3.3V、2.5V、1.8V等)。然而，对一些有特殊应用需求的产品而言，集成电路内的部分接脚(pin)需要操作在较高的电压，例如：7V、8V、9V等。其中，较高的电压大体上是大于5V并且不属于高压(high voltage，HV)范围，一般称的为中压(medium voltage，MV)。
在集成电路中，若将中压应用在低压元件上，会造成低压元件的崩溃(breakdown)，使得低压元件无法正常工作，即低压制造工艺中的静电放电防护电路无法对使用中压的接脚作保护。因此，需要一种能在现有的低压制造工艺上实现中压静电放电防护的电路。
发明内容
本发明提供一种静电放电防护电路，包括：一晶体管，耦接于一节点以及一接地端之间，具有一栅极耦接至上述接地端；一二极管串，耦接于上述节点以及一接合垫之间，具有以串联方式连接的复数第一二极管，上述第一二极管以由上述接合垫至上述节点的顺向导通方向而连接；以及一第二二极管，耦接于上述节点以及上述接合垫之间，上述第二二极管以由上述节点至上述接合垫的顺向导通方向而连接。
再者，本发明提供一种静电放电防护电路，包括：一N型晶体管，耦接于一节点以及一接地端之间，具有一栅极耦接至上述接地端；一第一二极管，具有一第一阳极以及一第一阴极，上述第一阳极耦接至一接合垫；一第二二极管，具有一第二阳极以及一第二阴极，上述第二阳极耦接至上述第一阴极，而上述第二阴极耦接至上述节点；以及一第三二极管，具有一第三阳极以及一第三阴极，上述第三阳极耦接至上述节点，而上述第三阴极耦接至上述接合垫。
再者，本发明提供一种静电放电防护电路，包括：一晶体管，耦接于一节点以及一接地端之间，具有一栅极耦接至上述接地端；一二极管串，耦接于上述节点以及一接合垫之间，具有以串联方式连接的复数第一二极管；以及一第二二极管，耦接于上述节点以及上述接合垫之间，其中，当上述接合垫的一第一电压大于上述节点的一第二电压时，上述第一二极管以由上述接合垫至上述节点的方向而顺向导通，而当上述第二电压大于上述第一电压时，上述第二二极管以由上述节点至上述接合垫的方向而顺向导通。
本发明的静电放电防护电路可在低压制造工艺所形成的低压电路内提供中压的静电放电防护，不需要额外的制造成本即可在现有的低压制造工艺中提供较高电压的静电放电防护。
附图说明
图1为根据本发明一实施例所述的静电放电防护电路；以及
图2为根据本发明一实施例所述的二极管的制造工艺剖面图。
附图标号
10～接合垫
20～二极管串
22、24、26、28、30～二极管
40～晶体管
50～节点
100～静电放电防护电路
210～P型基底
220～N型井区
230～P型掺杂区
250～P型二极管
VSS～接地端
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
实施例：
图1为根据本发明一实施例所述的静电放电防护电路100。静电放电防护电路100包括接合垫(pad)10、二极管串(diode chain)20、二极管30以及晶体管40。接合垫10耦接至接脚，用以接收中压信号。二极管串20由四颗二极管22、24、26与28串联而组成，其中二极管22的阳极(anode)耦接至接合垫10、二极管22的阴极(cathode)耦接至二极管24的阳极、二极管24的阴极耦接至二极管26的阳极、二极管26的阴极耦接至二极管28的阳极，以及二极管28的阴极耦接至节点50。因此，二极管串20内的二极管以由接合垫10至节点50的顺向导通方向(forward conduction direction)而连接。二极管30耦接于接合垫10以及节点50之间，二极管30以由节点50至接合垫10的顺向导通方向而连接，即二极管30的阳极耦接至节点50而阴极耦接至接合垫10。晶体管40耦接于节点50以及接地端VSS之间，其中晶体管40的栅极耦接至接地端VSS。在此实施例中，晶体管40为N型金属氧化半导体(metal oxide semiconductor，MOS)晶体管。在静电放电事件中，当接合垫10上的电压大于节点50的电压时，二极管串20内的二极管以由接合垫10至节点50的方向而顺向导通。反之，当节点50上的电压大于接合垫10的电压时，二极管30以由节点50至接合垫10的方向而顺向导通。
图2为根据本发明一实施例所述的二极管的剖面图。如图2所示，N型井区220设置于P型基底210中，而P型掺杂区230设置于N型井区220中。其中，P型掺杂区230以及N型井区220形成P型二极管250。如图2所显示，P型二极管250由N型井区220所包围。由于N型井区220至P型基底210的崩溃电压(breakdown voltage)很高，所以可使用P型二极管250来进行堆迭(stack)。因此，在本发明一实施例中，图1中二极管串20内的二极管以及二极管30皆为P型二极管250。
参考图1，二极管串20内的二极管数量是根据中压信号的实际操作电压以及晶体管40的崩溃电压所决定。对一般逻辑电路而言，常用的工作电压为5V、3.3V、2.5V、1.8V等。然而，对逻辑电路的部分接脚而言，需要操作在较高的电压，例如：大于5的电压，即中压。举例来说，假设晶体管40的崩溃电压为8V，而中压信号的实际操作电压为9V。接着，假设防护带(guardband)为20％，则操作在接合垫10的最大电压为10.8V。接着，接合垫10的最大电压与晶体管40的崩溃电压的电压差为2.8V。由于二极管的顺向偏压大约为0.7V。因此，当电压差为2.8V时，二极管串20内需要四颗二极管。在此实施例中，以中压为9V来作当作例子，然其并非用以限定本发明的范围。根据不同的中压以及低压元件的崩溃电压，使用者可选择适当的二极管数量。
本发明实施例所述的静电放电防护电路可在低压制造工艺所形成的低压电路内提供中压的静电放电防护。再者，本发明不需要额外的制造成本即可在现有的低压制造工艺中提供较高电压的静电放电防护。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟知此项技术的人，在不脱离本发明的精神和范围内，可做些许的更动与润饰，因此本发明的保护范围当以权利要求范围所界定的为准。

Claims (20)

1.一种静电放电防护电路，包括：
一晶体管，耦接于一节点以及一接地端之间，具有一栅极耦接至上述接地端；
一二极管串，耦接于上述节点以及一接合垫之间，具有以串联方式连接的复数第一二极管，其中上述第一二极管以由上述接合垫至上述节点的顺向导通方向而电性连接；以及
一第二二极管，耦接于上述节点以及上述接合垫之间，其中上述第二二极管以由上述节点至上述接合垫的顺向导通方向而电性连接。
2.如权利要求1所述的静电放电防护电路，其中上述晶体管为N型金属氧化半导体晶体管。
3.如权利要求1所述的静电放电防护电路，其中上述第一二极管以及上述第二二极管为一P型二极管。
4.如权利要求3所述的静电放电防护电路，其中上述P型二极管包括：
一N型井区，设置于一P型基底；以及
一P型掺杂区，设置于上述N型井区。
5.如权利要求1所述的静电放电防护电路，其中上述静电放电防护电路应用在由低压制造工艺所形成的一低压电路中，以及上述低压电路的一第一操作电压低于一第一电压值。
6.如权利要求5所述的静电放电防护电路，其中上述接合垫耦接至一接脚，以及上述接脚的一第二操作电压高于上述第一电压值。
7.如权利要求6所述的静电放电防护电路，其中上述第一电压值大约为5伏特。
8.如权利要求6所述的静电放电防护电路，其中上述第一二极管的数量根据上述第二操作电压以及上述晶体管的一崩溃电压所决定。
9.一种静电放电防护电路，包括：
一N型晶体管，耦接于一节点以及一接地端之间，具有一栅极耦接至上述接地端；
一第一二极管，具有一第一阳极以及一第一阴极，上述第一阳极耦接至一接合垫；
一第二二极管，具有一第二阳极以及一第二阴极，上述第二阳极耦接至上述第一阴极，而上述第二阴极耦接至上述节点；以及
一第三二极管，具有一第三阳极以及一第三阴极，上述第三阳极耦接至上述节点，而上述第三阴极耦接至上述接合垫。
10.如权利要求9所述的静电放电防护电路，其中上述第一二极管、上述第二二极管以及上述第三二极管为一P型二极管。
11.如权利要求10所述的静电放电防护电路，其中上述P型二极管包括：
一N型井区，设置于一P型基底；以及
一P型掺杂区，设置于上述N型井区。
12.如权利要求9所述的静电放电防护电路，其中上述静电放电防护电路应用在由低压制造工艺所形成的一低压电路中，以及上述低压电路的一第一操作电压低于一第一电压值。
13.如权利要求12所述的静电放电防护电路，其中上述接合垫耦接至一接脚，以及上述接脚的一第二操作电压高于上述第一电压值。
14.一种静电放电防护电路，包括：
一晶体管，耦接于一节点以及一接地端之间，具有一栅极耦接至上述接地端；
一二极管串，耦接于上述节点以及一接合垫之间，具有以串联方式连接的复数第一二极管；以及
一第二二极管，耦接于上述节点以及上述接合垫之间，
其中，当上述接合垫的一第一电压大于上述节点的一第二电压时，上述第一二极管以由上述接合垫至上述节点的方向而顺向导通，而当上述第二电压大于上述第一电压时，上述第二二极管以由上述节点至上述接合垫的方向而顺向导通。
15.如权利要求14所述的静电放电防护电路，其中上述晶体管为N型金属氧化半导体晶体管。
16.如权利要求14所述的静电放电防护电路，其中上述第一二极管以及上述第二二极管为一P型二极管。
17.如权利要求16所述的静电放电防护电路，其中上述P型二极管包括：
一N型井区，设置于一P型基底；以及
一P型掺杂区，设置于上述N型井区。
18.如权利要求14所述的静电放电防护电路，其中上述静电放电防护电路应用在由低压制造工艺所形成的一低压电路中，以及上述低压电路的一第一操作电压系低于5V。
19.如权利要求18所述的静电放电防护电路，其中上述接合垫耦接至一接脚，以及上述接脚的一第二操作电压高于5V。
20.如权利要求19所述的静电放电防护电路，其中上述第一二极管的数量根据上述第二操作电压以及上述晶体管的一崩溃电压所决定。
CNA2007101398228A 2007-08-01 2007-08-01 静电放电防护电路 Pending CN101359824A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2007101398228A CN101359824A (zh) 2007-08-01 2007-08-01 静电放电防护电路
US11/946,011 US7599160B2 (en) 2007-08-01 2007-11-27 Electrostatic discharge protection circuits

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNA2007101398228A CN101359824A (zh) 2007-08-01 2007-08-01 静电放电防护电路
US11/946,011 US7599160B2 (en) 2007-08-01 2007-11-27 Electrostatic discharge protection circuits

Publications (1)

Publication Number Publication Date
CN101359824A true CN101359824A (zh) 2009-02-04

Family

ID=59676415

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101398228A Pending CN101359824A (zh) 2007-08-01 2007-08-01 静电放电防护电路

Country Status (2)

Country Link
US (1) US7599160B2 (zh)
CN (1) CN101359824A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111654013A (zh) * 2020-06-28 2020-09-11 湖南国科微电子股份有限公司 一种应用于高压电源的esd钳制电路
CN113707654A (zh) * 2020-05-21 2021-11-26 全宇昕科技股份有限公司 复合型功率元件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537512B2 (en) 2009-02-26 2013-09-17 Freescale Semiconductor, Inc. ESD protection using isolated diodes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
AU2003205181A1 (en) * 2002-01-18 2003-09-02 The Regents Of The University Of California On-chip esd protection circuit
US7167350B2 (en) * 2003-11-14 2007-01-23 Texas Instruments Incorporated Design implementation to suppress latchup in voltage tolerant circuits
US7394638B2 (en) * 2003-12-26 2008-07-01 Stmicroelectronics Pvt. Ltd. System and method for a whole-chip electrostatic discharge protection that is independent of relative supply rail voltages and supply sequencing
US7411767B2 (en) * 2004-06-02 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-domain ESD protection circuit structure
TWI233688B (en) * 2004-08-30 2005-06-01 Ind Tech Res Inst Diode structure with low substrate leakage current and applications thereof
US7679870B2 (en) * 2006-10-02 2010-03-16 Win Semiconductors Corp. On-chip ESD protection circuit using enhancement-mode HEMT/MESFET technology
US7826193B2 (en) * 2006-10-23 2010-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. String contact structure for high voltage ESD

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707654A (zh) * 2020-05-21 2021-11-26 全宇昕科技股份有限公司 复合型功率元件及其制造方法
CN111654013A (zh) * 2020-06-28 2020-09-11 湖南国科微电子股份有限公司 一种应用于高压电源的esd钳制电路

Also Published As

Publication number Publication date
US20090135532A1 (en) 2009-05-28
US7599160B2 (en) 2009-10-06

Similar Documents

Publication Publication Date Title
KR100751104B1 (ko) 양방향 디바이스 및 다이오드와 보호 회로 장치
US8232601B1 (en) Transient voltage suppressors
US7782583B2 (en) Electrostatic discharge protection device having low junction capacitance and operational voltage
US9111752B1 (en) Electrostatic discharge protection device
CN101207121B (zh) 静电放电防护电路
CN101443908A (zh) 防止静电放电的本体偏置pmos保护
CN108768381B (zh) Gpio电路及芯片
US20050045909A1 (en) Electrostatic discharge protection for integrated circuit devices
US20100061027A1 (en) Interface circuit with electro-static discharge protection circuit
US6800906B2 (en) Electrostatic discharge protection circuit
CN101359824A (zh) 静电放电防护电路
CN109841609A (zh) 瞬态电压抑制器
CN108899313B (zh) 静电保护器件
CN102214915A (zh) 静电放电保护电路
CN114388493A (zh) Esd保护电路
CN100428464C (zh) 利用低压元件排除静电的高压电源静电放电保护电路
US7285837B2 (en) Electrostatic discharge device integrated with pad
US20120081821A1 (en) ESD Protection Device for Multi-Voltage System
CN114123147A (zh) 一种用于芯片的静电放电保护模块及其装置
CN101587889B (zh) 静电放电保护电路的晶体管布局
CN108807370B (zh) 静电保护器件
CN109979929B (zh) 一种高压静电放电钳位保护元件及集成电路芯片
TWI409936B (zh) 靜電放電防護電路
US20090154036A1 (en) Electrostatic discharge circuit
US20150200539A1 (en) Transient voltage suppressor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090204