CN101359509A - 一次性可编程存储器电路及其编程和读取方法 - Google Patents

Abstract

本发明公开了一次性可编程存储器电路及其编程读取方法，该一次性可编程存储器电路包括存储单元阵列、电荷泵、字线译码模块、编程位线译码模块、编程选择模块、读隔离模块、读取位线译码模块和读取选择模块。通过读隔离模块来避免数据编程时编程位线上高电压将与读取位线连接的晶体管击穿，从而有效地防止数据编程操作时产生的高电压对数据读取操作造成的影响，提高了一次性可编程存储器的编程和读取的可靠性。

Description

一次性可编程存储器电路及其编程和读取方法

技术领域

本发明主要涉及半导体技术，尤其涉及一次性可编程存储器电路及其编程和读取方法。

背景技术

在以逻辑工艺为基础的片上系统(SOC，System On Chip)的设计过程中，常常需要集成大量的非易失性存储单元。不同用途的SOC可能需要不同功能的非易失性存储单元，包括只读存储单元、可编程只读存储单元、可编程可擦除只读存储单元等。与只读存储单元相比，可编程非易失性存储单元极大地增加了SOC设计者的自由度。设计者可以根据不同的应用需要，将信息通过编程固化到芯片中去，而不用重新设计芯片，这种情况下，设计所采用的存储单元并不需要可擦除功能。

由于现有可编程存储器的数据编程和读取操作共用一个双向数据输入输出通道，因此，在对可编程存储器进行数据编程的操作过程中容易造成可编程存储器的数据读取过程的影响。

发明内容

有鉴于此，本发明的目的在于提供一次性可编程存储器电路及其编程和读取方法，达到防止数据编程时编程位线上高电压将与读取位线连接的晶体管击穿，提高可编程存储器数据编程和读取的可靠性的目的。

根据本发明实施例的一方面，提供了一种一次性可编程存储器电路，包括：

存储单元阵列，用于存储数据；

电荷泵，用于提供预定电压；

字线译码模块，用于接收预定电压并选择存储单元阵列中需要进行数据编程或数据读取的存储单元的字线；

编程位线译码模块，用于接收预定电压并确定存储单元阵列中需要进行数据编程的存储单元的编程位线地址；

编程选择模块，用于接收预定电压并根据编程位线地址选择与该编程位线地址对应的存储单元，将预定电压传送至该存储单元的位线上进行数据编程；

读隔离模块，设置于存储单元阵列和读取选择模块之间，用于将数据编程和数据读取隔离；

读取位线译码模块，用于确定存储单元阵列中需要进行数据读取的存储单元的读取位线地址；

读取选择模块，用于根据读取位线地址选择与该读取位线地址对应的存储单元，读取存储在存储单元中的数据。

根据本发明实施例的一个特征，所述存储单元阵列的存储单元包括N型或P型MOS晶体管。

根据本发明实施例的另一个特征，对于P型MOS晶体管的存储单元，所述字线译码模块将电荷泵提供的预定电压传送到不需要被选择的存储单元的字线上，而对需要被选择的存储单元的字线则施加工作电压；

对于N型MOS晶体管的存储单元，所述字线译码模块将电荷泵提供的预定电压传送到需要被选择的存储单元的字线上，而对不需要被选择的存储单元的字线则施加工作电压。

根据本发明实施例的另一个特征，所述编程选择模块包括单输入多输出控制器。

根据本发明实施例的另一个特征，所述单输入多输出控制器包括多个N型MOS晶体管、或多个P型MOS晶体管、或多个N型MOS晶体管和P型MOS晶体管的组合。

根据本发明实施例的另一个特征，所述读隔离模块包括N型或P型MOS晶体管。

根据本发明实施例的另一个特征，所述读取选择模块包括多选一逻辑控制器。

根据本发明实施例的另一个特征，所述多选一逻辑控制器包括多个N型MOS晶体管、或多个P型MOS晶体管、或多个N型MOS晶体管和P型MOS晶体管的组合。

根据本发明实施例的另一方面，提供了一种一次性可编程存储器编程和读取方法，包括：

提供预定电压；

接收预定电压并选择可编程存储器中需要进行数据编程的存储单元的字线；

接收预定电压并确定可编程存储器中需要进行数据编程的存储单元的编程位线地址；

接收预定电压并根据编程位线地址选择与该编程位线地址对应的存储单元，将预定电压传送至该存储单元的位线上进行数据编程；

选择可编程存储器中需要进行数据读取的存储单元的字线；

确定可编程存储器中需要进行数据读取的存储单元的读取位线地址；

根据读取位线地址选择与该读取位线地址对应的存储单元，读取存储在存储单元中的数据；

所述编程位线地址对应的编程位线与所述读取位线地址对应的读取位线相互隔离。

根据本发明实施例的一个特征，所述存储单元包括N型或P型MOS晶体管；

对于P型MOS晶体管的存储单元，将预定电压传送到不需要被选择的存储单元的字线上，而对需要被选择的存储单元的字线则施加工作电压；

对于N型MOS晶体管的存储单元，将预定电压传送到需要被选择的存储单元的字线上，而对不需要被选择的存储单元的字线则施加工作电压。

本发明所述的一次性可编程存储器电路及其编程和读取方法，通过在编程位线和读取位线间设计能够将二者分开的具有隔离功能的电路结构，避免数据编程时编程位线上高电压将与读取位线连接的晶体管击穿，从而有效地防止数据编程操作时产生的高电压对数据读取操作造成的影响，提高了一次性可编程存储器的编程的可靠性，由于形成大于大小为至少两倍工作电压的击穿电压和利用薄栅氧层容易击穿的特性设计数据存储晶体管，从而大大提高一次性可编程存储器的编程速度。另外，本发明所述的一次性可编程存储器电路及其编程和读取方法，在不影响存储器外部电路结构的前提条件下，通过电荷泵输出大小为至少两倍工作电压的高电压。另外，本发明所述的一次性可编程存储器采用标准逻辑工艺下制造，通过逻辑控制实现存储单元阵列的编程操作，不需要额外的熔丝编程设备，简化了设计，降低了成本。

附图说明

图1为本发明具体实施例中一次性可编程存储器电路的结构框图；

图2为描述本发明具体实施例中一次性可编程存储器电路中编程选择模块的一个例子的示意图；

图3为描述本发明具体实施例中一次性可编程存储器电路中读取选择模块的一个例子的示意图；

图4a为本发明第一具体实施例中一次性可编程存储单元与具有读隔离功能的晶体管连接的结构示意图；

图4b为本发明第二具体实施例中一次性可编程存储单元与具有读隔离功能的晶体管连接的结构示意图；

图5为本发明第一具体实施例中一次性可编程存储单元的示意图；

图6为本发明第一实施例中一次性可编程非易失性存储器阵列的第一局部结构示意图；

图7为本发明第一实施例中一次性可编程非易失性存储器阵列的第一局部典型示意图；

图8为本发明第一实施例中一次性可编程非易失性存储器阵列的第一局部的俯视图；

图9为本发明第二具体实施例中一次性可编程存储单元的示意图；

图10为本发明第二实施例中一次性可编程非易失性存储器阵列的第一局部结构示意图；

图11为本发明第二实施例中一次性可编程非易失性存储器阵列的第一局部典型示意图；

图12为本发明第二实施例中一次性可编程非易失性存储器阵列的第一局部的俯视图。

具体实施方式

下面结合附图详细描述本发明的具体实施例。

图1为本发明具体实施例中一次性可编程存储器电路的结构框图，图中包括存储单元阵列101、电荷泵102、编程位线译码模块103、编程选择模块104、字线译码模块105、读隔离模块106、读取位线译码模块107和读取选择模块108。其中，

存储单元阵列101，用于存储数据。存储单元阵列101包括多个存储单元，其中，每个存储单元包括如图4a所示的作为选择晶体管的P型MOS晶体管P41和作为数据存储晶体管的P型MOS晶体管P42，其中，MOS晶体管P42的栅氧层比普通MOS晶体管的栅氧层薄；或如图4b所示的作为选择晶体管的N型MOS晶体管N41和作为数据存储晶体管的N型MOS晶体管N42，其中，MOS晶体管N42的栅氧层比普通MOS晶体管的栅氧层薄。每个存储单元包括与位线(BL，Bit Line)、字线(WL，Word Line)、阱电压端Vwell和源线(SL，Source Line)四个端口，通过在四个端口上施加不同电压，对存储单元进行编程操作和读操作。存储单元阵列101的存储单元由与该存储单元对应的一条位线和一条字线确定。

电荷泵102，用于为编程位线译码模块103、编程选择模块104、字线译码模块105提供预定电压。例如，大小为6V的高电压。

编程位线译码模块103，用于确定存储单元阵列101中需要进行数据编程的存储单元的编程位线地址。

编程选择模块104，用于根据编程位线译码模块103确定的存储单元的编程位线地址选择与该存储单元位线对应的存储单元，将预定电压传送至该存储单元的位线进行数据编程。

字线译码模块105，用于选择存储单元阵列101中需要进行数据编程或数据读取的存储单元的字线。存储单元阵列101中的每一个存储单元都有一条与其相对应的字线。在数据编程操作的过程中，对于P型MOS晶体管的存储单元，字线译码模块105将电荷泵提供的预定电压传送到不需要被选择的存储单元的字线上，而对需要被选择的存储单元的字线则另外施加工作电压，如大小为3V的工作电压；对于N型MOS晶体管的存储单元，字线译码模块105将电荷泵提供的预定电压传送到需要被选择的存储单元的字线上，而对不需要被选择的存储单元的字线则另外施加工作电压，如大小为3V的工作电压。

读隔离模块106，设置于存储单元阵列101和读取选择模块108之间，用于将数据编程和数据读取隔离，从而防止数据编程操作时产生的高电压对数据读取操作造成的影响。

读位线译码模块107，用于确定存储单元阵列101中需要进行数据读取的存储单元的读取位线地址。

读取选择模块108，用于根据读位线译码模块107确定的存储单元的读取位线地址选择与该存储单元位线对应的存储单元，读取存储在存储单元中的数据。

图2为描述本发明具体实施例中一次性可编程存储器电路中编程选择模块的一个例子的示意图；

编程选择模块104包括N型MOS晶体管N1、N2、N3，其中，N型MOS晶体管N1、N2、N3的栅极G1、G2、G3接收图1中编程位线译码模块103确定的编程位线地址，N型MOS晶体管N1、N2、N3的漏极D1、D2、D3接收高电压Vpp，N型MOS晶体管N1、N2、N3的源极S1、S2、S3分别与编程位线W_BL1、W_BL2、W_BL3连接。通过编程位线地址控制N型MOS晶体管N1、N2、N3的导通，从而选定相应的编程位线。

为了方便读者理解，上述例子仅仅描述了包括三个N型MOS晶体管的编程选择模块104，但并不意味编程选择模块104只能是包括三个N型MOS晶体管的结构，编程选择模块104可以包括多个N型MOS晶体管或P型MOS晶体管以及多个N型MOS晶体管和P型MOS晶体管的组合，如单输入多输出控制器，其目的都是为了实现选择存储单元阵列101中的存储单元的编程位线，为数据编程做准备。

图3为描述本发明具体实施例中一次性可编程存储器电路中读取选择模块的一个例子的示意图；

读取选择模块108包括N型MOS晶体管N4、N5、N6，其中，N型MOS晶体管N4、N5、N6的栅极G4、G5、G6接收图1中读取位线译码模块107确定的读取位线地址，N型MOS晶体管N4、N5、N6的源极S1、S2、S3分别与读取位线R_BL1、R_BL2、R_BL3连接，N型MOS晶体管N4、N5、N6的漏极D4、D5、D6作为数据输出端将从读取位线R_BL1、R_BL2、R_BL3读取的数据输出。通过读取位线地址控制N型MOS晶体管N4、N5、N6的导通，从而选定相应的读取位线。

为了方便读者理解，上述例子仅仅描述了包括三个N型MOS晶体管的读取选择模块107，但并不意味读取选择模块107只能是包括三个N型MOS晶体管的结构，读取选择模块107可以包括多个N型MOS晶体管或P型MOS晶体管以及多个N型MOS晶体管和P型MOS晶体管的组合，如多选一逻辑控制器，其目的都是为了实现选择存储单元阵列101中的存储单元的读取位线，为数据读取做准备。

图4a为本发明第一具体实施例中一次性可编程存储单元与具有读隔离功能的晶体管连接的结构示意图，图4中包括P型MOS晶体管P41、P42和P型MOS晶体管P43，其中，P型MOS晶体管P41的栅极与字线WL连接，P型MOS晶体管P41的漏极与P型MOS晶体管P42的离子注入区连接，P型MOS晶体管P41的源极与位线BL连接，P型MOS晶体管P41的阱电压端与P型MOS晶体管P42的阱电压端连接，P型MOS晶体管P42的栅极与源线SL连接，P型MOS晶体管P43的漏极与位线BL连接，作为读隔离模块106的第一种实施方式，P型MOS晶体管P43用于防止数据编程过程的高电压将与读取位线R_BL连接的读取选择模块108中的晶体管击穿，从而不会影响对一次性可编程存储单元的数据读取过程。本发明具体实施例将存储单元的位线BL与编程位线W_BL直接连接，并通过P型MOS晶体管P43与读取位线R_BL间接连接，使用编程位线W_BL进行数据编程操作，使用读取位线R_BL进行数据读取操作。下面对一次性可编程存储单元的数据编程和读取操作过程分别进行描述：

数据编程操作过程

对于作为选择晶体管的P型MOS晶体管P41，在与编程位线W_BL连接的源极上和阱电压端Vwell上施加大小为至少两倍工作电压的高电压Vpp，如大小为6V的高电压，高电压Vpp由电荷泵102提供，由编程选择模块104传送给编程位线W_BL，在与字线WL连接的栅极上施加大小为3V表征电平值为1的工作电压Vcc，使P型MOS晶体管P41导通。

而对于作为数据存储单元的半个P型MOS晶体管P42，在与源线SL连接的栅极上施加表征电平值为0的电压Vss，如大小为-2V的电压；在阱电压端Vwell上施加高电压Vpp；由于P型MOS晶体管P41导通，因此，半个P型MOS晶体管P42的离子注入区的电压等于P型MOS晶体管P41上的高电压Vpp，从而使半个P型MOS晶体管P42的栅极、离子注入区间电压Vgs₂形成大于或等于Vpp的击穿电压，该击穿电压在预定时间内将半个P型MOS晶体管P42的薄栅氧层完全击穿，完成一次性编程操作。

存储单元阵列105的编程操作包括硬击穿和软击穿。硬击穿是将栅氧层完全击穿，软击穿是在栅极上加预定电压实现的不完全击穿，其中，软击穿为过程性击穿，软击穿中的击穿速度由栅氧层的厚度和所施加的电压大小决定，与栅氧层的厚度成反比，与击穿电压的大小成正比。

在0.13um逻辑工艺下，对厚度约为2nm的薄栅氧层的击穿电压约3V-6V，本具体实施例由于在用于存储数据的晶体管P2的源极和栅极形成大于6V的高电压，因此加快了编程操作的速度。另外，通过在数据存储单元的栅极加负电压开启P1，从而使源极电压达到6V的高电压，进而使编程操作时的硬击穿效果更好。

数据读取操作过程

对于作为选择晶体管的P型MOS晶体管P41，在P型MOS晶体管P41的源极和阱电压端Vwell上施加工作电压Vcc，如大小为3V的工作电压，在与字线WL连接的栅极上施加表征电平值为0的电压，使P型MOS晶体管P41导通。

而对于作为数据存储单元的半个P型MOS晶体管P42，在与源线SL连接的栅极上施加表征电平值为0的电压Vss，如大小为-2V的电压；在阱电压端Vwell上施加工作电压Vcc，如大小为3V的工作电压；由于P型MOS晶体管P41导通，因此，P型MOS晶体管P42的离子注入区上的电压等于P型MOS晶体管P41源极上的工作电压Vcc，从而使半个P型MOS晶体管P42的栅极、离子注入区间电压为电压Vss与工作电压Vcc的差值电压。因此，如果半个P型MOS晶体管P42的栅氧层未被击穿，则半个P型MOS晶体管P42等效为电容，读取位线R BL上的电压保持为工作电压Vcc，使读取的数据为逻辑值为“1”；反之，如果半个P型MOS晶体管P42的栅氧层被击穿，则P型MOS晶体管P42等效为电阻，位线BL上的电压被下拉至P41的阈值电压Vth，使读取的数据为逻辑值“0”。

图4a中，为了使编程操作时位线BL上的高电压不会传输到读取位线R_BL造成将与读取位线R_BL连接的晶体管击穿，在数据读取输出位置设置用于实现读隔离功能的P型MOS晶体管P43，以提高一次性可编程存储器的可靠性。

P型MOS晶体管P43的工作原理如下所述：

当对存储单元进行数据编程操作时，由于与P型MOS晶体管P43的源极连接的编程位线W_BL上的电压为高电压Vpp，如大小为6V的高电压，在P型MOS晶体管P43的栅极也施加高电压Vpp，使P型MOS晶体管P43处于关闭状态。

在对存储单元进行数据读取操作时，在P型MOS晶体管P43的栅极上施加大小为0V的工作电压，读取位线R_BL预充电至工作电压Vcc。当对存储单元进行读取操作时，如果半个P型MOS晶体管P42的栅氧层未被击穿，则半个P型MOS晶体管P42等效为电容，读取位线R_BL上的电压被保持为工作电压Vcc，使读取的数据为逻辑值为“1”；反之，如果半个P型MOS晶体管P42的栅氧层被击穿，则半个P型MOS晶体管P42等效为电阻，读取位线R_BL上的电压被下拉至P型MOS晶体管P41的阈值电压Vth，使读取的数据为逻辑值“0”。

图4b为本发明第二具体实施例中一次性可编程存储单元与具有读隔离功能的晶体管连接的结构示意图，图4b中包括N型MOS晶体管N41、N42和N型MOS晶体管N43，其中，N型MOS晶体管N41的栅极与字线WL连接，N型MOS晶体管N41的源极与N型MOS晶体管N42的离子注入区连接，N型MOS晶体管N41的漏极与位线BL连接，N型MOS晶体管N41的阱电压端与N型MOS晶体管N42的阱电压端连接，N型MOS晶体管N42的栅极与源线SL连接，N型MOS晶体管N43的漏极与位线BL连接，作为读隔离模块106的第一种实施方式，使得数据编程过程的高电压不会将与读取位线R_BL连接的晶体管击穿，从而不会影响对一次性可编程存储单元的数据读取过程。本发明具体实施例将存储单元的位线BL与编程位线W_BL直接连接，并通过N型MOS晶体管N43与读取位线R_BL间接连接，使用编程位线W_BL进行数据编程操作，使用读取位线R_BL进行数据读取操作。下面对一次性可编程存储单元的数据编程和读取操作过程分别进行描述：

数据编程操作过程

对于作为选择晶体管的N型MOS晶体管N41，在与字线WL连接的栅极和与编程位线W_BL连接的漏极上施加大小为至少两倍工作电压的高电压Vpp，如大小为6V的高电压，高电压Vpp由电荷泵102提供，由编程选择模块104传送给编程位线W_BL，在阱电压端Vwell上施加大小为0V的电压，N型MOS晶体管N41的源极电压为小于或等于3V的电压，使N型MOS晶体管N41导通。

而对于作为数据存储单元的半个N型MOS晶体管N42，在与源线SL连接的栅极上施加表征电平值为0的电压Vss，如大小为-2V的电压；在阱电压端Vwell上施加大小为0V的电压；由于N型MOS晶体管N41导通，因此，半个N型MOS晶体管N42的离子注入区的电压等于N型MOS晶体管N41上的高电压Vpp，从而使半个N型MOS晶体管N42的栅极、离子注入区间电压Vgs₂形成大于或等于Vpp的击穿电压，该击穿电压在预定时间内将半个N型MOS晶体管N42的薄栅氧层完全击穿，完成一次性编成操作。

存储单元阵列105的编程操作包括硬击穿和软击穿。硬击穿是将栅氧层完全击穿，软击穿是在栅极上加预定电压实现的不完全击穿，其中，软击穿为过程性击穿，软击穿中的击穿速度由栅氧层的厚度和所施加的电压大小决定，与栅氧层的厚度成反比，与击穿电压的大小成正比。

在0.13um逻辑工艺下，对厚度约为2nm的薄栅氧层的击穿电压约3V-6V，本具体实施例由于在用于存储数据的晶体管N42的离子注入区和栅极形成大于6V的高电压，因此加快了编程操作的速度。另外，通过在数据存储单元的栅极加负电压开启N41，从而使源极电压达到6V的高电压，进而使编程操作时的硬击穿效果更好。

数据读取操作过程

对于作为选择晶体管的N型MOS晶体管N41，在与位线BL连接的N型MOS晶体管N41的漏极施加工作电压Vcc，如大小为3V的工作电压；在与字线WL连接的栅极上施加工作电压Vcc，如大小为3V的工作电压；在阱电压端Vwell上施加大小为0V的电压，使N型MOS晶体管N41导通。

而对于作为数据存储单元的半个N型MOS晶体管N42，在与源线SL连接的栅极上施加表征电平值为0的电压Vss，如大小为-2V的电压；在阱电压端Vwell上施加大小为0V的电压；由于N型MOS晶体管N41导通，因此，N型MOS晶体管N42的离子注入区的电压等于N型MOS晶体管N41漏极上的工作电压Vcc，从而使半个N型MOS晶体管N42的栅极、离子注入区间电压为电压Vss与工作电压Vcc的差值电压。因此，如果半个N型MOS晶体管N42的栅氧层未被击穿，则半个N型MOS晶体管N42等效为电容，读取位线R_BL上的电压保持为工作电压Vcc，使读取的数据为逻辑值为“1”；反之，如果半个N型MOS晶体管N42的栅氧层被击穿，则N型MOS晶体管N42等效为电阻，位线BL上的电压被下拉至N41的阈值电压Vth，使读取的数据为逻辑值“0”。

图4b中，为了使编程操作时位线BL上的高电压不会传输到读取位线R_BL造成将与读取位线R_BL连接的晶体管击穿，在数据读取输出位置设置用于实现读隔离功能的N型MOS晶体管N43，以提高一次性可编程存储器的可靠性。

N型MOS晶体管N43的工作原理如下所述：

当对存储单元进行数据编程操作时，由于与N型MOS晶体管N43的漏极连接的编程位线W_BL上的电压为高电压Vpp，如大小为6V的高电压；而在N型MOS晶体管N43的栅极施加工作电压Vcc，如大小为3V的工作电压，与N型MOS晶体管N43的源极连接的读取位线R_BL上的电压为小于或等于3V的电压，使N型MOS晶体管N43处于关闭状态。

在对存储单元进行数据读取操作时，在N型MOS晶体管N43的栅极上施加大小为3V的工作电压，读取位线R_BL预充电至工作电压Vcc，如大小为3V的工作电压。当对存储单元进行读取操作时，如果半个N型MOS晶体管N42的栅氧层未被击穿，则半个N型MOS晶体管N42等效为电容，读取位线R_BL上的电压被保持为工作电压Vcc，使得读取的数据为逻辑值为“1”；反之，如果半个N型MOS晶体管N42的栅氧层被击穿，则半个N型MOS晶体管N42等效为电阻，读取位线R_BL上的电压被下拉至N型MOS晶体管N41的阈值电压Vth，使读取的数据为逻辑值“0”。

通过上述分析可知，通过在读取位线R_BL上设置具有读隔离功能的晶体管，有效地防止数据编程时的高电压将与读取位线R_BL连接的晶体管击穿，从而提高一次性可编程存储器的可靠性。

上述实施例中，对于第一实施例中的P型MOS晶体管组成的一次性可编程存储单元，也可以在数据读取输出位置设置用于实现读隔离功能的N型MOS晶体管，而对于第二实施例中的N型MOS晶体管组成的一次性可编程存储单元，也可以在数据读取输出位置设置用于实现读隔离功能的P型MOS晶体管。

图5为本发明第一具体实施例中一次性可编程存储单元的示意图，图5中的一次性可编程存储单元包括P型MOS晶体管P51和半个P型MOS晶体管P52。其中，P型MOS晶体管P51的栅极与字线WL连接，P型MOS晶体管P51的漏极与半个P型MOS晶体管P52的离子注入区连接，P型MOS晶体管P51的源极与位线BL连接，半个P型MOS晶体管P52的栅极与源线SL连接。

图6为本发明第一实施例中一次性可编程非易失性存储器阵列的第一局部结构示意图，图中包括多晶硅层的第一部分6011、第二部分6012、第三部分6013、第四部分6014和第五部分6015，厚栅氧层6021、6022、6024和6025，薄栅氧层6023，P型掺杂区6031、6032、6033和6034，隔离槽604和衬底605。

其中，

多晶硅层第二部分6012、厚栅氧层6022、P型掺杂区6031和6032、衬底605形成P型MOS晶体管P61；

多晶硅层第三部分6013、薄栅氧层6023、P型掺杂区6032、衬底605形成半个P型MOS晶体管P621；

多晶硅层第四部分6014、厚栅氧层6024、P型掺杂区6033和6034、衬底605形成P型MOS晶体管P63；

多晶硅层第三部分6013、薄栅氧层6023、P型掺杂区6033、衬底605形成半个P型MOS晶体管P622；

本实施例中，将P型MOS晶体管P61、P63作为存储单元中的选择晶体管。在P型MOS晶体管P622的沟道中增加隔离槽604，形成半个P型MOS晶体管P621和半个P型MOS晶体管P622，将半个P型MOS晶体管P621、P622作为存储单元中的数据存储晶体管。

图7为本发明第一实施例中一次性可编程非易失性存储器阵列的第一局部典型示意图，图7中包括四个存储单元701、702、703、704，字线WL1、WL2和源线SL。其中，存储单元701包括P型MOS晶体管7011和半个P型MOS晶体管7012，存储单元702包括P型MOS晶体管7021和半个P型MOS晶体管7022，存储单元703包括P型MOS晶体管7031和半个P型MOS晶体管7032，存储单元704包括P型MOS晶体管7041和半个P型MOS晶体管7042。

P型MOS晶体管7011、7021的栅极与WL1连接，P型MOS晶体管7031、7041的栅极与WL2连接。P型MOS晶体管7012、7022、7032、7042的栅极与SL连接。

图8为本发明第一实施例中一次性可编程非易失性存储器阵列的第一局部的俯视图，图8中，图6中的多晶硅6012形成字线WL1，图6中的多晶硅6013形成源线SL，图6中的多晶硅6014形成字线WL2，图6中的P型掺杂区6031形成位线BL1，图6中的P型掺杂区6034形成位线BL2。

图9为本发明第二具体实施例中一次性可编程存储单元的示意图，图9中的一次性可编程存储单元包括P型MOS晶体管P91、P92。其中，P型MOS晶体管P91的栅极与字线WL连接，P型MOS晶体管P91的漏极与P型MOS晶体管P92的源极连接，P型MOS晶体管P91的源极与位线BL连接，P型MOS晶体管P92的栅极与源线SL连接。

图10为本发明第二实施例中一次性可编程非易失性存储器阵列的第一局部结构示意图；

图中包括多晶硅层的第一部分10011、第二部分10012、第三部分10013和第四部分10014，厚栅氧层10021和10024，薄栅氧层10022和10023，P型掺杂区10031、10032、10033、10034、10035和10036，隔离槽1004和衬底1005。

其中，

多晶硅层第一部分10011、厚栅氧层10021、P型掺杂区10031和10032、以及衬底1005形成P型MOS晶体管P1001；

多晶硅层第二部分10012、薄栅氧层10022、P型掺杂区10032和10033、以及衬底1005形成P型MOS晶体管P1002；

多晶硅层第三部分10013、薄栅氧层10023、P型掺杂区10034和10035、以及衬底1005形成P型MOS晶体管P1003；

多晶硅层第四部分10014、厚栅氧层10024、P型掺杂区10035和10036、以及衬底1005形成半个P型MOS晶体管P1004；

本实施例中，将P型MOS晶体管P1001、P1004作为存储单元的选择晶体管，将P型MOS晶体管P1002、P1003作为存储单元的数据存储晶体管，晶体管P1002、P1003之间没有共用掺杂区，并且各自悬空分离。

图11为本发明第二实施例中一次性可编程非易失性存储器阵列的第一局部典型示意图，图11中包括四个存储单元1101、1102、1103、1104，字线WL1、WL2和源线SL1、SL2。其中，存储单元1101包括P型MOS晶体管11011和P型MOS晶体管11012，存储单元1102包括P型MOS晶体管11021和P型MOS晶体管11022，存储单元1103包括P型MOS晶体管11031和P型MOS晶体管11032，存储单元1104包括P型MOS晶体管11041和P型MOS晶体管11042。

P型MOS晶体管11011、11021的栅极与WL1连接，P型MOS晶体管11031、11041的栅极与WL2连接。P型MOS晶体管11012、11022的栅极与SL1连接，P型MOS晶体管11032、11042的栅极与SL2连接。

图12为本发明第二实施例中一次性可编程非易失性存储器阵列的第一局部的俯视图，图12中，图10中的多晶硅10011形成字线WL1，图10中的多晶硅10012形成源线SL1，图10中的多晶硅10013形成源线SL2，图10中的多晶硅10014形成字线WL2，图10中的P型掺杂区10031形成位线BL1，图10中的P型掺杂区10036形成位线BL2。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，对本发明实施例所作的任何修改、变更、组合、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种一次性可编程存储器电路，其特征在于，包括：

存储单元阵列，用于存储数据；

电荷泵，用于提供预定电压；

字线译码模块，用于接收预定电压并选择存储单元阵列中需要进行数据编程或数据读取的存储单元的字线；

编程位线译码模块，用于接收预定电压并确定存储单元阵列中需要进行数据编程的存储单元的编程位线地址；

编程选择模块，用于接收预定电压并根据编程位线地址选择与该编程位线地址对应的存储单元，将预定电压传送至该存储单元的位线上进行数据编程；

读隔离模块，设置于存储单元阵列和读取选择模块之间，用于将数据编程和数据读取隔离；

读取位线译码模块，用于确定存储单元阵列中需要进行数据读取的存储单元的读取位线地址；

读取选择模块，用于根据读取位线地址选择与该读取位线地址对应的存储单元，读取存储在存储单元中的数据。

2.根据权利要求1所述的一次性可编程存储器电路，其特征在于，所述存储单元阵列的存储单元包括N型或P型MOS晶体管。

3.根据权利要求2所述的一次性可编程存储器电路，其特征在于，

对于P型MOS晶体管的存储单元，所述字线译码模块将电荷泵提供的预定电压传送到不需要被选择的存储单元的字线上，而对需要被选择的存储单元的字线则施加工作电压；

对于N型MOS晶体管的存储单元，所述字线译码模块将电荷泵提供的预定电压传送到需要被选择的存储单元的字线上，而对不需要被选择的存储单元的字线则施加工作电压。

4.根据权利要求1所述的一次性可编程存储器电路，其特征在于，所述编程选择模块包括单输入多输出控制器。

5.根据权利要求4所述的一次性可编程存储器电路，其特征在于，所述单输入多输出控制器包括多个N型MOS晶体管、或多个P型MOS晶体管、或多个N型MOS晶体管和P型MOS晶体管的组合。

6.根据权利要求1所述的一次性可编程存储器电路，其特征在于，所述读隔离模块包括N型或P型MOS晶体管。

7.根据权利要求1所述的一次性可编程存储器电路，其特征在于，所述读取选择模块包括多选一逻辑控制器。

8.根据权利要求7所述的一次性可编程存储器电路，其特征在于，所述多选一逻辑控制器包括多个N型MOS晶体管、或多个P型MOS晶体管、或多个N型MOS晶体管和P型MOS晶体管的组合。

9.一种一次性可编程存储器编程和读取方法，其特征在于，包括：

提供预定电压；

接收预定电压并选择可编程存储器中需要进行数据编程的存储单元的字线；

接收预定电压并确定可编程存储器中需要进行数据编程的存储单元的编程位线地址；

接收预定电压并根据编程位线地址选择与该编程位线地址对应的存储单元，将预定电压传送至该存储单元的位线上进行数据编程；

选择可编程存储器中需要进行数据读取的存储单元的字线；

确定可编程存储器中需要进行数据读取的存储单元的读取位线地址；

根据读取位线地址选择与该读取位线地址对应的存储单元，读取存储在存储单元中的数据；

所述编程位线地址对应的编程位线与所述读取位线地址对应的读取位线相互隔离。

10.根据权利要求9所述的一种一次性可编程存储器编程和读取方法，其特征在于，

所述存储单元包括N型或P型MOS晶体管；

对于P型MOS晶体管的存储单元，将预定电压传送到不需要被选择的存储单元的字线上，而对需要被选择的存储单元的字线则施加工作电压；

对于N型MOS晶体管的存储单元，将预定电压传送到需要被选择的存储单元的字线上，而对不需要被选择的存储单元的字线则施加工作电压。

Images