CN101359311A - 在外围装置和主机之间建立序列传输信道的方法 - Google Patents

在外围装置和主机之间建立序列传输信道的方法 Download PDF

Info

Publication number
CN101359311A
CN101359311A CNA2008101449493A CN200810144949A CN101359311A CN 101359311 A CN101359311 A CN 101359311A CN A2008101449493 A CNA2008101449493 A CN A2008101449493A CN 200810144949 A CN200810144949 A CN 200810144949A CN 101359311 A CN101359311 A CN 101359311A
Authority
CN
China
Prior art keywords
main frame
sata
rom drive
signal
transmission channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101449493A
Other languages
English (en)
Other versions
CN101359311B (zh
Inventor
吕柏青
曾宝庆
刘铨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101359311A publication Critical patent/CN101359311A/zh
Application granted granted Critical
Publication of CN101359311B publication Critical patent/CN101359311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0677—Optical disk device, e.g. CD-ROM, DVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Stored Programmes (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种在一外围装置和一主机间建立一序列传输信道的方法，该方法包含：提供耦接至该主机的一辅助装置以建立该主机和该辅助装置间的一序列传输信道；触发该主机和该辅助装置间的该序列传输信道以进入一power－down模式；以该外围装置取代该辅助装置使得该主机和该外围装置通过该序列传输信道而耦接；以及从该外围装置传送一指示指令至该主机其中以唤醒该序列传输信道。上述方法可以在外围装置不使用韧体的情况下建立并唤醒外围装置和主机之间的序列传输信道，也就相当于激活(enable)一实体信道。

Description

在外围装置和主机之间建立序列传输信道的方法
本申请是申请日为2006年7月4日，申请号为200610095786.5，发明名称为“用以激活主机和外围装置之间的实体信道的信号产生电路及其相关方法”的分案申请。
技术领域
本发明是有关于用以激活主机和外围装置之间的实体信道的信号产生电路及其相关方法，特别有关于不使用外围装置中的微处理器而激活主机和外围装置之间的实体信道的信号产生电路及其相关方法。
背景技术
序列式进阶技术附加(Serial Advanced Technology Attachment，SATA)规格是被使用在主机和外围设备(例如硬盘机或光驱)之间的传输接口。而且此类规格也逐渐的取代进阶技术附加(advanced technology attachment，ATA)的规格。SATA定义了两对差动信号用以取代公知ATA规格的四十或八十个平行信号。SATA规格减少了电路接脚的数目，具有较低的操作电压，并借由将传输数据序列化而增加了传输效率。SATA亦包含了其它的新功能，例如流程控制以及重新传输，以对数据流施行简单的控制。
请参照图1，其绘示了SATA规格中定义的OOB(out of band，频段外)信号。SATA规格定义了三种OOB信号以确定信号线的差别和共同信号须遵守频道内数据传输的SATA规格，此三种OOB信号分别为：COMRSET，COMINIT以及COMWAKE，使得信号线的差动和共同位准遵守SATA规格以进行频段内(inband)的数据传输。在OOB序列完成后，便建立起沟通的连结且可开始进行一般的操作，此状态被定义为Phy Ready状态。当进入Phy Ready状态时，实体信道(Physical Channel)所连接的两不同边的主机和外围装置，将被维持在彼此同步的状态，使得自实体信道其中一端传输的信号在实体信道的另一端亦为有效的。
请共同参照图2和图3。图2为依据SATA标准的主机对装置Register FIS结构，而图3为依据SATA标准的装置对主机Register FIS结构。当前述的Phy Ready状态被达成后，直到外围装置响应Register FIS而清除状态记录值(Status Register)中的BSY或DRQ区域之值前，主机都无法写入Features，Sector Count，Sector Number，Cylinder Low，Cylinder High，或Device/Head记录值，这些参数于Register FIS中所对应的区域皆绘示于图2和图3中。当BSY或DRQ被区域被设定时，任何写入至Command缓存器的动作被忽略，除非该写入动作是发送Device Reset指令。须注意的是，根据SATA规格，当外围装置为忙碌状态时，BSY被设定；且当外围装置已准备好用以在主机和外围装置间传输一数据字符(data word)或一数据字节(data byte)而使得DRQ被设定时，BSY暂时无法被主机取得。
因此，当Register FIS无法自外围装置被传送到主机时，主机将无法请求外围装置施行任何动作，而外围装置会被视为无效的。通常而言，此为状态响应的问题且通常在韧体的控制下被实施。因此，若欲在外围装置没有韧体的情况下通过SATA差分信道从主机自外围装置写入韧体，须先克服状态响应的问题。
发明内容
因此，本发明的目的之一为提供一种在不使用外围装置中的微处理器的情况下，用以在一主机和一外围装置之间激活一实体信道的信号产生电路和其相关方法，以解决上述问题。
本发明的实施例提供了一种在一外围装置和一主机之间建立一序列传输信道的方法，该方法包含：提供耦接至该主机的一辅助装置以建立该主机和该辅助装置间的一序列传输信道；触发该主机和该辅助装置间的该序列传输信道以进入一power-down模式；以该外围装置取代该辅助装置使得该主机和该外围装置通过该序列传输信道而耦接；以及从该外围装置传送一指示指令至该主机其中以唤醒该序列传输信道。
在外围装置和主机之间建立序列传输信道的上述方法，由于先藉由辅助装置与主机之间建立主机和辅助装置间的序列传输信道，然后将外围装置取代该辅助装置使得主机和外围装置通过该序列传输信道而耦接，并从该外围装置传送一指示指令至该主机其中以唤醒该序列传输信道。从而，可以在外围装置不使用韧体的情况下建立并唤醒外围装置和主机之间的序列传输信道，也就相当于激活(enable)一实体信道。在此方法中，韧体可通过被激活的实体信道被写入至非易失存储器中。与公知方法比较起来，公知方法若欲在安装非易失存储器至电路板之前将韧体写入至非易失存储器中，则需要ROM写入器，比较起来根据本发明的信号产生电路以及相关方法节省了相当多的时间和制造成本。
附图说明
图1绘示了SATA规格中定义的频段外(out of band)信号。
图2为依据SATA标准的主机对装置Register FIS结构。
图3为依据SATA标准的装置对主机Register FIS结构。
图4为根据本发明的第一实施例的光驱的方块图。
图5为根据本发明的第二实施例的光驱的方块图。
图6为根据本发明的第三实施例的光驱的方块图。
图7为根据本发明的第四实施例的光驱的方块图。
图8为使用了根据本发明的实施例的自动传送反应功能的光驱的动作流程图。
图9为使用了根据本发明的实施例的方法的流程图。
符号说明：
110、210、310、410主机
115、215、315、415SATA主机端口
120、220、320、420光驱
121、221、321、421SATA装置端口
122、222、322、422微处理器
123、223、323、423非易失存储器
124、224、324、424触发产生器
125、225、325、425信号产生电路
128、228、328、428信号产生器
具体实施方式
请注意，为了简化起见，在下面实施例中的主机和外围装置皆为符合SATA标准的装置，而指示指令是以FIS做说明。而且，外围装置是以光驱举例说明。然而，这并非表示用以限制本发明，本发明可被施行至任何主机和外围装置间的序列传输信道，例如USB，SAS等。
请参照图4，图4为根据本发明的第一实施例的光驱120的方块图。光驱120包含一SATA装置端口121、一微处理器122、一非易失存储器123，以及一信号产生电路125。信号产生电路125包含触发产生器124以及一信号产生器128。而且，光驱120还通过SATA缆线耦接至主机110。主机110具有一SATA主机端口115，用以和光驱120的SATA装置端口121沟通。在此实施例中，光驱120并不具有储存于非易失存储器123中的任何韧体，或者虽具有韧体，但韧体的功能不健全。且主机110用以建立并激活主机110和光驱120间的序列传输信道使得韧体可被安装或更新至非易失存储器123。之后，借由执行被安装到非易失存储器123的韧体，微处理器122可以正常的运作以控制光驱120的动作。须注意的是，本发明可在不依赖微处理器122的情况下，借由任何其它硬件(未绘示)安装或更新韧体至非易失存储器123。由于此种激活为熟知此项技艺者所知晓，故在此不再赘述。
在本实施例中的序列传输信道为一SATA差分信道，但在其它实施例中，可为其它种类的序列传输信道。在一信道建立程序期间，主机110通过SATA主机端口115以及SATA装置端口121传送一控制信号Sin1至信号产生电路125。信号产生电路125的触发产生器124监测控制信号Sin1且可判定该控制信号属于多个重置信号：COMRESET，SOFTWARERESET，DEVICE RESET以及EXECUTEDEVICE DIAGNOSTIC中的一种。在此实施例中，触发产生器124为一定时器且当判定该控制信号Sin1为上述重置信号其中之一时，定时器即启动。此外，为了说明，在本实施例中的控制信号Sin1是以COMRESET信号作说明。当触发产生器124终止时，触发产生器124产生一触发信号St1。
在另一实施例中，于控制信号Sin1被输入至光驱120后，触发产生器124亦可侦测光驱120的Phy Ready状态。若侦测到Phy Ready状态，触发产生器124开始追踪预定周期的时间，且当触发产生器124终止时，触发产生器124产生一触发信号St1。
侦测到重置信号(COMRESET，SOFTWARERESET，DEVICE RESET以及EXECUTEDEVICE DIAGNOSTIC)或Phy Ready状态而产生的触发信号St1被输入到信号产生器128以产生指示指令Sr1。指示指令Sr1通过SATA主机端口115以及SATA装置端口121被送至主机110。指示指令Sr1被用以传输一Register FIS，其内容是回复主机目前碟机处于GOOD状态或BAD状态。GOOD状态或BAD状态告知主机110SATA差分信道的状态，且在通过被接收的Register FIS告知SATA差分信道的状态后，主机110可传送请求给光驱120。在此实施例中，前述重置信号、Phy Ready状态、GOOD状态、以及BAD状态皆遵守SATA规格，故在此不再赘述。
请参照图5，图5为根据本发明的第二实施例的光驱220的方块图。光驱220包含一SATA装置端口221、一微处理器222、一非易失存储器223以及一信号产生电路225。信号产生电路225包含一触发产器224以及一信号产生器228。此外，光驱220还通过SATA缆线耦接至主机210。主机210具有一SATA主机端口215，用以和光驱220的SATA装置端口221沟通。光驱220的功能和动作方式与前述的光驱120类似，唯一不同之处在于触发产生器224的动作，其差异如下所述。
在信道建立期间，主机210通过SATA主机端口215以及SATA装置端口221传送一控制信号Sin2至信号响应电路225的触发产生器224。触发产生器224监测控制信号Sin2且可判定该控制信号属于多个重置信号：COMRESET、SOFTWARERESET、DEVICE RESET以及EXECUTE DEVICE DIAGNOSTIC中的一种。当判定该控制信号Sin1为重置信号其中之一时，触发产生器224被激活并被允许接收外部触发信号Sext2。当外部触发信号Sext2传送一触发至触发产生器224时，触发产生器224产生一触发信号St2。在另一实施例中，在控制信号Sin2被输入至光驱220后，触发产生器224亦可侦测光驱220的Phy Ready状态。若侦测到Phy Ready状态，触发信号产生器220被激活并被允许接收外部触发信号Sext2。请注意，使光驱220可进入Phy Ready状态的正是控制信号Sin2。
然后，因为外部触发信号Sext2的触发而被产生的触发信号St2被输入至信号产生器228以产生指示指令Sr2。指示指令Sr2通过SATA主机端口215以及SATA装置端口221被送至主机210。指示指令Sr2被用以传输一Register FIS，其内容是回复主机目前光驱处于GOOD状态或BAD状态。GOOD状态或BAD状态告知主机210 SATA差分信道的状态，且在告知SATA差分信道的状态后，主机110可传送请求给光驱120。在此实施例中，重置信号、Phy Ready状态、GOOD状态、以及BAD状态的定义皆遵守SATA规格，故在此不再赘述。
请参照图6，图6为根据本发明的第三实施例的光驱320的方块图。光驱320包含一SATA装置端口321、一微处理器322、一非易失存储器323、以及一信号产生电路325。信号产生电路325包含一触发产生器324以及一信号产生器328。此外，光驱320还通过一SATA缆线被耦接至一主机310。主机310具有一SATA主机端口315，用以和光驱320的SATA装置端口321沟通。在此实施例中，光驱320并不具有储存于非易失存储器323中的任何韧体，或者虽具有韧体，但韧体的功能不健全。光驱320用以将主机310和光驱320之间的序列传输信道自power-down模式唤醒，使得韧体可被安装或更新至非易失存储器323。之后，借由执行被安装到非易失存储器323的韧体，微处理器322可以正常的运作以控制光驱320的动作。须注意的是，本发明可在不依赖微处理器322的情况下，借由任何其它硬件(未绘示)安装或更新韧体至非易失存储器323。由于此种激活为熟知此项技艺者所知晓，故在此不再赘述。
在本实施例中的序列传输信道为一SATA差分信道，但在其它实施例中，可为其它种类的序列传输信道。SATA差分信道可借由使用具有韧体的辅助光驱(未绘示)而进入power-down模式。也就是说，耦接至主机310的目标光驱320并不具有韧体，而具有韧体的辅助光驱亦耦接至主机310。因为辅助的光驱具有韧体，其可成功的使用韧体以提供SATA差分信道的状态至主机310。在主机310接收辅助光驱所提供的SATA差分信道状态之后，SATA差分信道可视为成功的被建立。然后，根据SATA标准，主机310或辅助光驱皆可询问对方(counterpart)以进入power-down模式。因为SATA差分信道被保留在power-down模式中，主机310和辅助光驱可被自由移除而不会终止SATA差分信道。
最后，不具有韧体的光驱320被耦接至主机310，而前述的程序使得主机310和光驱320之间的SATA差分信道处于power-down状态。在此实施例中，信号产生电路325的触发产生器324为一定时器，且当光驱320为power-on状态时，定时器开始追踪预定周期的时间。当结束时，触发产生器324还根据此产生触发信号St3。在另一实施例中，光驱320可产生一控制信号至触发产生器324。举例而言，当Phy Ready状态被侦测到时，控制信号被传送以通知触发产生器324此被侦测状态，触发产生器324还根据此产生触发信号St3。须注意的是，前述定时器的时间点仅用以举例，并非用以限制本发明。然后触发信号St3被输入至信号产生器328以产生指示指令Sr3。而指示指令Sr3通过SATA主机端口315以及SATA装置端口321被送至主机310。在此实施例中，指示指令Sr3传输一COMWAKE或是COMINIT信号唤醒存在的SATA差分信道以进入power-on模式。只要SATA差分信道进入Power-on模式，主机310便可开始传送需求至光驱320。在此实施例中，前述COMWAKE或是COMINIT信号、power-down模式以及power-on模式皆遵守SATA规格，故在此不再赘述。
请参照图7，图7为根据本发明的第四实施例的光驱的方块图420。光驱420包含一SATA装置端口421、一微处理器422、一非易失存储器423、以及一信号产生电路425。信号产生电路425包含一触发产生器424以及一信号产生器428。此外，光驱420还通过一SATA缆线被耦接至一主机410。主机410具有一SATA主机端口415，用以和光驱420的SATA装置端口421沟通。光驱420的功能和动作与光驱320类似，唯一的差异在于触发产生器424的动作，而此差异如下所述。
借由使用具有韧体的辅助光驱(未绘示)，SATA差分信道进入power-down模式。然后不具有韧体的光驱420被耦接至主机410以取代辅助光驱。前述的程序使得主机410以及光驱420之间的SATA差分信道为power-down模式。信号产生电路425的触发产生器424被用以接收一外部触发信号Sext4，且当外部触发信号Sext4传输被输入至触发产生器424的触发时，触发产生器424产生触发信号St4。在另一实施例中，触发产生器424亦被控制信号所激活并且可接收外部触发信号Sext4。举例来说，当Phy Ready状态被侦测到时，控制信号被传送以通知触发产生器424此被侦测的状态，借此允许触发产生器424接收外部触发信号Sext4。然后触发信号St4被输入至信号产生器428以产生传送COMWAKE或是COMINIT信号的指示Sr4以唤醒SATA差分信道进入power-on模式。指示Sr4通过SATA主机端口415以及SATA装置端口421而被送至主机410。只要SATA差分信道进入Power-on模式，主机410便可开始传送需求至光驱420。在此实施例中，前述COMWAKE或是COMINIT信号、power-down模式以及power-on模式皆遵守SATA规格，故在此不再赘述。
如前所述，本发明可主动激活主机和外围装置间的传输信道。当主机和外围装置间的序列传输信道被成功激活时主机可通过实体信道将外围装置的韧体安装至外围装置的非易失存储器中。然而，因为韧体可响应主机的装置状态以完成信道设定，在韧体被安装至外围装置后，前述的自动传送响应的功能便可被停止。请参照图8，图8为使用了根据本发明的实施例的自动传送反应功能的光驱的动作流程图。如图8所示，当启动(步骤510)时，光驱120自主机110通过SATA主机端口115以及SATA装置端口121接收一控制信号Sin1。触发产生器124监测控制信号Sin1是否为下列重置信号其中之一：COMRESET，SOFTWARERESET，DEVICE RESET以及EXECUTE DEVICE DIAGNOSTIC(步骤540)。若控制信号Sin1并非重置信号其中之一，触发产生器124忽略控制信号Sin1并进入步骤580。另一方面，若控制信号Sin1为重置信号其中之一，触发产生器124还用以确认自动传送响应功能是否失效(disable)(步骤550)。若自动传送响应功能失效，触发产生器124忽略控制信号Sin1并进入步骤580。相反的，若自动传送响应功能并未失效，触发产生器124在正确时间点产生触发信号St1(步骤560)。根据触发信号St1，指示Sr1将被信号产生器128所产生且被输出至主机110(步骤570)。
相反的，若光驱120的韧体已被安装至光驱120，光驱120可借由执行非易失存储器123中的已安装韧体施行其功能。在此情况下，控制信号Sin1是根据被执行的韧体而执行而不是自动传送响应功能失效(步骤520)。然后，执行的韧体将使自动传送响应功能失效(步骤530)。因此，此种情况下韧体是用以反应控制信号Sin1以响应一指示至主机110。须注意的是，图8所示的流程图亦适用于其它实际例，使得韧体被安装至光驱时，光驱将使自动传送响应功能失效。
请参照图9，图9为使用了根据本发明的实施例的方法的流程图。此方法用以激活一主机和一外围装置间的一实体信道，且外围装置并不具有韧体。虽然在此实施例中，实体信道为一SATA差分信道，但在其它实施例中实体信道可为其它序列传输信道。须注意的是，本方法并非利用Register FIS传送主机和外围装置间的状态信息。且在此实施例中是利用光驱作为外围装置以利说明。此方法的详细步骤如下所示：
步骤610：
使用具有韧体的辅助光驱并将其耦接至一主机。辅助光驱利用此韧体以在主机及辅助光驱之间建立一SATA差分信道。
步骤620：
触发主机以及辅助光驱间的SATA差分信道以利用主机或辅助光驱进入power down模式。
步骤630：
分离主机和辅助光驱，然后通过SATA差分信道主机连接至不具有韧体的目标光驱。因为SATA差分信道被维持在power-down模式，使用者不需要终止SATA差分信道便可自由的分离主机以及辅助光驱。目标光驱被激活后，目标光驱以及主机为power-down模式且目标光驱和主机之间的SATA差分信道被维持住。
步骤640：
主机或目标光驱传送一COMWAKE、COMINIT或COMRESET信号以唤醒SATA差分信道以进入一power-on模式。结果，主机和不具有韧体的目标光驱之间的差分信道被成功的建立。
本发明提供了一信号产生电路以及其相关方法，此电路及方法在外围装置不利用韧体的情况下，激活主机和外围装置间的序列传输信道。借此，韧体可借由被激活的序列传输信道被写入至非易失存储器。公知方法是利用ROM驱动器将韧体写入至非易失存储器，与公知方法比较起来，根据本发明的信号产生电路及其相关方法节省了大量的时间以及生产成本。
以上所述仅为本发明的较佳实施例，凡依本发明请求项所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (3)

1.一种在一外围装置和一主机之间建立一序列传输信道的方法，该方法包含：
提供耦接至该主机的一辅助装置以建立该主机和该辅助装置间的一序列传输信道；
触发该主机和该辅助装置间的该序列传输信道以进入一power-down模式；
以该外围装置取代该辅助装置使得该主机和该外围装置通过该序列传输信道而耦接；以及
从该外围装置传送一指示指令至该主机其中以唤醒该序列传输信道。
2.如权利要求1所述的方法，其中该序列传输信道遵守SATA协议。
3.如权利要求2所述的方法，其中该指示指令为一COMWAKE、COMINIT或COMRESET信号，用以唤醒该SATA差分信道以进入一power-on模式。
CN2008101449493A 2005-07-04 2006-07-04 在外围装置和主机之间建立序列传输信道的方法 Active CN101359311B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US59542405P 2005-07-04 2005-07-04
US60/595,424 2005-07-04
US11/307,046 2006-01-20
US11/307,046 US7752363B2 (en) 2005-07-04 2006-01-20 Signal generating circuit and related method for activating physical channel between host and peripheral device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100957865A Division CN100422968C (zh) 2005-07-04 2006-07-04 用以激活主机和外围装置之间的实体信道的信号产生电路及其相关方法

Publications (2)

Publication Number Publication Date
CN101359311A true CN101359311A (zh) 2009-02-04
CN101359311B CN101359311B (zh) 2010-06-02

Family

ID=37597507

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2006100957865A Expired - Fee Related CN100422968C (zh) 2005-07-04 2006-07-04 用以激活主机和外围装置之间的实体信道的信号产生电路及其相关方法
CN2008101449493A Active CN101359311B (zh) 2005-07-04 2006-07-04 在外围装置和主机之间建立序列传输信道的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2006100957865A Expired - Fee Related CN100422968C (zh) 2005-07-04 2006-07-04 用以激活主机和外围装置之间的实体信道的信号产生电路及其相关方法

Country Status (3)

Country Link
US (2) US7752363B2 (zh)
CN (2) CN100422968C (zh)
TW (1) TWI314266B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7818483B2 (en) * 2008-12-10 2010-10-19 Lsi Corporation Methods and apparatuses for improving SATA target device detection
CN101795284B (zh) * 2009-11-27 2013-11-06 西安奇维测控科技有限公司 Sata链接层发送数据通路及fifo存储优化的方法
CN102591825B (zh) * 2011-12-30 2014-12-03 记忆科技(深圳)有限公司 基于 sync 机制的sata 控制器与闪存控制器间的传输装置及方法
US9116694B2 (en) * 2012-09-26 2015-08-25 Intel Corporation Efficient low power exit sequence for peripheral devices
CN107463521B (zh) * 2016-06-06 2020-09-01 合肥沛睿微电子股份有限公司 固态硬盘控制装置与方法
CN111858438B (zh) * 2019-04-30 2022-03-01 瑞昱半导体股份有限公司 接口连接装置与方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442639A (en) * 1993-10-12 1995-08-15 Ship Star Associates, Inc. Method and apparatus for monitoring a communications network
TW247949B (en) * 1994-11-10 1995-05-21 Motorola Inc Data processor with transparent operation during a background mode and method therefor
US6374320B1 (en) * 1998-08-10 2002-04-16 Micron Technology, Inc Method for operating core logic unit with internal register for peripheral status
US6170043B1 (en) * 1999-01-22 2001-01-02 Media Tek Inc. Method for controlling an optic disk
JP2003186697A (ja) * 2001-12-19 2003-07-04 Nec Corp 周辺デバイス試験システム及び方法
US7552289B2 (en) * 2002-01-18 2009-06-23 Rasilient, Inc. Method and apparatus for arbitrating access of a serial ATA storage device by multiple hosts with separate host adapters
US6798342B2 (en) * 2002-06-26 2004-09-28 Honeywell International Inc. Security system with remote indication device
US7010672B2 (en) * 2002-12-11 2006-03-07 Infineon Technologies Ag Digital processor with programmable breakpoint/watchpoint trigger generation circuit
US20040193737A1 (en) * 2003-03-31 2004-09-30 Huffman Amber D. Apparatus, method and system to couple one or more hosts to a storage device using unique signal from host
US7523235B2 (en) * 2003-06-11 2009-04-21 Lsi Corporation Serial Advanced Technology Attachment (SATA) switch
JP4387815B2 (ja) * 2004-01-30 2009-12-24 富士通株式会社 シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス
TWI237761B (en) * 2004-04-09 2005-08-11 Mediatek Inc Method for updating a firmware code stored in a non-volatile memory and related device
US20050289364A1 (en) * 2004-06-29 2005-12-29 Intel Corporation Method and apparatus for performing a staggered spin-up process for serial advanced technology attachment devices
JP2006099913A (ja) * 2004-09-30 2006-04-13 Hitachi Global Storage Technologies Netherlands Bv ディスク装置及びその制御方法
KR101100296B1 (ko) * 2005-01-31 2011-12-30 삼성전자주식회사 오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치
US20060277331A1 (en) * 2005-05-18 2006-12-07 Priborsky Anthony L Communication using bit replication

Also Published As

Publication number Publication date
TWI314266B (en) 2009-09-01
US20100228899A1 (en) 2010-09-09
US20070005855A1 (en) 2007-01-04
US9182920B2 (en) 2015-11-10
TW200703015A (en) 2007-01-16
CN101359311B (zh) 2010-06-02
US7752363B2 (en) 2010-07-06
CN1892624A (zh) 2007-01-10
CN100422968C (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
CN101359311B (zh) 在外围装置和主机之间建立序列传输信道的方法
KR100833176B1 (ko) 착탈가능 전자회로 카드들의 모듈들간의 효율적 접속
JP2003050772A (ja) Ｕｓｂ複合デバイス及びその実現方法
CN102124454A (zh) 通用串行总线(usb)远程唤醒
CN103543961A (zh) 一种基于PCIe的存储扩展系统及存储扩展方法
US20100088454A1 (en) Bridging device with power-saving function
CN103176932A (zh) 一种dma数据传输方法及系统
CN107844165A (zh) 硬盘热插拔实现装置
CN112951315A (zh) 一种兼容nvme\ahci双协议硬盘测试装置及方法
JP6508912B2 (ja) ストレージシステム、ストレージ装置、及びストレージシステムの非信号分析方法
JP4450692B2 (ja) Ｕｓｂ接続システムとｕｓｂ機器、及びホスト
CN109101249A (zh) 一种cpld的烧录方法、装置及存储卡
WO2005076144B1 (en) Electronic device and methods of implementing the 1-wire protocol using an interrupt
JP2000293485A (ja) 通信インターフェース
US7228457B2 (en) Performing diagnostic operations upon a data processing apparatus with power down support
CN103019619A (zh) 一种磁盘插拔控制方法及装置
US20100250791A1 (en) Low power physical layer for SATA and SAS transceivers
US7900028B2 (en) Method for initializing bus device
CN100592258C (zh) 支持自启动的存储卡
CN112925730B (zh) 一种PCIe设备链路训练控制方法及系统
US20090276645A1 (en) Relay device
CN109739564B (zh) 一种电子设备及控制方法
CN102073457B (zh) 用于一电脑系统的储存控制方法及其相关储存控制装置
CN100426889C (zh) 网元复位方法及其系统
CN115408321A (zh) 接口电路及其控制方法、信号传输系统和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant