KR101100296B1 - 오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치 - Google Patents

오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치 Download PDF

Info

Publication number
KR101100296B1
KR101100296B1 KR1020050008679A KR20050008679A KR101100296B1 KR 101100296 B1 KR101100296 B1 KR 101100296B1 KR 1020050008679 A KR1020050008679 A KR 1020050008679A KR 20050008679 A KR20050008679 A KR 20050008679A KR 101100296 B1 KR101100296 B1 KR 101100296B1
Authority
KR
South Korea
Prior art keywords
signal
signaling
test
controller
generated
Prior art date
Application number
KR1020050008679A
Other languages
English (en)
Other versions
KR20060087827A (ko
Inventor
정우성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050008679A priority Critical patent/KR101100296B1/ko
Priority to US11/338,219 priority patent/US7587294B2/en
Priority to TW095103399A priority patent/TWI324301B/zh
Publication of KR20060087827A publication Critical patent/KR20060087827A/ko
Application granted granted Critical
Publication of KR101100296B1 publication Critical patent/KR101100296B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06Q—DECORATING TEXTILES
    • D06Q1/00—Decorating textiles
    • D06Q1/10—Decorating textiles by treatment with, or fixation of, a particulate material, e.g. mica, glass beads
    • D—TEXTILES; PAPER
    • D05—SEWING; EMBROIDERING; TUFTING
    • D05B—SEWING
    • D05B35/00—Work-feeding or -handling elements not otherwise provided for
    • D05B35/06—Work-feeding or -handling elements not otherwise provided for for attaching bands, ribbons, strips, or tapes or for binding

Abstract

오.오.비 시그널링의 자가 테스트 기능을 가진 사타 전자 장치 및 테스트 방법을 제공한다. 본 발명에 따르면, 사타 전자 장치는 오.오.비. 시그널링을 위한 제어 신호들을 순차적으로 발생하고 서로 송수신하는 타겟 시그널링 제어부와 테스트 시그널링 제어부를 포함한다. 또한, 타겟 시그널링 제어부와 테스트 시그널링 제어부 사이에 송수신 되는 오.오.비. 시그널링을 위한 제어 신호들의 송수신 흐름을 제어하는 테스트 흐름 제어부, 그리고 오.오.비. 시그널링을 위한 제어 신호들에 대응하는 아날로그 신호를 생성하여 송수신하는 아날로그 신호 처리부를 포함한다. 아날로그 신호 처리부에서 송신된 아날로그 신호는 루프되어 다시 아날로그 신호 처리부에서 수신된다.

Description

오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치{SATA device having self-test function for OOB signaling}
도 1은 종래 기술에 따른 호스트 플랫폼 및 디바이스 플랫폼의 SATA 전자 장치를 개략적으로 나타내는 블럭도이다.
도 2는 종래 기술에 따른 사타 전자 장치의 호스트 플랫폼 및 디바이스 플랫폼에서 제어 신호들이 송수신 되는 것을 나타낸다.
도 3는 본 발명의 일 실시예에 따른 사타 전자 장치를 나타내는 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 사타 전자 장치의 테스트 방법을 나타내는 플로우 차트이다.
* 도면의 주요 부분에 대한 설명*
131: SATA 아날로그 신호 처리부 120: SATA 제어부
122: 타겟 시그널링 제어부 123: 테스트 흐름 제어부
124: 테스트 시그널링 제어부 121: 링크 및 전송부
본 발명은 사타(SATA) 인터페이스를 포함하는 전자 장치에 관한 것으로, 좀 더 구체적으로는 자가 테스트 기능을 가진 사타(SATA) 전자 장치 및 테스트 방법에 관한 것이다.
사타(SATA: Serial AT attachment) 인터페이스에서는 원활한 통신 링크를 형성하기 위한 초기 연결 동작(Power-on sequence)과 파워 절약모드 등의 몇 가지 경우에 아웃 오브 밴드 시그널링(Out of Band Signaling, 이하 오.오.비. 시그날링)을 한다. 오.오.비. 시그날링에서는 1.5Gbps, 3Gbps, 또는 6Gbps 등의 물리적인 속도를 가진 신호를 직접 이용하는 대신, 버스트 신호(Burst Signal)의 개수 및 온/오프 구간의 간격을 사용하여 신호를 전달한다.
도 1는 호스트 플랫폼 및 디바이스 플랫폼의 사타(SATA) 전자 장치를 개략적으로 나타내는 블럭도이다. 도 2는 사타 전자 장치의 호스트 플랫폼 및 디바이스 플랫폼에서 제어 신호들이 송수신 되는 것을 나타낸다. 도 1 및 도 2 를 참조하면, 호스트 플랫폼(20)은 호스트 응용 시스템(21), 호스트 제어부(22), 그리고 사타(SATA) 아날로그 회로(23)를 포함한다. 디바이스 플랫폼(10)은 디바이스 응용시스템(11), 디바이스 제어부(12), 그리고 사타(SATA) 아날로그 회로(13)를 포함한다. 호스트 플랫폼(20)과 디바이스 플랫폼(10)은 사타(SATA) 케이블(30)를 통해 연결된다.
오.오.비. 시그날링을 통한 사타(SATA) 송수신의 초기화 과정은 다음과 같다. 호스트 플랫폼(20)의 호스트 제어부(22)는 컴리셋 신호(COMRESET)를 사타 아날로그 회로(23)로 보낸다. 사타 아날로그 회로(23)는 컴리셋 신호(COMREST)를 아날 로그 형태로 사타 케이블(30)을 통하여 디바이스 플랫폼(10)으로 송신한다. 디바이스 플랫폼(10)의 디바이스 제어부(12)는 사타 아날로그 회로(13)를 거쳐 수신된 컴리셋 신호(COMRESET)를 확인하고, 컴인잇 신호(COMINIT)를 사타 아날로그 회로(13)로 보낸다. 사타 아날로그 회로(13)는 컴인잇 신호(COMINIT)를 아날로그 형태로 사타 케이블(30)를 통하여 호스트 플랫폼(20)으로 송신한다. 호스트 플랫폼(20)의 호스트 제어부(22)에서는 수신된 컴인잇 신호(COMINIT)를 확인하고, 컴웨이크 신호(COMWAKE)를 디바이스 플랫폼(10)으로 송신하도록 한다. 디바이스 플랫폼의 디바이스 제어부(12)에서는 수신된 컴웨이크 신호(COMWAKE)를 확인하고, 컴웨이크 신호(COMWAKE)를 호스트 플랫폼(20)으로 송신하도록 한다. 이와 마찬가지로, 디바이스 플랫폼(10)과 호스트 플랫폼(20)은 통신 속도를 맞추기 위해 프리미티브(ALIGN)를 주고 받은 후 각각 대기 신호(Phy_Ready)를 생성함으로써 초기화 과정을 마친다.
컴리셋 신호(COMRESET)는 항상 호스트 플랫폼(20)에서 생성되며, 디바이스 플랫폼(10)을 리셋시킨다. 컴인잇 신호(COMINIT)는 항상 디바이스 플랫폼(10)에서 생성되며, 통신 초기화를 요청하는 신호이다. 컴인잇 신호(COMINIT)는 전기적으로 컴리셋 신호(COMRESET)와 동일한다. 컴웨이크 신호(COMWAKE) 및 프리미티브(ALIGN)는 호스트 플랫폼(20)과 디바이스 플랫폼(10) 모두에서 생성된다.
이러한 오.오.비. 시그날링을 테스트 하기 위해서는 사타(SATA) 표준 사양에 따라 생성된 버스트 신호를 테스트 대상(test target)에 인가하고, 적절한 오.오.비. 시그널링이 이루어졌는지 판단하여야 한다. 따라서, 테스트 대상과 직렬 통신이 가능한 아날로그 회로 (즉, 피지컬 레이어:Physical Layer)를 포함하는 외부 테스트 장비가 있어야 한다.
본 발명의 목적은 외부 테스트 장비 없이 오.오.비. 시그날링 자가 테스트가 가능한 사타 전자 장치 및 테스트 방법을 제공하는 것이다.
상술한 기술적 과제를 해결하기 위한 사타 전자 장치를 제공한다. 이 전자 장치는 오.오.비. 시그널링을 위한 제어 신호들을 순차적으로 발생하는 타겟 시그널링 제어부; 상기 타겟 시그널링 제어부와 오.오.비. 시그널링을 하기 위한 소정의 제어 신호들을 순차적으로 발생하는 테스트 시그널링 제어부; 상기 타겟 시그널링 제어부와 상기 테스트 시그널링 제어부 사이에 송수신 되는 상기 오.오.비. 시그널링을 위한 제어 신호들의 송수신 흐름을 제어하는 테스트 흐름 제어부; 그리고 상기 테스트 흐름 제어부로부터 상기 오.오.비. 시그널링을 위한 제어 신호들에 대응하는 아날로그 신호를 발생하고, 수신된 아날로그 신호를 상기 오.오.비. 시그널링을 위한 제어 신호들로 변환하여 상기 테스트 흐름 제어부로 전달하는 아날로그 신호 처리부를 포함한다. 이 경우에, 상기 아날로그 신호 처리부는 송신된 상기 아날로그 신호를 다시 수신하도록 구성된다.
일 실시예에 있어서, 상기 테스트 시그널링 제어부가 발생하는 오.오.비. 시그널링을 위한 제어신호들은 컴리셋 신호(COMRESET), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 포함한다. 그리고, 상기 타겟 시그널링 제어부가 발생하는 오.오.비. 시그널링을 위한 제어신호들은 컴인잇 신호(COMINIT), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 포함한다.
다른 실시예에 있어서, 상기 타겟 시그널링 제어부가 발생하는 오.오.비. 시그널링을 위한 제어신호들은 컴리셋 신호(COMRESET), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 포함한다. 그리고 상기 테스트 시그널링 제어부가 발생하는 오.오.비. 시그널링을 위한 제어신호들은 컴인잇 신호(COMINIT), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 포함한다.
일 실시예에 있어서, 상기 테스트 흐름 제어부는 상기 오.오.비. 시그널링을 위한 제어 신호들이 일정 시간동안 발생되지 않을 때에는 상기 오.오.비. 시그널링을 중단시키고 에러 신호를 발생한다.
일 실시예에 있어서, 상기 테스트 흐름 제어부는 상기 오.오.비. 시그널링을 위한 제어 신호들이 순차적로 모두 발생된 경우에는 테스트 성공 신호를 발생한다.
일 실시예에 있어서, 상기 테스트 흐름 제어부는 상기 오.오.비. 시그널링을 위한 제어 신호들이 일정 시간동안 발생되지 않는 때에는 상기 오.오.비. 시그널링을 중단시키고 에러 신호를 발생한다.
일 실시예에 있어서, 상기 테스트 흐름 제어부는 상기 오.오.비. 시그널링을 위한 제어 신호들이 순차적으로 모두 발생된 경우에는 테스트 성공 신호를 발생한다.
일 실시예에 있어서, 상기 아날로그 신호 처리부는 송신된 상기 아날로그 신 호를 되돌림 회로를 통해서 다시 수신하도록 구성된다.
상술한 기술적 과제를 해결하기 위한 사타 전자 장치의 테스트 방법을 제공한다. 이 방법은 오.오.비 시그날링을 위한 제어 신호를 발생하는 단계; 상기 제어 신호의 전달 경로를 설정하는 단계; 상기 제어 신호에 대응하는 응답 신호가 발생되었는지 여부를 판단하는 단계; 상기 응답 신호가 발생된 경우에는 상기 응답 신호의 전달 경로를 설정하고, 상기 응답 신호가 발생되지 않은 경우에는 에러 신호를 발생하는 단계; 대기 신호(PHY_ready)가 발생되었는지 여부를 판단하는 단계; 그리고 상기 대기 신호가 발생된 경우에는 테스트 성공 신호를 발생하고, 상기 대기 신호가 발생되지 않은 경우에는 상기 오.오.비 시그날링을 위한 제어 신호를 발생하는 단계를 포함한다.
일 실시예에 있어서, 상기 오.오.비. 시그널링을 위한 제어신호를 발생하는 단계는 컴리셋 신호(COMRESET), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 각각 발생하는 단계를 포함한다. 그리고 상기 응답 신호가 발생하였는지 여부를 판단하는 단계는 컴인잇 신호(COMINIT), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)가 각각 발생되었는지 여부를 판단한다.
다른 실시예에 있어서, 상기 오.오.비. 시그널링을 위한 제어신호를 발생하는 단계는 컴인잇 신호(COMINIT), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 각각 발생하는 단계 포함한다. 또한, 상기 응답 신호가 발생하였는지 여부를 판단하는 단계는 컴리셋 신호(COMRESET), 컴 웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)가 각각 발생되었는지 여부를 판단한다.
본 발명의 예시적인 실시예들이 참조 도면에 의거하여 이하 상세히 설명될 것이다.
(실시예)
도 3은 본 발명의 일 실시예에 따라 SATA 전자 장치를 나타내는 블럭도이다. 도 3을 참조하면, 사타(SATA) 전자 장치(100)는 사타(SATA: serial AT attatchment) 아날로그 신호 처리부(131), SATA 제어부(120), 그리고 응용 시스템(110)를 포함한다. 사타 제어부(120)는 응용 시스템(110)으로부터 전달된 데이타를 패킷 형태로 만들어 사타 아날로그 신호 처리부(131)를 통해 송신하거나, 사타 아날로그 신호 처리부(131)로부터 전달된 패킷 형태의 데이타에서 필요한 데이타를 추출하여 응용시스템(110)에 전달한다.
사타 아날로그 신호 처리부(131)는 사타 제어부(120)의 제어에 따라 아날로그 신호를 생성하여 외부로 송신하거나, 외부로부터 아날로그 신호를 수신하여 노이즈 제거등의 신호 처리를 하여 사타 제어부(120)에 전달한다.
사타 제어부(120)는 타겟 시그널링 제어부(140, Target OOB Control), 테스트 흐름 제어부(123, Self OOB flow Control), 테스트 시그널링 제어부(124, Test OOB Control), 그리고 링크 및 전송부(121, Link and Transport)를 포함한다.
정상적인 동작을 하는 노말 모드에서, 링크 및 전송부(121)는 응용 시스템으로부터 전달된 정보 데이타를 프레임 정보 구조(Frame Information Structure, 이 하 "FIS")로 구성한다. 이후, 프로토콜에 맞춰 제어 데이타를 생성하여 타겟 시그널링 제어부(122)에 보낸다. 또한, 타겟 시그널링 제어부(122)로부터 수신된 데이타에서 FIS를 추출하여 응용 시스템에 전달한다. 본 발명에 따른 사타 전자 장치의 데이타 송수신은 1.0 버전의 개정판 사타 사양서(1.0 revision of the Serial ATA II:Electrical Specification)의 규정에 따른다.
도 4는 본 발명의 일 실시예에 따른 사타 전자 장치의 테스트 방법을 나타내는 플로우 차트이다. 이하, 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 사타(SATA) 전자 장치의 디바이스 플랫폼의 오.오.비. 시그날링을 테스트 하는 과정을 상세히 설명한다.
도 3을 참조하면, 디바이스 플랫폼이 테스트 타겟이므로 타겟 시그널링 제어부(122)은 디바이스 사타(SATA) 디지탈 회로로 구성된다. 테스트 시그널링 제어부(124)는 호스트 사타(SATA) 디지탈 회로로 구성된다. 테스트 흐름 제어부(123)는 테스트 시그널링 제어부(124), 타겟 시그널링 제어부(122), 그리고 아날로그 신호 처리부(131) 사이의 신호 및 데이타 흐름을 제어한다.
도 4를 참조하면, 테스의 모드에서 테스트 흐름 제어부(123)는 OOB 시그널링과 관계 없는 신호들은 차단시키고, 타겟 시그널링 제어부(122)와 테스트 시그널링 제어부(124)를 동시에 또는 순차적으로 리셋시킨다(S100). 테스트 시그널링 제어부(124)는 컴리셋 신호(COMRESET)를 생성하여 테스트 흐름 제어부(123)로 보낸다(S200). 테스트 흐름 제어부(123)는 컴리셋 신호(COMRESET)를 아날로그 신호 처리부(131)에 전달한다. 또한, 테스트 흐름 제어부(123)는 아날로그 신호 처리부(131) 와 아날로그 신호 처리부(131)에서 송신된 후 루프(133)되어 다시 아날로그 신호 처리부(131)에 수신된 컴리셋 신호(COMRESET)를 타겟 시그널링 제어부(122)로 보낸다(S300). 이 경우에, 상기 아날로그 신호 처리부(131)에서 송신된 신호를 다시 수신하도록 루프(133)시키기 위해서 일반적인 되돌림 회로를 사용할 수 있다.
상기 타겟 시그널링 제어부(122)는 컴리셋 신호(COMRESET)가 적합한 신호인지 판단한 후, 응답 신호로써 컴인잇 신호(COMINIT)를 생성한다(S400). 컴인잇 신호(COMINIT)는 테스트 흐름 제어부(123)를 통해 아날로그 신호 처리부(131)에 전달된다. 이 때, 테스트 흐름 제어부(123)는 아날로그 신호 처리부(131)에서 송신된 후 루프되어 다시 아날로그 신호 처리부(131)에 수신된 컴인잇 신호(COMINIT)가 테스트 시그널링 제어부(124)에 전달되도록 한다(S500).
테스트 시그널링 제어부(124)는 컴인잇 신호(COMINIT)가 적절한지 판단하여 적합한 신호로 판단되면, 컴웨이크 신호(COMWAKE)를 생성한다. 컴웨이크 신호(COMWAKE)는 컴리셋 신호(COMRESET)와 마찬가지로 테스트 흐름 제어부(123)를 거쳐 아날로그 신호 처리부(131)에서 송신된 후 루프(133)되어 다시 아날로그 신호 처리부(131)에서 수신된다. 이 후, 컴웨이크 신호(COMWAKE)는 타겟 시그널링 제어부(122)로 전달된다. 상기 아날로그 신호 처리부(131)에서 송신된 신호를 다시 수신하도록 루프(133)시키기 위해서 일반적인 되돌림 회로를 사용할 수 있다.
타겟 시그널링 제어부(122)는 테스트 시그널링 제어부(124)로부터의 컴웨이크 신호(COMWAKE)가 적절한지 판단하여, 컴웨이크 신호(COMWAKE)를 생성한다. 이 경우에 소정 시간 동안 컴웨이크 신호(COMWAKE)가 생성되지 않으면 테스트가 중지 된다(S401).
타겟 시그널링 제어부(122)로부터의 컴웨이크 신호(COMWAKE)는 컴인잇 신호(COMINIT)와 마찬가지로 테스트 시그널링 제어부(124)로 전달된다. 컴웨이크 신호(COMWAKE)가 송수신 되는 동안, 테스트 흐름 제어부(123)는 아날로그 신호 처리부(131), 타겟 시그널링 제어부(122), 그리고 테스트 시그널링 제어부(124)의 연결을 조절하여 신호의 흐름을 제어한다.
이 후, 얼라인 프리미티브(ALIGN)가 테스트 시그널링 제어부(124)에서 생성되어 컴리셋 신호(COMRESET)와 마찬가지로 타겟 시그널링 제어부(122)로 송신된다. 또한, 타겟 시그널링 제어부(122)는 테스트 시그널링 제어부(124)로부터의 얼라인 프리미티브(ALIGN)가 적절하다고 판단되면, 얼라인 프리미티브(ALIGN)를 생성하여 컴인잇 신호(COMINIT)와 같은 경로를 통해 테스트 시그널링 제어부(124)로 전달한다.
얼라인 프리미티브(ALIGN)의 송수신이 정상적으로 완료되면, 테스트 시그널링 제어부(124) 및 타겟 시그널링 제어부(122)에서 순차적으로 대기 신호(PHY-ready)를 생성하여 테스트 흐름 제어부(123)에 전달한다(S600). 대기 신호(PHY-ready)에 응답하여, 테스트 흐름 제어부(123)는 OOB 시그날링 테스트가 성공적으로 수행되었음을 알리는 신호를 생성한다(S700).
테스트가 진행되는 동안, 각 단계별로 적절한 신호가 소정 시간내에 테스트 흐름 제어부(123)에 전달되지 않는 등 OOB 시그날링 테스트가 성공적으로 수행되지 않으면, 에러가 발생한 것으로 간주하여 테스트가 중지된다(S401).
이하, 본 발명의 다른 실시예에 따른 SATA 장치를 이용하여 호스트 플랫폼의 오.오.비. 시그날링을 테스트 하는 과정을 상세히 설명한다.
다시 도 3을 참조하면, 호스트 플랫폼이 테스트 타겟이므로 타겟 시그널링 제어부(122)은 호스트 사타 디지탈 회로로 구성된다. 테스트 시그널링 제어부(124)는 디바이스 SATA 디지탈 회로로 구성된다.
다시 도 4를 참조하면, 테스트 모드에서 테스트 흐름 제어부(123)는 오.오.비. 시그널링과 관계 없는 신호들은 차단시키고, 타겟 시그널링 제어부(122)와 테스트 시그널링 제어부(124)를 동시에 또는 순차적으로 리셋시킨다(S100).
타겟 시그널링 제어부(122)는 컴리셋 신호(COMRESET)를 생성하여 테스트 흐름 제어부(123)로 보낸다(S200). 테스트 흐름 제어부(123)는 컴리셋 신호(COMRESET)를 아날로그 신호 처리부(131)에 전달한다. 또한, 테스트 흐름 제어부(123)는 아날로그 신호 처리부(131)에서 송신된 후 루프되어 다시 아날로그 신호 처리부(131)에 수신된 컴리셋 신호(COMRESET)를 테스트 시그널링 제어부(124)로 보낸다(S300).
상기 테스트 시그널링 제어부(124)는 컴리셋 신호(COMRESET)가 적합한 신호인지 판단하여 적합하다면, 컴인잇 신호(COMINIT)를 생성하여 테스트 흐름 제어부(123)에 전달한다(S400). 테스트 흐름 제어부(123) 및 아날로그 신호 처리부(131)를 거쳐 루프되어 돌아온 컴인잇 신호(COMINIT)가 타겟 시그널링 제어부(122)에 전달되도록 한다(S500).
타겟 시그널링 제어부(122)는 컴인잇 신호(COMINIT)가 적절한지 판단하여, 적합한 신호로 판단되면 컴웨이크 신호(COMWAKE)를 생성한다. 컴웨이크 신호(COMWAKE)는 컴리셋 신호(COMRESET)와 마찬가지로 테스트 흐름 제어부(123), 그리고 아날로그 신호 처리부(131)를 거쳐 테스트 시그널링 제어부(124)로 전달된다.
테스트 시그널링 제어부(124)은 타겟 시그널링 제어부(122)로부터의 컴웨이크 신호(COMWAKE)가 적절한지 판단하여 컴웨이크 신호(COMWAKE)를 생성한다. 이 경우에 소정 시간 동안 컴웨이크 신호(COMWAKE)가 생성되지 않으면, 테스트가 중지 된다(S401). 테스트 시그널링 제어부(124)로부터의 컴웨이크 신호(COMWAKE)는 다시 타겟 시그널링 제어부(122)로 전달된다.
이 후, 얼라인 프리미티브 (ALIGN)가 타겟 시그널링 제어부(122)에서 생성되어 컴리셋 신호(COMRESET)와 마찬가지로 테스트 시그널링 제어부(124)로 송신된다. 또한, 타겟 시그널링 제어부(122)로부터의 얼라인 프리미티브 (ALIGN)가 적절한 신호인 경우, 테스트 시그널링 제어부(124)는 얼라인 프리미티브 (ALIGN)를 생성하여, 컴인잇 신호(COMINIT)와 마찬가지로 타겟 시그널링 제어부(122)로 송신한다.
얼라인 프리미티브 (ALIGN)의 송수신이 정상적으로 완료되면, 타겟 시그널링 제어부(122) 및 테스트 시그널링 제어부(124)에서 순차적으로 대기 신호(PHY-ready)를 생성하여 테스트 흐름 제어부(123)에 전달한다(S600). 테스트 흐름 제어부(123)는 OOB 시그날링 테스트가 성공적으로 수행되었음을 알리는 신호를 생성한다(S700).
이 경우에도, 각 단계별로 적절한 신호가 소정 시간내에 테스트 흐름 제어부(123)에 전달되지 않으면, 테스트가 중지되고 에러 신호가 발생된다(S401).
본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 특수한 테스트 장비를 사용하지 않고 내장 모듈을 통해 사타 전자 장치의 오.오.비. 시그날링을 테스트 할 수 있다. 따라서, 테스트 비용을 절감하고 수율을 높일 수 있다.

Claims (16)

  1. 오.오.비. 시그널링을 위한 제어 신호들을 순차적으로 발생하는 타겟 시그널링 제어부;
    상기 타겟 시그널링 제어부와 오.오.비. 시그널링을 하기 위한 소정의 제어 신호들을 순차적으로 발생하는 테스트 시그널링 제어부;
    상기 타겟 시그널링 제어부와 상기 테스트 시그널링 제어부 사이에 송수신 되는 상기 오.오.비. 시그널링을 위한 제어 신호들의 송수신 흐름을 제어하는 테스트 흐름 제어부; 그리고
    상기 테스트 흐름 제어부로부터 상기 오.오.비. 시그널링을 위한 제어 신호들에 대응하는 아날로그 신호를 발생하고, 수신된 아날로그 신호를 상기 오.오.비. 시그널링을 위한 제어 신호들로 변환하여 상기 테스트 흐름 제어부로 전달하는 아날로그 신호 처리부를 포함하는 사타 전자 장치.
  2. 제 1항에 있어서,
    상기 아날로그 신호 처리부는 상기 아날로그 신호 처리부로부터 송신된 아날로그 신호를 다시 수신하도록 구성되고,
    상기 수신된 아날로그 신호는 오.오.비. 시그널링을 위한 제어 신호인 것을 특징으로 하는 사타 전자 장치.
  3. 제 1항에 있어서,
    상기 테스트 시그널링 제어부가 발생하는 오.오.비. 시그널링을 위한 제어신 호들은 컴리셋 신호(COMRESET), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 포함하는 것을 특징으로 하는 사타 전자 장치.
  4. 제 3항에 있어서,
    상기 타겟 시그널링 제어부가 발생하는 오.오.비. 시그널링을 위한 제어신호들은 컴인잇 신호(COMINIT), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 포함하는 것을 특징으로 하는 사타 전자 장치.
  5. 제 1항에 있어서,
    상기 테스트 시그널링 제어부가 발생하는 오.오.비. 시그널링을 위한 제어신호들은 컴인잇 신호(COMINIT), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 포함하는 것을 특징으로 하는 사타 전자 장치.
  6. 제 5항에 있어서,
    상기 타겟 시그널링 제어부가 발생하는 오.오.비. 시그널링을 위한 제어신호들은 컴리셋 신호(CORESET), 컴웨이크 신호(COMWAKE), 얼라인 프리미티브(ALIGN), 그리고 대기 신호(PHY_Ready)를 포함하는 것을 특징으로 하는 사타 전자 장치.
  7. 제 4 항에 있어서,
    상기 테스트 흐름 제어부는 상기 오.오.비. 시그널링을 위한 제어 신호들이 일정 시간동안 발생되지 않을 때에는 상기 오.오.비. 시그널링을 중단시키고 에러 신호를 발생하는 것을 특징으로 하는 사타 전자 장치.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 테스트 흐름 제어부는 상기 오.오.비. 시그널링을 위한 제어 신호들이 일정 시간동안 발생되지 않는 때에는 상기 오.오.비. 시그널링을 중단시키고 에러 신호를 발생하는 것을 특징으로 하는 사타 전자 장치.
  10. 삭제
  11. 제 2 항에 있어서,
    상기 아날로그 신호 처리부는 상기 아날로그 처리부로부터 송신된 아날로그 신호를 되돌림 회로를 통해서 다시 수신하도록 구성되고,
    상기 수신된 아날로그 신호는 오.오.비. 시그널링을 위한 제어 신호인 것을 특징으로 하는 사타 전자 장치.
  12. 오.오.비 시그날링을 위한 제어 신호를 발생하는 단계;
    상기 제어 신호의 전달 경로를 설정하는 단계;
    상기 제어 신호에 대응하는 응답 신호가 발생되었는지 여부를 판단하는 단계;
    상기 응답 신호가 발생된 경우에는 상기 응답 신호의 전달 경로를 설정하고, 상기 응답 신호가 발생되지 않은 경우에는 에러 신호를 발생하는 단계;
    대기 신호(PHY_ready)가 발생되었는지 여부를 판단하는 단계; 그리고
    상기 대기 신호가 발생된 경우에는 테스트 성공 신호를 발생하고, 상기 대기 신호가 발생되지 않은 경우에는 상기 오.오.비 시그날링을 위한 제어 신호를 발생하는 단계를 포함하는 사타 전자 장치의 테스트 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020050008679A 2005-01-31 2005-01-31 오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치 KR101100296B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050008679A KR101100296B1 (ko) 2005-01-31 2005-01-31 오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치
US11/338,219 US7587294B2 (en) 2005-01-31 2006-01-24 SATA device having self-test function for OOB-signaling
TW095103399A TWI324301B (en) 2005-01-31 2006-01-27 Serial at attachment ata evice and method for testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008679A KR101100296B1 (ko) 2005-01-31 2005-01-31 오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치

Publications (2)

Publication Number Publication Date
KR20060087827A KR20060087827A (ko) 2006-08-03
KR101100296B1 true KR101100296B1 (ko) 2011-12-30

Family

ID=36815613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008679A KR101100296B1 (ko) 2005-01-31 2005-01-31 오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치

Country Status (3)

Country Link
US (1) US7587294B2 (ko)
KR (1) KR101100296B1 (ko)
TW (1) TWI324301B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752363B2 (en) * 2005-07-04 2010-07-06 Mediatek Inc. Signal generating circuit and related method for activating physical channel between host and peripheral device
TWI306195B (en) * 2006-04-07 2009-02-11 Lite On It Corp Device and method for generating predetermined signal patterns
CN101311906B (zh) * 2007-05-22 2011-09-28 鸿富锦精密工业（深圳）有限公司 Sata接口测试装置及测试方法
US7818483B2 (en) * 2008-12-10 2010-10-19 Lsi Corporation Methods and apparatuses for improving SATA target device detection
US20100250791A1 (en) * 2009-03-27 2010-09-30 Lsi Corporation Low power physical layer for SATA and SAS transceivers
US9621964B2 (en) 2012-09-30 2017-04-11 Oracle International Corporation Aborting data stream using a location value

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040123002A1 (en) 2002-12-19 2004-06-24 Bennett Joseph A. Connecting storage devices to a processor-based device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020834B2 (en) * 2001-10-18 2006-03-28 Via Technologies, Inc. Circuit and signal encoding method for reducing the number of serial ATA external PHY signals
US20030148801A1 (en) * 2002-02-01 2003-08-07 Klaus-Peter Deyring Signalling protocol for signalling start of reset processing in serial ATA bus protocol
US7039064B1 (en) * 2002-02-08 2006-05-02 Lsi Logic Corporation Programmable transmission and reception of out of band signals for serial ATA
WO2004023268A2 (en) * 2002-09-06 2004-03-18 Silicon Image, Inc. Method and apparatus for double data rate serial ata phy interface
US7120557B2 (en) * 2003-04-25 2006-10-10 Lsi Logic Corporation Systems and methods for analyzing data of a SAS/SATA device
US7254732B2 (en) * 2003-06-25 2007-08-07 Lsi Corporation Method and apparatus of automatic power management control for serial ATA device directly attached to SAS/SATA host controller
JP4387815B2 (ja) * 2004-01-30 2009-12-24 富士通株式会社 シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040123002A1 (en) 2002-12-19 2004-06-24 Bennett Joseph A. Connecting storage devices to a processor-based device

Also Published As

Publication number Publication date
TWI324301B (en) 2010-05-01
US7587294B2 (en) 2009-09-08
US20060182229A1 (en) 2006-08-17
TW200630790A (en) 2006-09-01
KR20060087827A (ko) 2006-08-03

Similar Documents

Publication Publication Date Title
EP3462328B1 (en) Serial connection between management controller and microcontroller
KR101100296B1 (ko) 오.오.비.시그널링 자가 테스트 기능을 가진 사타 전자 장치
US20050080935A1 (en) Device-side controller, host-side controller, communication controller, USB system, and packet communications method
CN111309659A (zh) 一种基于可插拔模块的LoRa多通道通信扩展方法
KR101185971B1 (ko) 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법
US8295194B2 (en) Wired network connection establishing method and network device for performing the method
US7457898B2 (en) Substitute SATA host for communicating with a SATA device
US7975075B2 (en) Data communication system and method
CN105703935B (zh) 具自动切换共享网络功能的服务器系统
KR101319981B1 (ko) 독립적으로 통신 상태의 확인이 가능하도록 하는 통신 커넥트 및 이 통신 커넥트를 포함하는 통신 장치
US20090024875A1 (en) Serial advanced technology attachment device and method testing the same
CN111159073B (zh) 总线通信的uart侧处理方法与通信装置
US8000278B2 (en) De-activation, at least in part, of receiver, in response, at least in part, to determination that an idle condition exists
JP2009182458A (ja) 通信装置、通信システム、通信方法及びプログラム
US20100260202A1 (en) Communication Device, Communication System, Communication Method and Program
US7730360B1 (en) CDC-compliant embedded USB controller communication device and system with custom features support
US20030014575A1 (en) Single-unit multiple-transmission device
CN104809087B (zh) 电子装置系统的数据传输方法及电子装置系统
CN109343387B (zh) 数据通讯方法、装置、设备及空调
CN102073457B (zh) 用于一电脑系统的储存控制方法及其相关储存控制装置
KR100452138B1 (ko) 이동통신단말기의 데이터 전송장치 및 방법
US20170091138A1 (en) Circuit module capable of establishing one or more links with another device and associated method
CN115215174A (zh) 终端控制装置、电梯控制系统和通信速度设定方法
CN116541331A (zh) 接口装置及数据传输系统
KR20060087829A (ko) 오.오.비 신호교환 없이 테스트 할 수 있는 사타 전자장치 및 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant