KR20060087829A

KR20060087829A - 오.오.비 신호교환 없이 테스트 할 수 있는 사타 전자장치 및 테스트 방법

Info

Publication number: KR20060087829A
Application number: KR1020050008681A
Authority: KR
Inventors: 정태민
Original assignee: 삼성전자주식회사
Priority date: 2005-01-31
Filing date: 2005-01-31
Publication date: 2006-08-03

Abstract

본 발명은 사타 전자 장치에서 OOB 신호교환 없이 초기 파워 온 시퀀스를 수행하는 방법을 제공한다. 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법은 사용자 정의 데이타 패턴을 사용하여 초기 파워 온 시퀀스를 수행하는 링크 OOB 모드인지 여부를 판단하는 단계를 포함한다. 또한, 호스트 리셋 데이타 패턴(COMRESET)을 수신하기 위해 대기하는 동안 오프 신호 데이타 패턴(OFF_signal)을 송신하는 단계, 디바이스 리셋 데이타 패턴(COMINIT)을 송신하는 단계, 제 1 데이타 패턴(COMWAKE)을 수신하기 위하여 대기하는 동안 상기 오프 신호 데이타 패턴(OFF_signal) 송신 단계, 제 1 데이타 패턴(COMWAKE)를 송신하는 단계, 그리고 얼라인 프리미티브(ALIGN)를 송신하고 수신하는 단계를 포함한다.

Description

오.오.비 신호교환 없이 테스트 할 수 있는 사타 전자 장치 및 테스트 방법{SATA device tested without OOB signaling and testing method thereof}

도 1은 종래 기술에 따른 사타 전자 장치내 물리적 레이어의 OOB 신호를 나타낸다. .

도 2는 본 발명에 따른 사타 전자 장치를 개략적으로 보여주는 블럭도이다.

도 3은 본 발명의 바람직한 실시예에 따라 도 2에 도시된 링크/트랜스포트 제어부를 나타내는 블럭도이다.

도 4는 OOB 데이타 패턴을 이용하여 파워 온 시퀀스를 수행하는 단계를 나타내는 플로어 차트이다.

도 5는 초기 파워 온 시퀀스를 위한 OOB 데이타 패턴 교환 순서를 나타낸다.

* 도면의 주요 부분에 대한 설명*

100: 사타 전자 장치 110: 아날로그 회로

120: 링크/트랜스포트 제어부 130: 어플리케이션 시스템

본 발명은 사타 전자 장치에 관한 것으로, 좀 더 구체적으로는 OOB 시그날링 없이 테스트 할 수 있는 사타 전자 장치 및 테스트 방법에 관한 것이다.

사타 인터페이스(Serial AT attachment interface)에서는 호스트와 디바이스 사이에 직렬 통신을 통해 1.5/3Gbps로 데이타를 주고 받는다. 이를 위해 사타 기능 블럭은 크게 물리적 레이어(PHY:Physical Layer)에 해당하는 아날로그 회로와 링크/트래스포트 레이어에 해당하는 디지탈 회로로 이루어 진다.

디지탈 회로인 링크/트랜스포트 레이어에서는 데이터를 송신하기 위한 정보 데이터를 패킷화하여 물리적 레이어로 전달한다. 또한, 물리적 레이어로부터 수신된 데이타에서 정보 데이타를 추출하여 상위 레이어인 어플리케이션 레이어(Application Layer)에 전달한다. 아날로그 회로인 물리적 레이어에서는 제어 데이터를 전기적인 신호로 변환하여 사타 케이블(즉, 직렬 케이블)을 통해 외부로 송수신한다. 데이터를 송수신하기 위해서는 호스트와 디바이스 사이에 통신 링크를 생성하여야 한다.

도 1은 사타 전자 장치의 물리적 레이어의 OOB 신호를 나타낸다. 도 1에 도시된 OOB 신호를 이용하여 호스트와 디바이스 사이의 통신 링크를 형성한다. 즉, 사타 전자 장치의 물리적 전송속도인 1.5/3Gbps의 데이타를 이용하는 것이 아니라, 특정 버스트 신호를 이용한다. 버스트 신호 간의 온/오프 시간 및 버스트 신호의 개수로 데이타 송수신을 위한 정보를 전달한다.

상위 디지탈 회로만을 테스트 하는 경우에도, 통신 링크를 형성하여야 하므로 초기 파워-온 시퀀스를 위한 물리적 레이어의 OOB 신호 교환이 필요하다. 따라서, 에프.피.지.에이(FPGA:Field Programmable Gate Array) 등의 실제 환경에서 물 리적 레이어 없이 디지털 회로를 테스트하는 것은 불가능하다.

본 발명의 목적은 아날로그 회로 없이 디지털 회로를 테스트 할 수 있는 사타(SATA) 전자 장치 및 테스트 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은 링크 제어부를 포함하는 사타 전자 장치를 제공한다. 상기 링크 제어부는 사용자 정의 데이타 패턴을 생성하고 초기 파워 온 시퀀스를 수행하기 위한 OOB 제어 로직을 포함한다.

일 실시예에 있어서, 상기 링크 제어부는 상기 OOB 제어 로직으로 부터 여덟 비트(8 bits)의 사용자 정의 데이타 패턴을 입력받아 열 비트(10 bits) 데이타로 인코딩 또는 디코딩 하는 인코딩/디코딩 부를 더 포함한다.

상기 목적을 달성하기 위하여, 본 발명은 사타 전자 장치에서 OOB 신호교환 없이 초기 파워 온 시퀀스를 수행하는 방법을 제공한다. 상기 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법은 사용자 정의 데이타 패턴을 사용하여 초기 파워 온 시퀀스를 수행하는 링크 OOB 모드인지 여부를 판단하는 단계; 호스트 리셋 데이타 패턴(COMRESET)을 수신하기 위해 대기하는 동안 오프 신호 데이타 패턴(OFF_signal)을 송신하는 단계; 디바이스 리셋 데이타 패턴(COMINIT)을 송신하는 단계; 제 1 데이타 패턴(COMWAKE)을 수신하기 위하여 대기하는 동안 오프 신호 데이타 패턴(OFF_signal)단계; 제 1 데이타 패턴(COMWAKE)를 송신하는 단계; 그리고 얼라인 프리미티브(ALIGN)를 송신하고 수신하는 단계를 포함한다.

일 실시예에 있어서, 상기 호스트 리셋 데이타 패턴(COMRESET)을 수신하기 위해 대기하는 단계는 여섯 개의 호스트 리셋 데이타 패턴(COMRESET)을 수신할 때까지 계속된다.

일 실시예에 있어서, 상기 호스트 리셋 데이타 패턴(COMRESET)을 수신하기 위해 대기하는 단계에서 소정 시간 동안 상기 호스트 리셋 데이타 패턴(COMRESET)이 수신되지 않으면 초기 파원 시퀀스가 중단된다.

일 실시예에 있어서, 상기 디바이스 리셋 데이타 패턴(COMINIT)을 송신하는 단계는 송신한 디바이스 리셋 데이타 패턴(COMINIT)의 개수가 여섯 개가 될때까지 수행된다.

일 실시예에 있어서, 상기 제 1 데이타 패턴(COMWAKE)을 수신하기 위해 대기하는 단계는 여섯 개의 제 1 데이타 패턴(COMWAKE)을 수신할 때까지 계속된다.

일 실시예에 있어서, 상기 제 1 데이타 패턴(COMWAKE)을 송신하는 단계는 송신한 제 1 데이타 패턴(COMWAKE)의 개수가 여섯 개가 될때까지 수행된다.

일 실시예에 있어서, 상기 얼라인 프리미티브(ALIGN)를 수신한 이후에 호스트와 디바이스 사이에 정상적인 통신 링크가 형성되는 아이들 상태(Idle State)에 진입한다.

이하, 본 발명의 예시적인 실시예들이 참조 도면에 의거하여 이하 상세히 설명될 것이다.

(실시예)

도 2는 개략적으로 사타 전자 장치를 보여주는 블럭도이다. 도 2를 참조하 면, 사타(SATA) 전자 장치(100)는 아날로그 회로(110)와 링크/트랜스포트 제어부(120), 그리고 어플리케이션 시스템(130)을 포함한다. 아날로그 회로(110)는 아날로그 전방 끝단(111, Analog Front End) 및 제어부(112)를 포함한다.

링크/트랜스포트 제어부(120)는 어플리케이션 시스템으로부터 송신하고자 하는 정보 데이터를 입력받아, 에프.아이. 에스(FIS:Frame Information Strucuture)로 구성하고, 프로토콜에 맞게 제어 데이타를 생성하여 아날로그 회로(110)로 전달한다. 또한, 아날로그 회로(110)로부터 수신된 데이타에서 에프.아이.에스를 추출하여 상위 레이어인 어플리케이션 시스템(130)에 전달한다.

초기 파워 온 시퀀스(Power-on sequence)에서 아날로그 회로(110)의 제어부(112)는 호스트 리셋 신호(COMINIT), 디바이스 리셋 신호(COMINIT), 그리고 제 1 패턴 신호(COMWAKE)로 정의된 OOB 신호를 정해진 순서에 따라 외부(호스트 또는 디바이스)와 송수신함으로써 통신 링크를 연결한다.

이후에, 제어부(112)는 링크/트랜스포트 제어부(120)로부터의 에프.아이.에스(FIS) 형식의 정보 데이터 및 제어 데이타를 아날로그 전방 끝단을 거쳐 외부로 송수신한다.

이하, 디지털 회로인 링크/트랜스포트 제어부(120)의 데이타 송수신을 테스트 하기 위하여, OOB 데이타 패턴을 이용하여 초기 파워 온 시퀀스를 수행하는 절차가 상술된다.

본 발명의 일 실시예에 따라, OOB 신호인 호스트 리셋 신호(COMRESET), 디바이스 리셋 신호(COMINIT), 그리고 제 1 패턴 신호(COMWAKE)를 32비트의 데이타 패 턴으로 정의한다.

	프리미티브 명칭	바이트 3	바이트 2	바이트 1	바이트 0
사용자 정의 OOB 데이타 패턴	COMRESET	D22.4	D10.2	D10.2	K28.5
	COMINIT	D22.3	D10.2	D10.2	K28.5
	COMWAKE	D23.1	D10.2	D10.2	K28.5
	OFF_SIGNAL	D21.4	D10.2	D10.2	K28.5

[표1]에 표시된 사용자 정의 OOB 데이타 패턴은 기존의 사타 사양서(SATA Specification)의 프리미티브와 겹치지 않는 데이타를 사용하여 정의된다.

도 3은 본 발명의 바람직한 실시예에 따라 도 2에 도시된 링크/트랜스포트 제어부를 나타내는 블럭도이다. 도 3을 참조하면, 링크/트랜스포트 제어부(120)는 8 비트 데이타를 10비트 데이타로 인코딩 또는 디코딩하는 인코딩/디코딩 부(121), OOB 제어 로직(122), 전송 데이타 처리부(123), 수신 데이타 처리부(124), 그리고 트랜스포트 제어부(125)를 포함한다.

전송 데이타 처리부(123)은 트랜스포트 제어부로부터 전달된 정보 데이타에 제어 데이타인 프리미티브를 부가하여 인코딩/디코딩부(121)에 보내고 외부(호스트 또는 디바이스)에 전송하도록 한다. 수신 데이타 처리부(124)은 인코딩/디코딩부(121)로부터 디코딩되어 입력된 데이타에서 정보 데이타를 추출하여 트랜스포트 제어부(125)에 출력한다.

OOB 제어 로직(122)은 [표 1]에 정의된 데이타를 이용하여 파워 온 시퀀스(Power-On Sequence)를 수행하여, 사타 디지털 회로를 검증할 수 있도록 디바이스 와 호스트 사이의 통신 링크를 연결한다. 이 경우에, 호스트 및 디바이스 모두에 OOB 제어 로직을 포함하여야 한다.

도 4는 OOB 데이타 패턴을 이용하여 파워 온 시퀀스를 수행하는 단계를 나타내는 플로어 차트이다. 도 5는 초기 파워 온 시퀀스를 위한 OOB 데이타 패턴 교환 순서를 나타낸다. 도 4 및 도 5를 참조하여, 전원이 최초로 인가되면(S10), OOB 제어 로직(122)은 링크 OOB 모드 인지 여부를 판단한다(S20). 링크 OOB 모드는 디지탈 회로를 테스트 하기 위하여 링크/트랜스포트 제어부(120)에서 파워 온 시퀀스를 진행하는 모드이다.

링크 OOB 모드인 경우, 소정 시간 동안 호스트 리셋 데이타 패턴(COMRESET)을 기다는 상태(30)가 된다(S30). 호스트로부터 호스트 리셋 데이타 패턴(COMRESET)이 수신되기를 기다리는 동안 디바이스는 오프 신호 패턴(Off_Signal Pattern)을 송신한다.

총 여섯개의 호스트 리셋 데이타 패턴(COMRESET)을 수신하였거나, 또는 호스트 리셋 데이타 패턴(COMRESET)이 모두 수신되지 않아도 소정 시간이 경과하면, 디바이스의 OOB 제어 로직(122)은 통신 초기화를 위해 디바이스 리셋 데이타 패턴(COMINIT)을 호스트에 송신한다(S40). 여섯 개의 디바이스 리셋 데이타 패턴(COMIMIT)이 송신되었는지 판단하여 송신이 완료 되면(S50), 디바이스의 OOB 제어 로직(122)은 제 1 데이타 패턴(COMWAKE)을 수신하기 위해 대기 한다(S60). 이 경우에도 역시 송신 하는 데이타 패턴이 없으므로, 오프 신호 패턴(Off_Signal Pattern)을 호스트에 송신한다.

모두 여섯개의 제 1 데이타 패턴(COMWAKE)을 수신하면(S70), 디바이스의 OOB 제어 로직(122)은 여섯개의 제 1 데이타 패턴(COMWAKE)를 호스트로 송신한다(S80). 여섯 개의 제 1 데이타 패턴(COMWAKE)을 송신한 후(S90), 디바이스의 OOB 제어 로직(122)은 호스트와 디바이스 사이의 데이타 전송 속도를 맞추기 위하여(Speed Negotiation) 얼라인 프리미티브(ALIGN)을 송신한다(S100). 그리고 호스트로부터 얼라인 프리미티브(ALIGN)의 수신을 기다린다(S110).

호스트로부터 얼라인 프리미티브(ALIGN)가 수신되며, 파워 온 시퀀스가 종료되고 디바이스와 호스트 사이이 통신 링크가 정상적으로 연결된다. 즉, 아이들 상태(Idle State)가 된다(S130). 이후에, 사타 디지털 회로에 대한 테스트가 진행된다.

링크 OOB 모드가 아닌 경우에는, 아날로그 회로에서 OOB 신호 송수신을 통해 호스트와 디바이스 사이에 통신 링크를 형성하고 준비 상태가 되기를 기다린다(S120). 이 때, 호스트와 디바이스에서 각각 준비 신호(PHY_Ready)가 발생하면 파워 온 시퀀스가 종료되고 아이들 상태가 된다(S130). 이후에, 사타(SATA) 디지털 회로에 대한 테스트가 진행된다.

본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

상술한 바와 같이 본 발명에 따르면 OOB 신호 교환 없이도 사용자 정의 데이 타 패턴을 사용하여 사타 디지탈 회로를 테스트 할 수 있어, 테스트 비용을 절감하고 사타 전자 장치의 수율을 높일 수 있다.

Claims

링크 제어부를 포함하는 사타 전자 장치에 있어서,

상기 링크 제어부는 사용자 정의 데이타 패턴을 생성하고 초기 파워 온 시퀀스를 수행하기 위한 OOB 제어 로직을 포함하는 사타 전자 장치.
제 1항에 있어서,

상기 링크 제어부는 상기 OOB 제어 로직으로부터 팔 비트(8 bits)의 사용자 정의 데이타 패턴을 입력받아 십 비트(10 bits) 데이타로 인코딩 또는 디코딩 하는 인코딩/디코딩 부를 더 포함하는 사타 전자 장치.
사용자 정의 데이타 패턴을 사용하여 초기 파워 온 시퀀스를 수행하는 링크 OOB 모드인지 여부를 판단하는 단계;

호스트 리셋 데이타 패턴(COMRESET)을 수신하기 위해 대기하는 동안 오프 신호 데이타 패턴(OFF_signal)을 송신하는 단계;

디바이스 리셋 데이타 패턴(COMINIT)을 송신하는 단계;

제 1 데이타 패턴(COMWAKE)을 수신하기 위하여 대기하는 동안 상기 오프 신호 데이타 패턴(OFF_signal)을 송신하는 단계;

제 1 데이타 패턴(COMWAKE)를 송신하는 단계; 그리고

얼라인 프리미티브(ALIGN)를 송신하고 수신하는 단계를 포함하는 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법.
제 3항에 있어서,

상기 호스트 리셋 데이타 패턴(COMRESET)을 수신하기 위해 대기하는 단계에서 상기 호스트 리셋 데이타 패턴(COMRESET)이 수신되지 않아도 상기 디바이스 리셋 데이타 패턴(COMINIT)을 송신하는 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법.
제 4항에 있어서,

상기 디바이스 리셋 데이타 패턴(COMINIT)을 송신하는 단계는 송신한 상기 디바이스 리셋 데이타 패턴(COMINIT)의 개수가 여섯 개가 될 때까지 수행되는 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법.
제 5항에 있어서,

상기 제 1 데이타 패턴(COMWAKE)을 수신하기 위해 대기하는 단계는 소정 시간 동안 여섯 개의 상기 제 1 데이타 패턴(COMWAKE)이 수신 되지 않으면 상기 디바이스 리셋 데이타 패턴(COMINIT)을 송신하는 단계로 진행되는 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법.
제 6항에 있어서,

상기 제 1 데이타 패턴(COMWAKE)을 송신하는 단계는 송신한 상기 제 1 데이타 패턴(COMWAKE)의 개수가 여섯 개가 될 때까지 수행되는 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법.
제 7항에 있어서,

상기 얼라인 프리미티브(ALIGN)를 수신하기 위해 대기하는 단계는 소정 시간 동안 상기 얼라인 프리미티브(ALIGN)가 수신 되지 않으면 상기 디바이스 리셋 데이타 패턴(COMINIT)을 송신하는 단계로 진행되는 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법.
제 3항에 있어서,

상기 얼라인 프리미티브(ALIGN)를 수신한 후에 호스트와 디바이스 사이에 정상적인 통신 링크가 형성되는 아이들 상태(Idle State)에 진입하는 사타 전자 장치의 초기 파워 온 시퀀스 수행 방법.