CN101350609A - 信号处理设备、滤波设备、信号处理方法和滤波方法 - Google Patents

Abstract

本发明提供了一种信号处理设备，包括：可变电容器；以及切换部分，用于在采样模式、保持模式和输出模式之间切换电路模式，所述采样模式用于使得可变电容器对输入信号进行采样，所述保持模式用于将通过对输入信号进行采样而获得的电荷保持在可变电容器中，所述输出模式用于输出保持在可变电容器中的电荷；其中，所述可变电容器包括：输入端子，在采样模式时通过所述输入端子来输入输入信号；以及控制端子，在输出模式中向所述控制端子输入第一控制信号，在保持模式中向所述控制端子输入具有预定基准电压的第二控制信号，所述第一控制信号将所述可变电容器的电容降低到低于采样模式中所述电容的值，其中在所述控制端子和所述输入端子之间设有绝缘层。

Description

信号处理设备、滤波设备、信号处理方法和滤波方法

相关申请的交叉引用

本发明包括涉及2007年7月18日向日本专利局递交的日本专利申请JP 2007-187660的主题，将其全部内容通过引用合并于此。

技术领域

本发明涉及一种信号处理设备、滤波设备、信号处理方法和滤波方法。

背景技术

近年来，随着CMOS工艺使得小型化成为可能，晶体管的工作速度得以提高，同时，被提供用于操作晶体管的电源电压已经降低。虽然这种电源电压的降低在一些情况下在电路设计方面造成了制约，但是在由该电源电压的降低引起的电路设计方面难以对电荷畴(charge domain)滤波电路造成制约，因此，预期电荷畴滤波电路的重要性在未来将进一步增加。

例如，当在相关领域中使用连续时间系统CMOS电路的模拟电路在无线通信设备中形成滤波电路、可变增益放大器等时，通常出现使得动态范围特性不好或者特性变得不一致的问题。相反地，在2006 IEEE国际固态电路会议26.6“An 800MHz to 5GHz Software-Defined Radio Receiverin 90nm CMOS”中描述的电荷畴滤波电路可以容易地应用于设于无线通信设备中的滤波电路、可变增益放大器等，并且可以实现具有良好特性的滤波电路或增益可变放大器。

具体地，在2006IEEE国际固态电路会议26.6“An 800MHz to 5GHzSoftware-Defined Radio Receiver in 90nm CMOS”中描述的电荷畴滤波电路具有多个电容器以及用于基于控制信号将每个电容器电连接至输入端子的多个开关，以使得不同的电容器依次对输入信号进行采样。例如，这里CMOS电容器可用作所述电容器。

发明内容

但是，当随着CMOS工艺使得小型化成为可能而使得晶体管的栅极氧化膜变得非常薄时，在一些情况下，栅极氧化膜中的隧道电流会增加。因此，在相关领域中使用该工艺的电荷畴滤波电路的工作期间，电流通过晶体管的栅极而泄漏，并且信号分量衰减，从而导致滤波性能劣化。

此外，在具有多个包括多个电容器的滤波电路级的电荷畴滤波电路中，在由包括在前端滤波电路级中的多个电容器采样的输入信号被抽选并传送至后端滤波电路级的情况下，电容器的采样时间与输出时间之间的时间差随着输入信号前进到后端滤波电路级而增加。结果，由电容器采样的输入信号的总泄漏增加，并且存在输入信号显著劣化的情况。

因此，考虑到上述问题而提供本发明，并且期望提供一种新的改进的信号处理设备、滤波设备、信号处理方法以及滤波方法，使得能够减小电容器中的泄漏电流。

根据本发明的实施例，提供一种信号处理设备，具有：电容可变的可变电容器；以及切换部分，用于在采样模式、保持模式和输出模式之间切换电路模式，所述采样模式用于使得可变电容器对输入信号进行采样，所述保持模式用于将通过对输入信号进行采样而获得的电荷保持在可变电容器中，所述输出模式用于输出保持在可变电容器中的电荷；其中，所述可变电容器包括：输入端子，在采样模式时通过所述输入端子来输入输入信号；以及控制端子，在输出模式中向所述控制端子输入第一控制信号，在保持模式中向所述控制端子输入具有预定基准电压的第二控制信号，所述第一控制信号将所述可变电容器的电容降低到低于采样模式中所述电容的值，其中在所述控制端子和所述输入端子之间设有绝缘层。

在该配置中，可变电容器在采样模式中对输入端子的输入信号进行采样，并在保持模式中保持通过采样获得的电荷。此外，在保持模式中，通过在与输入端子之间设有绝缘层的可变电容器的控制端子来输入具有预定基准电压的第二控制信号。因此，在保持模式中，在可变电容器的输入端子与控制端子之间存在电势差，该电势差是与通过采样获得的电荷量相对应的电压与控制端子的电压之间的电势差。此外，取决于电势差的程度，在可变电容器的输入端子与控制端子之间可能存在泄漏电流。因此，在保持模式中向可变电容器的控制端子输入具有预定基准电压的第二控制信号，从而可以将可变电容器的输入端子与控制端子之间的泄漏电流调整到与预定基准电压相对应的量。

除了在采样模式、保持模式和输出模式之间切换电路模式之外，切换部分还将电路模式切换到复位模式，其中向可变电容器的输入端子施加共模电压；以及所述基准电压与所述共模电压相同或者是接近于所述共模电压的电压。在该配置中，可变电容器的输入端子处的电压值例如在近似中心处附近随着该共模电压而波动。因此，在保持模式中向可变电容器的控制端子施加共模电压，从而可以抑制可变电容器的输入端子与控制端子之间的泄漏电流。

可变电容器可以是CMOS电容器。此外，可变电容器可以包括至少两个N型MOS电容器或至少两个P型MOS电容器，可以将一个N型MOS电容器的第一端子或一个P型MOS电容器的第一端子用作输入端子并将第二端子用作控制端子，以及可以将另一N型MOS电容器的第二端子或另一P型MOS电容器的第二端子用作输入端子并将第一端子用作控制端子。在该配置中，可变电容器可以放大与采样模式中通过采样获得的电荷相对应的电压的信号分量，并在输出模式中输出作为结果的信号分量。

根据本发明的另一实施例，提供一种滤波设备，其中不同的可变电容器依次对输入信号进行采样，并且将采样之后保持在多个可变电容器中的电荷的至少一部分输出至与多个可变电容器电连接的后级电容器，所述滤波设备包括：切换部分，用于在采样模式、保持模式和输出模式之间切换电路模式，所述采样模式用于使得可变电容器对输入信号进行采样，所述保持模式用于将通过采样输入信号获得的电荷保持在可变电容器中，所述输出模式用于输出由可变电容器保持的电荷；以及所述可变电容器包括：输入端子，在采样模式中通过所述输入端子来输入输入信号；以及控制端子，在输出模式中向所述控制端子输入第一控制信号，在保持模式中向所述控制端子输入具有预定基准电压的第二控制信号，所述第一控制信号将所述可变电容器的电容降低到低于采样模式中所述电容的值，其中在所述控制端子和所述输入端子之间设有绝缘层。

在该配置中，可变电容器在采样模式中对输入端子的输入信号进行采样，并在保持模式中保持通过采样获得的电荷。另外，在保持模式中，向设于经由绝缘层而面向输入端子的表面上的可变电容器的控制端子输入具有预定基准电压的第二控制信号。因此，在保持模式中，在与通过采样获得的电荷量相对应的电压与控制端子的电压之间，例如在可变电容器的输入端子与控制端子之间，存在电势差。另外，取决于电势差的程度，在可变电容器的输入端子与控制端子之间可能存在泄漏电流。因此，在保持模式中向可变电容器的控制端子输入具有预定基准电压的第二控制信号，从而可以将可变电容器的输入端子与控制端子之间的泄漏电流调节到与预定基准电压相对应的量。结果，在预定基准电压具有适当值的情况下，可以防止该滤波设备的输入信号的信号分量衰减或劣化。

根据本发明的另一实施例，提供一种信号处理方法，包括以下步骤：采样步骤，通过电容可变的可变电容器的输入端子来输入输入信号，并且使得所述可变电容器对所述输入信号进行采样；保持步骤，将通过对所述输入信号进行采样而获得的电荷保持在所述可变电容器中；以及输出步骤，输出保持在所述可变电容器中的电荷；其中，在输出步骤中，通过可变电容器的控制端子来输入第一控制信号，用于将可变电容器的电容降低到低于采样步骤中所述电容的值，经由输入端子和控制端子之间的绝缘层而布置所述控制端子；以及在保持步骤中，通过所述可变电容器的控制端子来输入具有预定基准电压的第二控制信号。

根据本发明的另一实施例，提供一种滤波方法，包括以下步骤：采样步骤，依次通过不同的可变电容器的输入端子来输入输入信号，并且在所述可变电容器中对所述输入信号进行采样；保持步骤，将通过对所述输入信号进行采样而获得的电荷保持在各个可变电容器中；以及输出步骤，将保持在两个或更多个所述可变电容器中的电荷输出至设于后级的后级电容器；其中，在输出步骤中，通过可变电容器的控制端子来输入第一控制信号，用于将可变电容器的电容降低到低于采样步骤中所述电容的值，经由输入端子和控制端子之间的绝缘层而布置所述控制端子；以及在保持步骤中，通过所述可变电容器的控制端子来输入具有预定基准电压的第二控制信号。

根据上述本发明的实施例，可以减小电容器中的泄漏电流。

附图说明

图1是示出根据本实施例的滤波设备的配置的图示；

图2是示出通过根据本实施例的滤波设备的操作而获得的输出信号的频率特性的图示；

图3是示出由控制信号产生部分产生的控制信号的图示；

图4是示出根据本实施例的电荷畴滤波电路的电路配置的图；

图5是示出关于本实施例的放大部分的配置的图示；

图6是示出在N型MOS晶体管的反型(inversion)模式中引起泄漏电流的方式的图示；

图7是示出在N型MOS晶体管的存储模式中引起泄漏电流的方式的图示；

图8是示出栅极泄漏电流与栅极氧化膜的厚度之间的关系的图示；

图9是详细显示包括在根据本实施例的电荷畴滤波电路中的放大部分的配置的图示；

图10是示出三值电压V1与相应的控制信号ψ之间的关系的图示；

图11是示出包括在该配置的第二示例的放大部分中的电容器C的配置的图示；

图12是示出包括在该配置的第三示例的放大部分中的电容器C的配置的图示；以及

图13是示出在根据本实施例的滤波设备中使用的滤波方法的流程的流程图。

具体实施方式

在下文中，将参考附图详细描述本发明的优选实施例。注意，在本说明书和附图中，使用相同的附图标记来表示具有基本上相同的功能和结构的结构元素，并省略对这些结构元素的重复说明。

此外，以如下顺序来描述“实施本发明的最佳模式”的各部分。

[1]根据本实施例的滤波设备的概述

[2]根据本实施例的滤波设备的目的

[3]构成滤波设备的放大部分

[3-1]放大部分的第一配置示例

[3-2]放大部分的第二配置示例

[3-3]放大部分的第三配置示例

[4]滤波设备中使用的滤波方法

[5]结论

[1]根据本实施例的滤波设备的概述

首先，参考图1-4来描述根据本实施例的滤波设备100的概述。

图1是示出根据本实施例的滤波设备100的配置的图示。图2是示出通过滤波设备100的操作而获得的输出信号的频率特性的图示。图3是示出由控制信号产生部分108产生的控制信号的图示。

如图1所示，滤波设备100具有频率特性设置部分104、控制信号产生部分108和电荷畴滤波电路110。频率特性设置部分104对经由电荷畴滤波电路110获得的输出信号的频率特性进行设置(参看图2)。频率特性设置部分104可具有用户接口，该用户接口由用户操作，以使得用户可以获得期望的频率特性。

控制信号产生部分108产生控制信号(脉冲信号)，并将该控制信号输出至电荷畴滤波电路110，其中该控制信号用于确定由频率特性设置部分104设置的、电荷畴滤波电路110的频率特性。例如，如图3所示，包括在相同信号集中的控制信号(φ1r至φ4，控制信号ψ1r至控制信号ψ4)具有预定的相位差和相同的频率，并且信号电平为H的时间段不重叠。此外，该控制信号用作模式切换信号，用于切换电荷畴滤波电路110的电路模式(电路配置)。

电荷畴滤波电路110基于控制信号产生部分108所产生的如图3所示的控制信号来进行操作，并对输入信号进行滤波。例如，经由下文所述的构成电荷畴滤波电路110的第一滤波电路级120输出的信号具有如图2所示的频率特性。

如图2所示，经由下文所述的第一滤波电路级120输出的信号的频率特性是这样的：在信号电平为零或空的点处，获得根据控制信号产生部分108产生的控制信号的时间段而特定的频率fs以及是频率fs的整数倍的频率。这种频率特性在形式上类似于SINC函数，因此，可以将提供这些频率特性的电路称作SINC滤波电路。此外，可以简单地通过改变控制信号产生部分108产生的控制信号来改变这些频率特性，从而由于不需要提供多个滤波电路以获得不同的频率特性，因而是有利的。

接下来，参考图4详细地描述电荷畴滤波电路110的电路配置。

图4是示出根据本实施例的电荷畴滤波电路110的电路配置的图示。电荷畴滤波电路110具有跨导体(gm)114、IIR电容器118、第一滤波电路级120、第二滤波电路级160以及内部或外部输出电容器170。此外，将图3中显示的控制信号输入电荷畴滤波电路110。此外，在下文中，作为示例而描述这样的情况：在第二滤波电路级160中将第一滤波电路级120的采样速度抽选至1/2。

跨导体114用作信号电流输出部分，用于将输入信号的电压转换为与该电压成比例的电流以及输出电流。IIR电容器118连接至跨导体114，并且以向电荷畴滤波电路110提供IIR特性的方式来工作。这里，对于本实施例而言，向电荷畴滤波电路110提供IIR特性不是必需的，因此，电荷畴滤波电路110不一定必须具有IIR电容器118。

第一滤波电路级120包括电容器C1、C2、C3和C4以及作为切换部分的开关S1、S2、S3、S5、S6、S7、S9、S10、S11、S13、S14和S15。

电容器C1、C2、C3和C4具有存储电荷的功能。另外，根据本实施例的电容器C1、C2、C3和C4可以是电容可变的使用MOS的变容器(变容管)或者可变电容二极管。MOS可以工作于反型模式或积累模式。

此外，每个电容器C具有控制端子，向该控制端子输入用于降低电容值的控制信号。在本实施例中，可以将作为预定基准电压的示例的共模电压作为第二控制信号而施加到控制端子。例如，在电容器C是MOS电容器的情况下，该控制端子对应于源极和漏极。

开关S1是用于将电容器C1与跨导体114电连接或断开的开关。在开关S1旁边示出的φ1指示当向电荷畴滤波电路110输入的控制信号φ1处于H电平时开关S1闭合，以使得电容器C1与跨导体114电连接。也就是说，φ1用作模式切换信号，用于切换电荷畴滤波电路110的至少一部分的电路模式。控制信号φ2-φ4、控制信号φ1r-φ4r、控制信号ψ1-ψ4以及控制信号ψ1r-ψ4r以相同的方式而用作模式切换信号。

开关S2是用于将电容器C1、电容器C2与第二滤波电路级160中的电容器C5或C7电连接和断开的开关。在开关S2旁边示出的φ4指示当向电荷畴滤波电路110输入的控制信号φ4处于H电平时开关S2闭合。结果，电容器C1、电容器C2与第二滤波电路级160中的电容器C5或C7电连接。

开关S3是用于将电容器C1与Vcom电连接或断开的开关。在开关S3旁边示出的φ1r指示当向电荷畴电路110输入的控制信号φ1r处于H电平时开关S3闭合，以使得电容器C1与Vcom电连接。

开关S5是用于基于控制信号φ2而将电容器C2与跨导体114电连接或断开的开关，如同开关S1一样。此外，开关S9是用于基于控制信号φ3将电容器C3与跨导体114电连接或断开的开关。此外，开关S13是用于基于控制信号φ4将电容器C4与跨导体114电连接或断开的开关。

开关S6是用于基于控制信号φ4将电容器C1、电容器C2与第二滤波电路级160的电容器C5或C7电连接或断开的开关，如同开关S2一样。此外，开关S10是用于基于控制信号φ2而将电容器C3、电容器C4与第二滤波电路级160的电容器C6或C8电连接或断开的开关。此外，开关S14是基于控制信号φ2而将电容器C3、电容器C4与第二滤波电路级160的电容器C6或C8电连接或断开的开关。

开关S7是用于基于控制信号φ2r而将电容器C2与Vcom连接或断开的开关，如同开关S3一样。此外，开关S11是用于基于控制信号φ3r而将电容器C3与Vcom连接或断开的开关。此外，S15是用于基于控制信号φ4r而将电容器C4与Vcom连接或断开的开关。

第二滤波电路级160包括电容器C5、C6、C7和C8以及开关S17、S18、S19、S21、S22、S23、S25、S26、S27、S29、S30和S31。

电容器C5、C6、C7和C8具有存储电荷的功能。另外，根据本实施例的电容器C5、C6、C7和C8可以是使得电容C1、C2、C3和C4可变的使用MOS的变容器(变容管)或者可变电容二极管。另外，在向电荷畴滤波电路110输入的控制信号ψ4处于H电平期间，电容器C5和C6的电容值降低。另外，在向电荷畴滤波电路110输入的控制信号ψ2处于H电平期间，电容器C7和C8的电容值降低。

开关S17是用于将第一滤波电路级120中的电容器C1和C2与电容器C5电连接和断开的开关。在开关S17旁边示出的ψ1指示当向电荷畴滤波电路110输入的控制信号ψ1处于H电平时开关S17闭合，以使得电容器C1和C2与电容器C5电连接。这里，开关S17将第一滤波电路级120中的电容器C1和C2与电容器C5电连接的电路模式对应于采样模式。

开关S18是用于将电容器C5和电容器C6与输出电容器170电连接和断开的开关。在开关S18旁边示出的ψ4指示当向电荷畴滤波电路110输入的控制信号ψ4处于H电平时开关S18闭合，以使得电容器C5和C6与输出电容器170电连接。这里，开关S18将电容器C5和电容器C6与输出电容器170电连接的电路模式对应于输出模式。

开关S19是用于将电容器C5与Vcom电连接和断开的开关。在开关S19旁边示出的ψ1r指示当向电荷畴滤波电路110输入的控制信号ψ1r处于H电平时开关S19闭合，以使得电容器C5与Vcom电连接。当电容器C5与Vcom电连接时，电容器C5的电压复位至Vcom。这里，开关S19将电容器C5与Vcom电连接的电路模式对应于复位模式。

另外，在紧接开关S17-S19全部断开之前的电路模式中，电容器C5保持电压值。因此，当开关S17-S19全部断开时的电路模式对应于保持模式。

另外，开关S17-S19和电容器C5用作放大部分162(信号处理设备)，其细节在下文中描述。其它电容器C以及用于切换这些电容器C的电路模式的开关组也以相同的方式用作放大部分。

开关S21是用于基于控制信号ψ2而将第一滤波电路级120的电容器C3和C4与电容器C6电连接或断开的开关，如同开关S17一样。另外，开关S25是用于基于控制信号ψ3而将第一滤波电路级120的电容器C1和C2与电容器C7电连接或断开的开关。另外，开关S29是用于基于控制信号ψ4而将第一滤波电路级120的电容器C3和C4与电容器C8电连接或断开的开关。

开关S22是用于基于控制信号ψ4而将电容器C5、电容器C6与输出电容器170电连接或断开的开关，如同开关S18一样。另外，开关S26是用于基于控制信号ψ2而将电容器C7、电容器C8与输出电容器170电连接或断开的开关。另外，开关S30是用于基于控制信号ψ2而将电容器C7、电容器C8与输出电容器170电连接或断开的开关。

开关S23是用于基于控制信号ψ2r而将电容器C6与Vcom电连接或断开的开关，如同开关S19一样。另外，开关S27是用于基于控制信号ψ3r而将电容器C7与Vcom电连接或断开的开关。另外，开关S31是用于基于控制信号ψ4r而将电容器C8与Vcom电连接或断开的开关。

输出电容器170具有例如用于取得电荷畴滤波电路110的输出的电容。另外，输出电容器170可以是A/D转换器。这里，在将某个电容器C作为第一电容器的情况下，可以将在包括电容器C的滤波电路级的后级中包括的滤波电路级的电容器C作为第二电容器。

另外，当开关S18接通并形成至输出电容器170的电连接时，向电容器C5的控制端子(未示出)输入用于降低电容的控制信号(第一控制信号)。这里，从公式Q＝CV(Q是电荷，C是电容且V是电压)中可以看出，可以通过降低电容来减少电容器C5的电荷量。因此，当在电容器C5和C6与输出电容器170之间共享电荷时，向电容器C5的控制端子输入用于降低电容的控制信号，并且在电荷共享之后，保留在电容器C5中的电荷量可以保持较低。

例如，在当开关S18和S22接通时向电容器C5的控制端子输入用于使得电容器C5的电容增加4-5倍的控制信号的情况下，保留在电容器C5中的电荷量可以减少到1/5至1/4。结果，可增加电荷畴滤波电路110中的电压增益，并且可保持信号分量的衰减较低。这里，其它电容器C1-C4和C6-C8可以具有与电容器C5相同的功能。

[2]根据本实施例的滤波设备的目的

如上面参考图1-4所述的，在电荷畴滤波电路110中，各个电容器C对输入信号进行采样，以通过与后级中的电容器C之间的电荷共享来输出该输入信号的信号分量。另外，在对输入信号进行采样与输出采样信号之间的时间段期间，各个电容器C必须保持电荷或电压。

这里，为了描述根据本实施例的滤波设备100的目的，作为比较对象，参考图5来描述与本实施例相关的放大部分162’的配置和目的。

图5是说明与本实施例相关的放大部分162’的配置的图示。放大部分162’包括开关S17’、C5’、开关S18’、以及开关S19’，其中开关S17’包括晶体管P41和N41，C5’包括晶体管P42和N42，开关S18’包括晶体管P43和N43，开关S19’包括晶体管P44和N44。这里，表示晶体管的符号中包含的字母指示晶体管的极性。具体地，P指示P型MOS晶体管，N指示N型MOS晶体管。另外，开关S17’对应于图4中的开关S17，开关S18’对应于图4中的开关S18，开关S19’对应于图4中的开关S19，以及C5’对应于图4中的C5。

向晶体管P41的栅极输入控制信号ψ1的反信号，并且向晶体管N41的栅极输入控制信号ψ1。因此，当控制信号ψ1处于H电平时开关S17’接通。

另外，向晶体管P43的栅极输入控制信号ψ4的反信号，并且向晶体管N43的栅极输入控制信号ψ4。因此，当控制信号ψ4处于H电平时开关S18’接通。以相同的方式，向晶体管P44的栅极输入控制信号ψ1r的反信号，并且向晶体管N44的栅极输入控制信号ψ1r。因此，当控制信号ψ1r处于H电平时开关S19’接通。

向晶体管P42的源极和漏极输入控制信号ψ4的反信号，并且向晶体管N42的源极和漏极输入控制信号ψ4。因此，当控制信号ψ4处于H电平时，电容器C5’与后级中的电容器C共享电荷，同时，电容因栅极氧化膜下方的反型层的消失而减小。

这里，在一般数字电路中，电源电压(VDD)和接地电压(GND)在许多情况下被分配为在控制信号的H电平和L电平处的逻辑值。这是因为使用典型CMOS电路实现的逻辑电路具有如下优点，当逻辑电路基于VDD或GND而接通/断开由晶体管构成的开关以使得输出VDD或GND时，噪声容限较高并且效率较高。

然而，当向电容器C5’施加具有两个值即VDD或GND的该控制信号时，在一些情况下，会产生穿过晶体管P42和N42的栅极氧化膜的隧道电流(泄漏电流)。在下文中，参考图6和7对此进行详细描述。

图6是示出在N型MOS晶体管的反型模式中引起泄漏电流的方式的图示。在反型模式中获得这样的状态，向N型MOS晶体管的栅极施加高于源极和漏极电压(Vs，Vd)的电压(Vg)。在该反型模式中，直接在栅极氧化膜(Tox)下方形成N型沟道。

此时，在一些情况下，形成该沟道的高浓度电子在穿过栅极氧化膜之后到达栅极侧。这些电子穿过栅极氧化膜(绝缘层)等效于电流从栅极向该N型沟道流动的现象。因此，当在保持模式中向构成电容器C5’的晶体管N42的源极和漏极(控制端子)输入GND时，存储在栅极(输入端子)中的电荷流出至源极和漏极侧。

图7是示出在N型MOS晶体管的存储模式中产生泄漏电流的方式的图示。在存储模式中，获得这样的状态，向N型MOS晶体管的栅极施加低于源极和漏极电压(Vs，Vd)的电压(Vg)。

此时，在一些情况下，在例如由多晶硅构成的栅极中充电的电子穿过栅极氧化膜，以到达作为源极和漏极区的n+区。这些电子穿过栅极氧化膜等效于电流从n+区向栅极流动的现象。因此，即使在保持模式中向构成电容器C5’的晶体管N42的源极和漏极(控制端子)输入VDD的情况下，也会产生泄漏电流。

该泄漏电流导致电荷畴滤波器中的信号分量的衰减，使得滤波性能降低，因此涉及重要的问题。此外，如图8所示，随着CMOS工艺使得进一步小型化成为可能，该泄漏电流也随之而增加。这里，在图8中，Tox表示栅极氧化膜的厚度，通常，随着工艺使得进一步小型化成为可能，Tox也随之而减小。

图8是示出栅极泄漏电流与栅极氧化膜的厚度之间的关系的图示。这里，纵轴用于对数标绘。如图8所示，栅极中的泄漏电流在很大程度上取决于栅极电压Vg(栅极与源极/漏极之间的电势差)。具体地，泄漏电流随着栅极电压Vg的增加而近似于呈指数增加。

另外，从图8中可以看出，对于相同的栅极电压Vg，栅极中的泄漏电流随着栅极氧化膜厚度的减小而增加。因此，可以假设，随着CMOS工艺使得进一步小型化成为可能，栅极氧化膜的厚度随之而减小，并且泄漏电流随之而增加，因此，进一步增加了与这种泄漏电流相关的问题的重要性。

因此，考虑到上述情况，实现根据本实施例的滤波设备100的发明。在根据本实施例的滤波设备100中，可以减小构成电容器C的晶体管中的泄漏电流。在下文中，考虑该滤波设备100中的放大部分162而详细地描述该滤波设备100。

[3]构成滤波设备的放大部分

[3-1]放大部分的第一配置示例

图9是详细说明在根据本实施例的电荷畴滤波电路110中包括的放大部分162的配置的图示。放大部分162包括开关S17、C5、开关S18以及开关S19，其中开关S17包括晶体管P1和N1，C5包括晶体管P2和N2，开关S18包括晶体管P3和N3，开关S19包括晶体管P4和N4。这里，在晶体管的符号中包含的字母指示晶体管的极性。具体地，P指示P型MOS晶体管，N指示N型MOS晶体管。

向晶体管P1的栅极输入控制信号ψ1的反信号，并且向晶体管N1的栅极输入控制信号ψ1。因此，当控制信号ψ1处于H电平时开关S17接通。当开关S17接通时，向电容器C5输入输入信号，并由电容器C5对该输入信号进行采样(电路模式＝采样模式)。具体地，向用作输入端子的晶体管N2的栅极以及用作输入端子的晶体管P2的栅极输入输入信号。

另外，向晶体管P3的栅极输入控制信号ψ4的反信号，并且向晶体管N3的栅极输入控制信号ψ4。因此，当控制信号ψ4处于H电平时开关S18接通。当开关S18接通时，电容器C5与后级中的电容器电连接，以使得存储在电容器C5中的电荷被输出至后级中的电容器(电路模式＝输出模式)。

以相同的方式，向晶体管P4的栅极输入控制信号ψ1r的反信号，并向晶体管N4的栅极输入控制信号ψ1r。因此，当控制信号ψ1r处于H电平时开关S19接通。当开关S19接通时，电容器C5与作为基准电压的共模电压Vcom电连接，以使得存储在电容器C5中的电荷或电压复位(电路模式＝复位模式)。这里，共模电压Vcom可以具有是电源电压VDD的1/2的电压值，使得滤波设备100的动态范围变为最大。

根据开关S71-S73的操作，将具有电源电压VDD(第一控制信号)、接地电压GND和共模电压(第二控制信号)的三值电压V1输入至晶体管N2的控制端子(源极和漏极)。在将电路模式切换成输出模式的控制信号ψ4处于H电平的时间段期间，开关S71接通，以使得电源电压VDD作为三值电压V1而被输入至晶体管N2的控制端子中。

另外，在将电路模式切换成采样模式的控制信号ψ1以及将电路模式切换成复位模式的控制信号ψ1r处于H电平的时间段期间，开关S72接通。结果，在控制信号ψ1和控制信号ψ1r处于H电平的时间段期间，接地电压GND作为三值电压V1而被输入至晶体管N2的控制端子。

另外，例如，在采样模式完成之后且在电路模式切换成输出模式之前的、电路模式为保持模式的时间段期间，开关S73接通，使得共模电压Vcom作为三值电压V1而被输入到晶体管N2的控制端子中。具体地，在控制信号ψ1、ψ1r和ψ4处于H电平的时间段期间，开关S73可以接通。这里，虽然在操作中晶体管N2的控制端子在φ1r时刻为GND，但是该控制端子可以是VDD，并且可以不局限于此。

下面参考图10来描述三值电压V1和各个控制信号ψ之间的关系，使得其可被直观地理解。

图10是示出三值电压V1与各个控制信号ψ之间的关系的图示。如图10中所示，在控制信号ψ1处于H电平(充电)的采样模式中以及在ψ1r处于H电平(复位)的复位模式中，三值电压V1变成接地电压GND。另外，在控制信号ψ4处于H电平(转储(dump))的输出模式中，三值电压V1变成电源电压VDD。

同时，在包括控制信号ψ1，ψ1r和ψ4处于L电平(保持)的保持模式的时间的时间段期间，三值电压V1变成共模电压Vcom。这里，假设晶体管N2的栅极的电压在中心附近随着共模电压Vcom而波动。因此，在保持模式中，晶体管N2的栅极与源极/漏极之间的电势差减小。结果，在电路模式为保持模式的时间段期间，在晶体管N2的栅极中产生的泄漏电流可以保持较低。

这里，虽然以与在N型MOS晶体管中相同的方式在P型MOS晶体管的栅极中产生泄漏电流，但是假设该泄漏电流的量具有与在N型MOS晶体管中相比低一位的值。因此，虽然N型MOS晶体管中的泄漏电流涉及重要问题，但是可以将作为三值电压V1的反信号的三值电压V2输入到例如晶体管P2中，以保持P型MOS晶体管中的泄漏电流较低。

具体地，根据开关S61-S63的操作，将具有电源电压VDD、接地电压GND(第一控制信号)和共模电压(第二控制信号)的三值电压V2输入到晶体管P2的控制端子(源极和漏极)中。在将电路模式切换成采样模式的控制信号ψ1和将电路模式切换成复位模式的控制信号ψ1r处于H电平的时间段期间，开关S61接通，以使得电源电压VDD作为三值电压V2而被输入到晶体管P2的控制端子中。

另外，在将电路模式切换成输出模式的控制信号ψ4处于H电平的时间段期间，开关S62接通，以使得接地电压GND作为三值电压V2而被输入到晶体管P2的控制端子中。

另外，例如，在采样模式完成之后且在电路模式切换成输出模式之前的、电路模式为保持模式的时间段期间，开关S63接通。结果，在电路模式为保持模式的时间段期间，共模电压Vcom作为三值电压V2而被输入到晶体管P2的控制端子中。具体地，在控制信号ψ1、ψ1r和ψ4处于L电平的时间段期间，开关S63可以接通。这里，虽然在操作中晶体管P2的控制端子在φ1r时刻具有VDD，但是该控制端子可具有VDD，并且不局限于此。

如图10中所示，该三值电压V2是三值电压V1的反信号。也就是说，在控制信号ψ1处于H电平(充电)的采样模式中以及在ψ1r处于H电平(复位)的复位模式中，三值电压V2变成电源电压VDD。另外，在控制信号ψ4处于H电平(转储)的输出模式中，三值电压V2变成接地电压GND。

同时，在包括控制信号ψ1、ψ1r和ψ4处于L电平(保持)的保持模式的时间的时间段期间，三值电压V2变成共模电压Vcom。这里，假设晶体管P2的栅极的电压在中心附近随着共模电压Vcom波动。因此，在保持模式中，晶体管P2的栅极与源极/漏极之间的电势差减小。结果，在电路模式为保持模式的时间段期间，在晶体管P2的栅极中产生的泄漏电流可以以与在晶体管N2中相同的方式而保持较低。

这里，如图9中所示，由晶体管N2的栅极和晶体管P2的栅极相连的CMOS电容器形成电容器C5，因此，可以在输出模式中选择性地放大从输入信号中排除了直流分量的信号分量。这与在下文中描述的第二配置和第三配置中相同。

另外，似乎在放大部分162中包括的、除了电容器C5之外的开关S17-S19中产生了泄漏电流。这里，泄漏电流与相应的晶体管的栅极面积成比例。因此，构成S17-S19的相应晶体管的栅极面积被制成小于构成电容器C5的晶体管的栅极面积，从而，可以减小开关S17-S19中的泄漏电流量在泄漏电流总量中所占的比例。

这里，在本实施例的情况下，当开关S17-S19断开时，与栅极相比为负的电压被施加到构成开关S17-S19的晶体管的源极和漏极。因此，从开关S17-S19的源极流到漏极的OFF电流(阈值以下的电流)所导致的、存储在C5中的电荷的泄漏量被认为很小，从而可以假设很少存在除了经由栅极的泄漏电流之外的影响。

[3-2]放大部分的第二配置示例

接下来，参考图11来描述在根据本实施例的电荷畴滤波电路110中包括的放大部分162的第二配置示例。

图11是示出在该第二配置示例的放大部分162中包括的电容器C5的配置的图示。开关S17-S19可以构成为基本上与第一配置示例中的放大部分162相同，因此不再赘述。

如图11中所示，在该第二配置示例中的放大部分162中包括的电容器C5具有晶体管P5、晶体管N5、晶体管P6和晶体管N6。晶体管P5的栅极、晶体管N5的栅极、晶体管P6的源极/漏极以及晶体管N6的源极/漏极互相连接。

另外，与第一配置示例中描述的三值电压V1相同的电压被输入至晶体管N5的源极/漏极和晶体管P6的栅极。同时，与第一配置示例中描述的三值电压V2相同的电压被输入至晶体管P5的源极/漏极和晶体管N6的栅极。

在各个晶体管中，栅极与源极/漏极之间的电势差可以以与第一配置示例中相同的方式而在保持模式中保持较低，因此，栅极中的泄漏电流可以保持较低。

[3-3]放大部分的第三配置示例

接下来，参考图12来描述在根据本实施例的电荷畴滤波电路110中包括的放大部分的第三配置示例。

图12是示出在该第三配置示例中的放大部分162中包括的电容器C5的配置的图示。S17-S19可以形成为基本上与第一配置示例中的放大部分162相同，因此不再赘述。

如图12所示，在该第三配置示例中的放大部分162中包括的电容器C5具有晶体管N7和晶体管P7。作为输入端子的晶体管P7的栅极和作为输入端子的晶体管N8的源极/漏极互相连接。

另外，与该第一配置示例中描述的三值电压V1相同的电压被输入至作为控制端子的晶体管N7的源极/漏极。同时，与第一配置示例中描述的三值电压V2相同的电压被输入至作为控制端子的晶体管N8的栅极。

与第一配置示例一样，各个晶体管的栅极与源极/漏极之间的电势差在保持模式中保持较低，因此，栅极中的泄漏电流可以保持较低。

这里，虽然图12示出由两个N型MOS晶体管(N型MOS电容器)来形成作为可变电容器的电容器C5的情况，但是也可以由两个P型MOS晶体管(P型MOS电容器)来形成电容器C5。具体地，三值电压V1可以被输入至第一P型MOS晶体管的栅极，另一P型MOS晶体管的栅极可以连接到第一P型MOS晶体管的源极/漏极，并且三值电压V2可以被输入至第二P型MOS晶体管的源极/漏极。

这里，也可以将N型MOS晶体管和P型MOS晶体管的栅极和源极/漏极称作第一端子和第二端子。

[4]滤波设备中使用的滤波方法

上文描述了根据本实施例的滤波设备100的配置。接下来，参考图13来描述在该滤波设备100中使用的滤波方法的流程。

图13是示出在根据本实施例的滤波设备100中使用的滤波方法的流程的流程图。首先，在滤波设备100中包括的某个电容器C中，将电路模式切换成采样模式，并且对输入信号进行采样(S210)。此时，在电容器C由CMOS电容器来形成如图9所示的电容器C5的情况下，接地电压GND作为三值电压V1而被输入到N型MOS晶体管的源极/漏极中。

接下来，在电容器C中将电路模式切换成保持模式，保持通过采样而获得的电荷(S220)。此时，在电容器C由CMOS电容器来形成如图9所示的电容器C5的情况下，共模电压Vcom作为三值电压V1而被输入到N型MOS晶体管的源极/漏极中，以使得栅极中的泄漏电流保持较低。

此后，在电容器C中将电路模式切换成输出模式，并且将所保持的电荷输出至后级中的电容器C(S230)。此时，在电容器C5由CMOS电容器形成如图9所示的电容器C5的情况下，电源电压VDD作为三值电压V1而被输入到N型MOS晶体管的源极/漏极中，以使得电容降低。

接下来，在电容器C中将电路模式切换成复位模式，使得保留在电容器C中的电荷或电压被复位成共模电压(S240)。此时，在电容器C由CMOS电容器形成如图9所示的电容器C5的情况下，电源电压VDD可以作为三值电压V1而被输入到N型MOS晶体管的源极/漏极中。然后，程序返回到S210中的过程，以重复S210-S240中的过程。

[5]结论

如上所述，在根据本实施例的滤波设备100中，电容器C在采样模式中对输入端子的输入信号进行采样，并且在保持模式中保持通过采样获得的电荷。另外，在保持模式中，共模电压Vcom被输入至电容器C的控制端子，该控制端子被设置成面向输入端子，并且在二者之间设有栅极氧化膜。

因此，在保持模式中，在与通过采样获得的电荷量相对应的电压与控制端子的共模电压Vcom之间，例如在电容器C的输入端子与控制端子之间，存在电势差。这里，假设电容器C的输入端子的电压值在共模电压Vcom附近波动，因此，电容器C的输入端子与控制端子之间的电势差保持较低。结果，电容器C的栅极中的泄漏电流的量减小，使得滤波设备100的输入信号中的信号分量的衰减或劣化可以保持较低。

本领域技术人员应当理解，在所附权利要求或其等价的范围之内，可以根据设计需求和其它因素来进行各种修改、组合、子组合和更改。

例如，虽然在上述实施例中描述了在保持模式中将共模电压Vcom作为第二控制信号而输入的情况，但是本发明并不局限于该示例。例如，可以在保持模式中将接近于共模电压Vcom的电压作为第二控制信号而输入。另外，在保持模式中所假设的电容器C的输入端子的电压的平均电压可以作为第二控制信号而被输入到电容器C的控制端子。

另外，可以提供用于感测电容器C的输入端子的电压的电压感测部分，并且可以向电容器C的控制端子输入第二控制信号，该第二控制信号的电压值是根据该电压感测部分所感测的电压而动态设置的。

另外，虽然图10示出在电路模式从输出模式切换成复位模式期间将共模电压Vcom输入到电容器C的控制端子的情况，但是可以输入不同的值用于该电压。另外，也可以在复位模式中将共模电压Vcom输入到电容器C的控制端子。

另外，不必按照流程图所显示的次序以时间顺序来处理本说明书中滤波设备100的过程中的各个步骤，而是可以包括并行或单独执行的过程(例如并行过程或使用对象的过程)。

Claims (7)

1.一种信号处理设备，包括：

电容可变的可变电容器；以及

切换部分，用于在采样模式、保持模式和输出模式之间切换电路模式，所述采样模式用于使得可变电容器对输入信号进行采样，所述保持模式用于将通过对输入信号进行采样而获得的电荷保持在可变电容器中，所述输出模式用于输出保持在可变电容器中的电荷；其中

所述可变电容器包括：

输入端子，在采样模式时通过所述输入端子来输入输入信号；以及

控制端子，在输出模式中向所述控制端子输入第一控制信号，在保持模式中向所述控制端子输入具有预定基准电压的第二控制信号，所述第一控制信号将所述可变电容器的电容降低到低于采样模式中所述电容的值，其中在所述控制端子和所述输入端子之间设有绝缘层。

2.根据权利要求1的信号处理设备，其中：

除了在采样模式、保持模式和输出模式之间切换电路模式之外，切换部分还将电路模式切换到复位模式，其中向可变电容器的输入端子施加共模电压；以及

所述基准电压与所述共模电压相同或者是接近于所述共模电压的电压。

3.根据权利要求1的信号处理设备，其中所述可变电容器是CMOS电容器。

4.根据权利要求1的信号处理设备，其中

所述可变电容器包括至少两个N型MOS电容器或至少两个P型MOS电容器；

一个N型MOS电容器或一个P型MOS电容器的第一端子用作所述输入端子，并且第二端子用作所述控制端子；以及

另一N型MOS电容器或另一P型MOS电容器的第二端子用作所述输入端子，并且第一端子用作所述控制端子。

5.一种滤波设备，其中，不同的可变电容器依次对输入信号进行采样，并且将采样之后保持在多个可变电容器中的电荷的至少一部分输出至与多个可变电容器电连接的后级电容器，所述滤波设备包括：

切换部分，用于在采样模式、保持模式和输出模式之间切换电路模式，所述采样模式用于使得可变电容器对输入信号进行采样，所述保持模式用于将通过采样输入信号获得的电荷保持在可变电容器中，所述输出模式用于输出由可变电容器保持的电荷；以及

所述可变电容器包括：

输入端子，在采样模式中通过所述输入端子来输入输入信号；以及

控制端子，在输出模式中向所述控制端子输入第一控制信号，在保持模式中向所述控制端子输入具有预定基准电压的第二控制信号，所述第一控制信号将所述可变电容器的电容降低到低于采样模式中所述电容的值，其中在所述控制端子和所述输入端子之间设有绝缘层。

6.一种信号处理方法，包括以下步骤：

采样步骤，通过电容可变的可变电容器的输入端子来输入输入信号，并且使得所述可变电容器对所述输入信号进行采样；

保持步骤，将通过对所述输入信号进行采样而获得的电荷保持在所述可变电容器中；以及

输出步骤，输出保持在所述可变电容器中的电荷；其中

在输出步骤中，通过可变电容器的控制端子来输入第一控制信号，用于将可变电容器的电容降低到低于采样步骤中所述电容的值，经由输入端子和控制端子之间的绝缘层而布置所述控制端子；以及

在保持步骤中，通过所述可变电容器的控制端子来输入具有预定基准电压的第二控制信号。

7.一种滤波方法，包括以下步骤：

采样步骤，依次通过不同的可变电容器的输入端子来输入输入信号，并且在所述可变电容器中对所述输入信号进行采样；

保持步骤，将通过对所述输入信号进行采样而获得的电荷保持在各个可变电容器中；以及

输出步骤，将保持在两个或更多个所述可变电容器中的电荷输出至设于后级的后级电容器；其中

在输出步骤中，通过可变电容器的控制端子来输入第一控制信号，用于将可变电容器的电容降低到低于采样步骤中所述电容的值，经由输入端子和控制端子之间的绝缘层而布置所述控制端子；以及

在保持步骤中，通过所述可变电容器的控制端子来输入具有预定基准电压的第二控制信号。

Images