CN101350348B - 使静电电流耗散的方法 - Google Patents

使静电电流耗散的方法 Download PDF

Info

Publication number
CN101350348B
CN101350348B CN2008101087581A CN200810108758A CN101350348B CN 101350348 B CN101350348 B CN 101350348B CN 2008101087581 A CN2008101087581 A CN 2008101087581A CN 200810108758 A CN200810108758 A CN 200810108758A CN 101350348 B CN101350348 B CN 101350348B
Authority
CN
China
Prior art keywords
path
trap
pad
exemplary embodiment
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101087581A
Other languages
English (en)
Other versions
CN101350348A (zh
Inventor
全灿熙
金汉求
张成必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101350348A publication Critical patent/CN101350348A/zh
Application granted granted Critical
Publication of CN101350348B publication Critical patent/CN101350348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/02—Arrangement of electric circuit elements in or on lighting devices the elements being transformers, impedances or power supply units, e.g. a transformer with a rectifier
    • F21V23/026—Fastening of transformers or ballasts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/02—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种在第一焊盘和第二焊盘之间的静电放电电路，包括：一静电放电电路元件，包括双极晶体管路径和电阻器路径，该静电放电电路元件通过双极晶体管路径和电阻器路径交替地使静电电流放电。本发明还涉及一种使由静电放电事件引起的静电电流耗散的方法，包括通过双极晶体管路径和电阻器路径交替地使静电电流放电。

Description

使静电电流耗散的方法
本申请是2006年1月6日提交的第200610005724.0号专利申请的分案申请。 
技术领域
本发明涉及一种静电放电电路及使静电电流耗散的方法。 
背景技术
电气过应力或EOS是指由于过量电压、电流和/或功率而引起的电路毁坏。 
EOS通常是由于不适当地施加激励给电路所引起的，无论该电路仍在制造线上被测试或其已经投入使用。简单的承插违反动作、例如电路定向错误和移位能引起EOS损坏，尤其是在要用于电源管脚的电压将施加给应力敏感的或功率受限的管脚的条件下。在激励源中不适当的激励设置或电压尖脉冲也是EOS损坏的常见原因。 
EOS损坏不总是明显的。一些EOS事件根本就没有留下明显的物理现象。即使没有观察到物理异常，这类EOS事件也仍然能反映出受影响的元件功能丧失。微弱的EOS事件也可能出现，仅仅改变了受影响元件的参数性能，但是仍然影响了电路的整体性能。 
静电放电(ESD)和闭锁是EOS的两种特殊情况。 
静电放电(ESD)是通过一般为绝缘体的材料的电流瞬时流动。绝缘体两端的大电势差可以产生一强电场，其把材料的原子转变成使传导电流的离子。 
静电放电(ESD)还可以定义为当处于不同电势的两个物体得以直接相互接触时通常所导致的在两个物体之间静电电荷的单次发生的快速转移。 
因为集成电路由例如硅的绝缘材料制成，其如果暴露于高压下能被击穿，所以ESD是在半导体工业中器件失效的主要原因。集成电路的制造商 和用尸必须采取预防措施来避免和/或解决ESD。 
当充电的器件得以接触其它器件、例如集成电路时，尤其是当集成电路的部分连接至含有地的电源时，累积的静电电荷可以迅速释放。静电放电通过引起集成电路内氧化物或其它薄膜的电介质击穿而可以造成对集成电路的损坏。 
电介质击穿是指电介质层的破坏，通常是由跨接电介质层的过度电势差或电压所引起的。电介质击穿可以表现为在击穿点处的短路或漏电。 
SiO2击穿被认为是由电荷注入引起的，并可以分解成两个阶段。在第一阶段期间，由于外加跨接其的电压的结果，电流开始流过氧化物。由于电荷被捕获在氧化物中，那么就形成了高电场/高电流区。最终，这些异常区达到第二阶段、即氧化物加热并使更大的电流流动的临界点。这产生了快速导致氧化物物理毁坏的电和热失控。 
由集成电路中p-n结的反向击穿引起的、高于导通集成电路的相对小的面积的正常水平也可以造成集成电路损坏。 
闭锁属于失效机理，其中寄生闸流晶体管(例如寄生硅可控整流器，或SCR)无意地产生在电路内，一旦电流被意外地触发或导通，引起大电流量连续流过电路。取决于所包含的电路，由该机理产生的电流流动的量可能足够大到足以造成器件由于电气过应力(EOS)而永久损坏。 
SCR是三端、四层的p-n-p-n器件，其基本上包括PNP晶体管和NPN晶体管。在正常状态下SCR截止，但一旦在其栅极处被触发，将按一个方向(从阳极到阴极)导通电流，而且只要通过其的电流停留在保持电平以上就将这样连续地导通电流。触发PNP晶体管的发射极导通使电流注入进NPN晶体管的基极。这样驱动了PNP晶体管导通，其进一步使NPN晶体管的发射极-基极结正向偏置，使NPN晶体管把更多的电流馈送进PNP晶体管的基极。从而，NPN晶体管和PNP晶体管相互馈送电流使它们都保持在饱和。 
能使寄生闸流晶体管触发成闭锁状态的事件包括过量的电源电压、I/O管脚处的电压超过电压干线一个以上的二极管压降、多电源电压的不适当的排序、以及各种尖峰脉冲和瞬变现象。一旦触发导通，那么产生的电流流量可以取决于沿电流路径的电流限制因素。在不能充分限制电流的情况下，可能出现EOS损坏、例如金属烧断(metal burn-out)。 
图1示例了用于控制ESD的传统的SCR。如图1中所示例的，传统的SCR可以包括例如n型的第一扩散层2、例如p型的第二扩散层4、例如n型的第三扩散层6和例如p型的第四扩散层8。传统的SCR还可以包括n阱10、p阱12、例如VDD焊盘的第一焊盘13和例如VSS焊盘的第二焊盘14。 
如图1中所示，pnpn SCR有效地连接在被保护线和电源、即VDD和VSS的每个端子之间。SCR基本上包括第一pnp双极晶体管Q1和第二npn双极晶体管Q2。如图1中所示，pnp双极晶体管Q1的发射极(例如，第二扩散层4)和npn双极晶体管Q2的集电极(例如，第一扩散层2)连接端子之一，例如第一焊盘13。npn双极晶体管Q2的发射极(例如，第三扩散层6)和pnp双极晶体管Q1的集电极(例如，第四扩散层8)可以连接另一端子，例如第二焊盘14。如图1中所示，npn双极晶体管Q2的基极可以具有与pnp双极晶体管Q1的集电极相同的扩散(例如，p阱12)，而pnp双极晶体管Q1的基极可以具有与npn双极晶体管Q2的集电极相同的扩散(例如，n阱10)。 
如上所述，传统的SCR是一常闭状态器件，处于“闭塞状态(blockingstate)”，其中可忽略不计的电流在其中流动。在其常闭状态下，传统的SCR阻止了电源之间的高阻抗路径。 
在ESD事件期间，例如，当第一焊盘13处于高电压而第二焊盘14接地时，用于ESD电流的电路路径可以通过构成SCR的两个双极晶体管Q1、Q2沿分离的路径、例如pnp路径和npn路径形成从VDD至VSS的轨迹。电流注入npn双极晶体管Q2的基极，其引起pnp双极晶体管Q1的基极-发射极结中的电流流动。这种电流流动使pnp双极晶体管Q1导通，使进一步电流注入npn双极晶体管Q2的基极。这种现象称为“正向反馈状态”，其从低阻抗放电通道推动SCR进入正反馈模式以安全地分流ESD电流。 
图2示例了两种传统的ESD保护器件的一个范例ESD特性曲线，这两种传统的ESD保护器件包括如曲线A所示例的在图1中描述的传统SCR和如曲线B所示例的传统pn二极管。如图2A中所示，用于传统的SCR的ESD特性曲线包括三个明显不同的部分1-3。在部分1中，在ESD应力状态下，电压V小于端子电压VT，其导致高阻抗状态，其中增加了n阱10的电势。 
在部分2的起始处，V＝VT，结击穿(或雪崩击穿)出现在共用集电极 -基极结处。雪崩产生的空穴升高了p阱12电势，而雪崩产生的电子升高了n阱10的电势，其导通了npn和pnp双极晶体管。 
npn和pnp晶体管中的那一个首先导通取决于电阻器R1和R2的值和两个双极晶体管的电流增益。当电压尖脉冲激活一对双极晶体管中的一个时，出现了闭锁，其使电路和大正向反馈结合。结果，大电流可通过集电极流出。随着SCR换到“导通”状态，可以使I/O焊盘电压箝位到安全的保持电压。这导致电压急剧减少到保持电压、即电压VH，如图2的曲线A的部分2中所示。 
在部分3中，如果电流流入持续或施加高于VH的电压在焊盘上，这样就产生了低阻抗状态。由于触发的结果，闭锁可以限定为电源线之间低阻抗路径的产生。在这种状态下，可能存在过量电流流动并且器件可以进入热击穿。器件温度可以增加到一种程度，使得热载流子产生足够高以支配导通过程。因为在部分3中的电流太高，所以在半导体器件中可以出现局部热损坏。曲线A的部分3中所示的不可控的电流增加是伴随传统的SCR器件的问题。 
曲线B示例了传统的pn二极管的ESD特性曲线。如曲线B的部分1中所示，电流增加很慢；结果，传统的pn二极管不适合于大电流的瞬时放电。 
发明内容
本发明的范例实施例针对一种静电放电电路，包括连接第一焊盘的第一导电类型的第一阱、连接第二焊盘的第一导电类型的第二阱和连接第一焊盘的第二导电类型的第三阱、以及形成在第三阱中并连接第一阱和第二阱的第一导电类型的开关路径。 
本发明的其它范例实施例针对一种在第一焊盘和第二焊盘之间的包括静电放电电路元件的静电放电电路，该静电放电电路元件包括双极晶体管路径和电阻器路径，静电放电电路元件通过双极晶体管路径和电阻器路径交替地使静电电流放电。 
本发明的其它范例实施例针对一种使由静电放电事件引起的静电电流耗散的方法，包括通过双极晶体管路径和电阻器路径交替地使静电电流放电。 
本发明的其它范例实施例针对一种静电放电电路，包括第一焊盘和第二焊盘、以及连接在第一焊盘和第二焊盘之间的静电放电电路元件，静电放电电路元件包括用于通过双极晶体管路径和电阻器路径交替地使静电电流放电的装置。 
本发明的其它范例实施例针对一种静电放电电路，包括第一焊盘和第二焊盘、以及连接在第一焊盘和第二焊盘之间的静电放电电路元件，静电放电电路元件包括用于控制跨过静电放电电路元件的电压在触发电压和保持电压之间以使静电电流放电的装置。 
在本发明的范例实施例中，第一导电类型是正的，而第二导电类型是负的。 
在本发明的范例实施例中，第一焊盘连接驱动电压，而第二焊盘连接地电压。 
在本发明的范例实施例中，开关路径形成电阻器路径来使静电电流放电。 
在本发明的范例实施例中，第一阱、第二阱和第三阱形成双极晶体管路径来使静电电流放电。 
在本发明的范例实施例中，电阻器路径和双极晶体管路径交替地使静电电流放电。 
在本发明的范例实施例中，通过双极晶体管路径交替地使静电电流放电包括引导电流流过至少两个双极晶体管，以产生正向反馈条件来形成低阻抗放电通道，用于分流静电电流。 
在本发明的范例实施例中，通过电阻器路径交替地使静电电流放电包括由于正向反馈条件在np结附近形成耗尽区，以使电流流过电阻器路径的至少一个开关路径。 
在本发明的范例实施例中，通过电阻器路径交替地使静电电流放电进一步包括在np结附近形成完全耗尽区，其切断电流流过电阻器路径的至少一个开关路径。 
在本发明的范例实施例中，通过双极晶体管路径交替地使静电电流放电进一步包括：响应切断流过电阻器路径的至少一个开关路径的电流，引导电流再次流过至少两个双极晶体管。 
在本发明的范例实施例中，电阻器路径包括一开关路径。 
在本发明的范例实施例中，开关路径位于相邻的接触孔之间。 
在本发明的范例实施例中，开关路径具有足以形成跨过开关路径的完全耗尽区的宽度(W)。 
在本发明的范例实施例中，双极晶体管路径包括硅可控整流器。 
在本发明的范例实施例中，硅可控整流器包括pnp双极晶体管和npn双极晶体管。 
在本发明的范例实施例中，硅可控整流器进一步包括对应npn双极晶体管的第一电阻器和对应pnp双极晶体管的第二电阻器。 
在本发明的范例实施例中，pnp双极晶体管和npn双极晶体管在正向反馈条件下工作以推动硅可控整流器到再生模式，以形成低阻抗放电通道，来分流静电电流。 
在本发明的范例实施例中，静电放电电路进一步包括限定含有开关路径的有源区的绝缘层和/或第二导电类型的保护环，用于限定较低的电压区和用于使电源支配给第一阱、第二阱和第三阱中的至少一个。 
在本发明的范例实施例中，第一阱和第二阱中的至少一个形成在第三阱中。 
在本发明的范例实施例中，第一阱形成在第三阱中，而第二阱形成在第一导电类型的衬底中。 
附图说明
通过下面给出的详细说明和附图将会更充分地理解本发明，给出详细说明和附图仅用于解释发明而不用于限制本发明。 
图1示例了用于控制ESD的传统的SCR； 
图2示例了两种传统的ESD保护器件的一个范例ESD特性曲线，这两种传统的ESD保护器件包括如曲线A所示例的在图1中描述的传统SCR和如曲线B所示例的传统pn二极管； 
图3A-3D示例了根据本发明一个范例实施例的静电放电电路； 
图4A-4C示例了根据本发明一个范例实施例的图3A-3D的范例静电放电电路的范例正常工作； 
图5A-5C示例了根据本发明一个范例实施例的图3A-3D的范例静电放电电路在ESD事件期间的范例工作； 
图6示例了在本发明图3A-3D中所示例的范例静电放电电路与图2的两种传统器件的ESD特性曲线的比较； 
图7A-7D示例了根据本发明另一范例实施例的静电放电电路； 
图8A-8C示例了根据本发明另一范例实施例的静电放电电路。 
应该注意，这些图想要示例本发明范例实施例的方法和器件的一般特性，以为了说明此处的这些范例实施例。然而，这些图不必按照一定比例描绘并可以不精确地反映任何所给出实施例的特性，并不应解释为限定或限制在本发明范围内的范例实施例的值或特性的范围。 
具体实施方式
图3A-3D示例了根据本发明一个范例实施例的静电放电电路。如图3A中所示，静电放电电路可以包括第一导电类型的阱50、例如n型阱和第二导电类型例如p型的阱52。 
阱52可以进一步包括至少一个第二导电类型、例如p型的开关路径52a，第二导电类型、例如p型的阱52b以及同样为第二导电类型、例如p型的阱52c。 
阱50可以包括例如n型的第一扩散层54。阱52b可以包括例如p型的第三扩散层58。阱52c可以包括例如n型的第二扩散层56和例如p型的第四扩散层60。 
第一扩散层54可以连接第一焊盘64(如图3B-3D中所示)，例如连接驱动电压的VDD焊盘。第三扩散层58也可以连接第一焊盘64。 
第二扩散层56和第四扩散层60可以连接第二焊盘66(如图3B-3D中所示)，例如连接地电压的VSS焊盘。第一至第四扩散层54、56、58和60中的每一个可以包括至少一个接触孔62。 
图3B-3D分别示例了图3A的静电放电电路沿I-I′、II-II′和III-III′处的截面图。如图3A和3D中所示，除阱52b和52c以外，第二导电类型的阱52还可以包括开关路径52a。每个开关路径52a可以具有宽度W，如图3A和3D中所示例的。 
图4A-4C示例了在本发明一个范例实施例中图3A-3D的范例静电放电电路的工作。 
图4A示例了图3A-3D中所示例的布局的正常工作。如图4A中所示， 在正常工作时，n型阱50和p型阱52的np结处产生反向偏置电压，其在靠近开关路径52a的p型阱52中产生耗尽区70(以及n型阱50中的耗尽区)。 
在一个范例实施例中，可以判定开关路径52a的宽度W，使得可以开启或关闭开关路径52a。在一个范例实施例中，可以控制开关路径52a的掺杂浓度和/或外加电压，以便控制开关路径52a开启或关闭。 
在一个范例实施例中，可以控制开关路径52a的宽度W，使得在开关路径52a的每一侧上的耗尽区70接触并在每个开关路径52a中形成完全耗尽区。完全耗尽区70将切断连接第一焊盘64的第二导电类型的阱52b与连接第二焊盘66的第二导电类型的阱52c之间的电流路径。结果，将没有电流从第一焊盘64(例如，VDD焊盘)流向第二焊盘66(例如，VSS焊盘)。如上所阐述的，这是图3A-3D的静电放电电路的正常工作。 
图5A-5C示例了图3A-3D的静电放电电路在ESD事件期间的范例工作。 
在n型阱50和p型阱52之间的NP结击穿的点处，图5B中所示例的PNP双极晶体管Q3和NPN双极晶体管Q4导通。结果，使来自第一焊盘64的电流通过pnpn连接58、52b、50、52c、56流入第二焊盘66，并且靠近NP结的耗尽区70由于正反馈现象而变得更窄。在此周期期间，开关路径52a开启，使电流从第一焊盘64通过开关路径52a流入第二焊盘66，并且开关路径52a的电势增加。随着开关路径52a的电势增加，最终，完全耗尽区70再次形成在开关路径52a中。如上所述，与静电放电电路的正常工作一起，完全耗尽区70切断了通过开关路径52a的电流路径。以这种方式，形成了循环，其中开关路径52a交替开启和关闭，以及通过电阻器路径形式的开关路径52a和双极晶体管路径形式的传统pnpn SCR交替耗散ESD电流，直到耗散了ESD电流。 
图6示例了在本申请的图3A-3D中所示例的范例静电放电电路、传统的SCR和pn二极管的ESD特性曲线的比较。如图6中所示例的，传统的SCR和pn二极管的曲线A和B分别基本上与图2中所示的曲线相同。曲线C示出了图3A-3D中所示例的本发明范例实施例的ESD特性曲线。 
如在曲线A的部分1中所示，在ESD应力条件下，电压V小于端子电压VT，其导致高阻抗条件，其中n阱10的电势增加。 
在曲线A的部分2的起始处，其中V＝VT，结击穿(或雪崩击穿)出现在共用集电极-基极结处。雪崩产生的空穴增加了p阱12电势，而电子增加了n阱10电势，其导通了npn和pnp双极晶体管。 
为图3A-3D中所示例的本发明的范例实施例的ESD特性曲线的曲线C类似于在部分1和2中传统的SCR的ESD特性曲线。这是所希望的，因为图3A-3D的ESD电路包括传统SCR的pnpn排列。 
然而，图3A-3D中所示例的本发明的范例实施例的ESD特性曲线不同于部分3中传统SCR的ESD特性曲线。 
在传统SCR的ESD特性曲线的部分3中，如果电流流入持续或超过VH的电压施加在焊盘上的话，这就产生了低阻抗条件。在该条件下，过电流是可能存在的并且器件成为热击穿，如在曲线A的部分3中不受控电流增加所示例的。 
相反，在本发明的范例实施例的ESD电路的ESD特性曲线C的部分3中，开关路径52a用于防止不受控的电流增加。 
如图所示，曲线3C基本上在两种位置、即电流增加的急速返回位置(部分2)和电压增加的开关部分(部分3)之间交替。如曲线C所示例的，这些现象中的每一种交替出现并示例了电流流动的路径在传统pnpn SCR和开关路径之间交替。通过分开EDS或EOS电流的路径，这种交替防止电流拥挤(crowding)和半导体器件中局部的热损坏。 
图7A-7D示例了根据本发明另一范例实施例的静电放电电路。如图7A中所示例的，静电放电电路可以包括第一导电类型的阱110、例如n型阱和第二导电类型、例如p型的阱112。 
阱112可以进一步包括至少一个第二导电类型、例如p型的开关路径112a，第二导电类型、例如p型的阱112b以及同样为第二导电类型、例如p型的阱112c。 
阱110可以包括例如n型的第一扩散层114。阱112b可以包括例如p型的第三扩散层118。阱112c可以包括例如n型的第二扩散层116和例如p型的第四扩散层120。 
第一扩散层114可以连接第一焊盘124(如图7B-7D中所示)，例如连接驱动电压的VDD焊盘。第三扩散层118也可以连接第一焊盘124。 
第二扩散层116和第四扩散层120可以连接第二焊盘126(如图7B-7D 中所示)，例如，连接地电压的VSS焊盘。第一至第四扩散层114、116、118和120中的每一个可以包括至少一个接触孔125。 
图7B-7D分别示例了图7A的静电放电电路沿I-I′、II-II′和III-III′处的截面图。如图7A和7D所示，除阱112b和112c以外，第二导电类型的阱112还可以包括开关路径112a。每个开关路径112a可以具有宽度W，如图7A和7D中所示例的。 
如图7A-7D中所示，静电放电电路可以进一步包括绝缘层105和/或保护环122。在一个范例实施例中，绝缘层105限定了含有开关路径112a的有源区。在一个范例实施例中，保护环122为第二导电类型并限定了较低的电压区，用于把电源引导给第一导电类型的阱110、第二导电类型的阱112b和同样为第二导电类型的阱112c中的至少一个。在一个范例实施例中，较低的电压区有助于保持电压均匀性。 
图8A-8C示例了根据本发明另一范例实施例的静电放电电路。 
如图8A中所示例的，静电放电电路可以包括第一导电类型的阱210、例如n型阱，第二导电类型、例如p型的阱211和第二导电类型、例如p型的阱212。 
阱210可以包括例如n型的第一扩散层214和例如p型的第三扩散层218。阱212可以包括例如n型的第二扩散层216和例如p型的第四扩散层220。 
第一扩散层214可以连接第一焊盘224(如图8B-8C中所示)，例如连接驱动电压的VDD焊盘。第三扩散层218也可以连接第一焊盘224。 
第二扩散层216和第四扩散层220可以连接第二焊盘226(如图8B-8C中所示)，例如连接地电压的VSS焊盘。第一至第四扩散层214、216、218和220中的每一个可以包括至少一个接触孔225。 
图8B-8C分别示例了图8A的静电放电电路沿I-I′和II-II′处的截面图。如图8A和8C中所示，第二导电类型的阱212可以包括至少一个开关路径212a。每个开关路径212a可以具有宽度W，如图8A和8C中所示例的。 
如图8A-8C中所示，静电放电电路可以进一步包括绝缘层205和/或保护环222。在一个范例实施例中，绝缘层205限定了含有开关路径212a的有源区。在一个范例实施例中，保护环222为第二导电类型并限定了较低的电压区，用于把电源支配给第一导电类型的阱210和第二导电类型的阱 212中的至少一个。 
尽管已说明本发明范例实施例的各种元件具有给定的导电性，但应认识到，在不脱离本发明的精神和范围的情况下，可以使任何元件的导电性相反。 
尽管已说明本发明范例实施例的各种元件在电阻器路径和双极晶体管结之间切换，但应认识到，在不脱离本发明的精神和范围的情况下，可以进行在至少两个其它路径之间进行切换。 
本领域那些技术人员应明白，在不脱离此处本发明的范围的情况下，可以对上述的示例性实施例作出其它变化和修改，并且意图使包含在上述说明书中的全部内容将解释为示例性的而非限制意义。 
本美国非临时申请要求在35U.S.C.§119下于2005年2月7日申请的韩国专利申请号No.2005-0011296的优先权，这里引入其全部内容供参考。 

Claims (1)

1.一种使由静电放电事件引起的静电电流耗散的方法，包括：通过双极晶体管路径和电阻器路径交替地使静电电流放电，包括：
引导电流流过至少两个双极晶体管，以产生正向反馈条件来形成低阻抗放电通道，用于分流静电电流；
由于正向反馈条件在np结附近形成耗尽区，以使电流流过电阻器路径的至少一个开关路径；
在np结附近形成完全耗尽区，其切断电流流过电阻器路径的至少一个开关路径；
响应切断流过电阻器路径的至少一个开关路径的电流，引导电流再次流过至少两个双极晶体管。
CN2008101087581A 2005-02-07 2006-01-06 使静电电流耗散的方法 Active CN101350348B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050011296A KR101118709B1 (ko) 2005-02-07 2005-02-07 정전기 방전 보호 소자
KR11296/05 2005-02-07
US11/201,365 2005-08-11
US11/201,365 US7888739B2 (en) 2005-02-07 2005-08-11 Electrostatic discharge circuit and method of dissipating an electrostatic current

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006100057240A Division CN1825588B (zh) 2005-02-07 2006-01-06 静电放电电路

Publications (2)

Publication Number Publication Date
CN101350348A CN101350348A (zh) 2009-01-21
CN101350348B true CN101350348B (zh) 2012-02-08

Family

ID=36779098

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101087581A Active CN101350348B (zh) 2005-02-07 2006-01-06 使静电电流耗散的方法
CN2006100057240A Active CN1825588B (zh) 2005-02-07 2006-01-06 静电放电电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006100057240A Active CN1825588B (zh) 2005-02-07 2006-01-06 静电放电电路

Country Status (3)

Country Link
US (1) US7888739B2 (zh)
KR (1) KR101118709B1 (zh)
CN (2) CN101350348B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムｌｓｉ
US7723823B2 (en) * 2008-07-24 2010-05-25 Freescale Semiconductor, Inc. Buried asymmetric junction ESD protection device
US8692290B2 (en) 2011-09-07 2014-04-08 International Business Machines Corporation Silicon controlled rectifier structure with improved junction breakdown and leakage control
JP2014225483A (ja) 2011-09-16 2014-12-04 パナソニック株式会社 半導体集積回路装置
TWI538154B (zh) * 2013-10-23 2016-06-11 美商微晶片科技公司 晶片與靜電放電保護元件及其製造方法
US9978689B2 (en) * 2013-12-18 2018-05-22 Nxp Usa, Inc. Ion sensitive field effect transistors with protection diodes and methods of their fabrication
US9461032B1 (en) * 2015-11-05 2016-10-04 Texas Instruments Incorporated Bipolar ESD protection device with integrated negative strike diode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385902A (zh) * 2001-05-14 2002-12-18 矽统科技股份有限公司 静电放电防护电路
CN1532929A (zh) * 2003-03-26 2004-09-29 联华电子股份有限公司 双载子互补式金属氧化物半导体的静电放电防护电路及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473169A (en) 1995-03-17 1995-12-05 United Microelectronics Corp. Complementary-SCR electrostatic discharge protection circuit
EP0822596A3 (en) 1996-08-02 2000-01-05 Texas Instruments Inc. Improvements in or relating to integrated circuits
KR100331857B1 (ko) 2000-03-15 2002-04-09 박종섭 정전기 보호회로
US7109533B2 (en) * 2002-03-25 2006-09-19 Nec Electronics Corporation Electrostatic discharge protection device
TW536802B (en) * 2002-04-22 2003-06-11 United Microelectronics Corp Structure and fabrication method of electrostatic discharge protection circuit
US6891207B2 (en) 2003-01-09 2005-05-10 International Business Machines Corporation Electrostatic discharge protection networks for triple well semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385902A (zh) * 2001-05-14 2002-12-18 矽统科技股份有限公司 静电放电防护电路
CN1532929A (zh) * 2003-03-26 2004-09-29 联华电子股份有限公司 双载子互补式金属氧化物半导体的静电放电防护电路及方法

Also Published As

Publication number Publication date
CN1825588A (zh) 2006-08-30
KR101118709B1 (ko) 2012-03-12
CN101350348A (zh) 2009-01-21
KR20060090084A (ko) 2006-08-10
US7888739B2 (en) 2011-02-15
US20060175663A1 (en) 2006-08-10
CN1825588B (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
US9263430B2 (en) Semiconductor ESD device and method of making same
US6858902B1 (en) Efficient ESD protection with application for low capacitance I/O pads
US7728349B2 (en) Low capacitance SCR with trigger element
US8456785B2 (en) Semiconductor ESD device and method
CN101350348B (zh) 使静电电流耗散的方法
US20050212051A1 (en) Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US20030042498A1 (en) Method of forming a substrate-triggered SCR device in CMOS technology
WO2012119788A1 (en) Integrated circuit including silicon controlled rectifier
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
TWI414066B (zh) 半導體裝置結構及其積體電路以及包含此積體電路之電子裝置
KR100750588B1 (ko) 정전기 방전 보호회로
JP5269294B2 (ja) 静電気放電保護素子
CN212485327U (zh) 功率器件静电放电保护电路
JP4504664B2 (ja) 静電気放電保護素子及び静電気放電保護回路
CN111900160A (zh) 一种功率器件静电放电保护电路
CN113224051B (zh) Esd保护器件及芯片
TWI710095B (zh) 靜電放電保護裝置及其操作方法
KR100612948B1 (ko) 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터
JP2656045B2 (ja) 静電放電保護回路
CN111900159A (zh) 功率器件静电放电保护电路
JPH1168051A (ja) 静電破壊保護素子及び半導体集積装置
KR19990061129A (ko) 정전기 보호소자를 구비하는 반도체 소자의 제조방법
JP2007096154A (ja) 半導体装置
KR20050106929A (ko) 정전기 보호회로의 트랜지스터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant