CN113224051B - Esd保护器件及芯片 - Google Patents
Esd保护器件及芯片 Download PDFInfo
- Publication number
- CN113224051B CN113224051B CN202110770173.1A CN202110770173A CN113224051B CN 113224051 B CN113224051 B CN 113224051B CN 202110770173 A CN202110770173 A CN 202110770173A CN 113224051 B CN113224051 B CN 113224051B
- Authority
- CN
- China
- Prior art keywords
- type
- diffusion region
- conductivity type
- diffusion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 196
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000002955 isolation Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种ESD保护器件及芯片。其中，ESD保护器件包括括衬底、MOS管、第一导电类型的第一扩散区、第二导电类型的第一扩散区、第二导电类型的第二扩散区和第二导电类型的第三扩散区；衬底内形成有第一导电类型的阱区和第二导电类型的阱区；第一导电类型的阱区设于第二导电类型的阱区内；MOS管位于第一导电类型的阱区；第二导电类型的第一扩散区位于第一导电类型的阱区；第一导电类型的第一扩散区、第二导电类型的第二扩散区和第二导电类型的第三扩散区位于第二导电类型的阱区；第二导电类型的第二扩散区与第一导电类型的第一扩散区电连接；第二导电类型的第三扩散区连接MOS管的漏极；第二导电类型的第一扩散区用于连接衬底的PAD引脚。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种ESD保护器件及芯片。
背景技术
ESD（Electro-Static discharge，静电释放）失效已成为影响当前集成电路可靠性的重要因素之一。ESD事件可能出现在芯片制造、测试、划片、封装、装配、运输、板级和系统级装配以及成品使用过程等各个环节中，由于设备和材料之间不可避免的接触摩擦行为会产生大量的电荷积累，如果积累电荷没有及时的泄放，接触到芯片的引脚就会顺着引脚流入到芯片内部，这一过程产生的瞬态ESD电流可能达到数安培以上，会威胁内部器件的栅氧化层可靠性，导致形成栅氧化层缺陷甚至氧化层击穿，或导致内部金属走线或器件直接发热烧毁。由于SCR（Silicon Controlled Rectifier，可控硅整流）器件钳位电压低，单位面积的过电流能力非常强，使得性价比远超其他类型器件，所以传统的技术方案用SCR器件设计居多。
在实现过程中，发明人发现传统技术中至少存在如下问题：传统可控硅整流器件易损坏且安全性低。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高可控硅整流器件的ESD保护器件及芯片。
为了实现上述目的，一方面，本发明实施例提供了一种ESD保护器件，包括衬底、MOS管、第一导电类型的第一扩散区、第二导电类型的第一扩散区、第二导电类型的第二扩散区和第二导电类型的第三扩散区；
衬底内形成有第一导电类型的阱区和第二导电类型的阱区；第一导电类型的阱区设于第二导电类型的阱区内；
MOS管位于第一导电类型的阱区；
第二导电类型的第一扩散区位于第一导电类型的阱区；第一导电类型的第一扩散区、第二导电类型的第二扩散区和第二导电类型的第三扩散区位于第二导电类型的阱区；第二导电类型的第二扩散区与第一导电类型的第一扩散区电连接；第二导电类型的第三扩散区连接MOS管的漏极；第二导电类型的第一扩散区用于连接衬底的PAD引脚。
在其中一个实施例中，MOS管包括：栅极、第二导电类型的第四扩散区、第二导电类型的第五扩散区和第一导电类型的第二扩散区；第二导电类型的第四扩散区、第二导电类型的第五扩散区和第一导电类型的第二扩散区均位于第一导电类型的阱区内；
栅极位于衬底上，且位于第二导电类型的第四扩散区与第二导电类型的第五扩散区之间；第二导电类型的第四扩散区与第二导电类型的第三扩散区电连接；第二导电类型的第五扩散区与第一导电类型的第二扩散区电连接。
在其中一个实施例中，第二导电类型的第二扩散区的数量为多个；
多个第二导电类型的第二扩散区均位于第一导电类型的第一扩散区的任一侧，或多个第二导电类型的第二扩散区位于第一导电类型的第一扩散区相对的两侧。
在其中一个实施例中，第一导电类型的第一扩散区的数量为多个；
多个第一导电类型的第一扩散区沿第一方向间隔排布。
在其中一个实施例中，第二导电类型的第三扩散区的数量为多个；
各第一导电类型的第一扩散区和各第二导电类型的第三扩散区沿第二方向依次交替间隔排布；第一方向与第二方向垂直。
在其中一个实施例中，第一导电类型的第一扩散区的数量大于第二导电类型的第三扩散区的数量；第一导电类型的第一扩散区的数量为奇数；第二导电类型的第三扩散区的数量为偶数。
在其中一个实施例中，还包括浅沟槽隔离结构，浅沟槽隔离结构位于第二导电类型的第二扩散区与第二导电类型的第三扩散区之间、第二导电类型的第二扩散区与第一导电类型的第一扩散区之间及第一导电类型的第一扩散区与第二导电类型的第三扩散区之间。
在其中一个实施例中，第一导电类型为N型，且第二导电类型为P型；
或，第一导电类型为P型，且第二导电类型为N型。
在其中一个实施例中，第一导电类型为N型，且第二导电类型为P型时，MOS管为PMOS管。
另一方面，本发明实施例还提供了一种芯片，包括如上述任一项的ESD保护器件。
上述技术方案中的一个技术方案具有如下优点和有益效果：
上述ESD保护器件，通过MOS管监测ESD事件，在ESD事件发生的情况下，开启SCR结构，形成低阻通路泄放ESD，从而实现对电路系统进行保护。通过第二导电类型的第二扩散区使得第一导电类型的阱区电位悬空，便于控制MOS管的栅极电压，解决了不能耐负压的问题，实现了触发电压可控以及提高了SCR结构的维持电流，提升了抗噪声能力，免于触发闩锁效应。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一个实施例中ESD保护器件的俯视结构示意图；
图2为另一个实施例中ESD保护器件的俯视结构示意图；
图3为上述两个实施例中ESD保护器件的俯视结构示意图对应的等效电路图。
附图标记：100、第二导电类型的阱区；200、第一导电类型的阱区；201、MOS管的栅极；202、第二导电类型的第四扩散区；203、第二导电类型的第五扩散区；204、第一导电类型的第二扩散区；205、第二导电类型的第一扩散区；206、第二导电类型的第二扩散区；207、第一导电类型的第一扩散区；208、第二导电类型的第三扩散区。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
传统的ESD防护技术方案主要有两种：1.通过击穿机理产生往衬底注入电流触发PNP、NPN SCR器件，形成低阻通路泻放ESD电流，常见有利用PN击穿(NW/PW，N+/PW或P+/NW)，也有利用MOSFET（场效应管）、BTJ（双极性晶体管）或稳压管击穿。2.通过用主动电路产生往SCR器件的衬底注入电流，从而触发SCR器件开启。
然而传统ESD防护器件具有以下弊端：利用PN结击穿产生衬底触发电流会使得SCR的触发电压非常高，不利于保护耐压低的内部电路；传统SCR结构具有很深的snapback（折回电压）导致维持电压和维持电流都比较低，在比较恶劣的工作环境下，容易误触发ESD器件进入snapback状态，也即正向电压达到一定程度时，电流增大电压反而下降，当电源的电压和能提供最大的电流能力大于ESD器件的维持电压和电流就会导致SCR结构ESD器件给锁死，形成低阻通路漏电，漏电流过大甚至烧毁芯片；传统利用ESD监测电路向SCR结构衬底注入电流，使SCR结构不需要达到击穿电压就能提前开启，但这种结构抗噪声能力比较差，很难区分是ESD事件还是正常的噪声，容易误触发SCR结构ESD泄放电路。
因此，本发明提供一种ESD保护器件，如图1所示，包括衬底（图1未示）、MOS管、第一导电类型的第一扩散区207、第二导电类型的第一扩散区205、第二导电类型的第二扩散区206和第二导电类型的第三扩散区208；衬底内形成有第一导电类型的阱区200和第二导电类型的阱区100；第一导电类型的阱区200设于第二导电类型的阱区100内；MOS管位于第一导电类型的阱区200；第二导电类型的第一扩散区205位于第一导电类型的阱区200；第一导电类型的第一扩散区207、第二导电类型的第二扩散区206和第二导电类型的第三扩散区208位于第二导电类型的阱区1；第二导电类型的第二扩散区206与第一导电类型的第一扩散区207电连接；第二导电类型的第三扩散区208连接MOS管的漏极；第二导电类型的第一扩散区205用于连接衬底的PAD引脚。
具体的，第一导电类型的阱区200和第二导电类型的阱区100均可以通过对衬底进行离子注入的方式形成。第二导电类型的第一扩散区205位于第一导电类型的阱区100且用于连接衬底的PAD引脚，第二导电类型的第一扩散区205作为SCR结构的阳极。第一导电类型的第一扩散区207、第二导电类型的第二扩散区206相连，两者共同作为SCR结构的阴极。在第一导电类型为N型，第二导电类型为P型的情况下，图3为上述SCR结构的等效电路图。图3中的第一三极管Q1为第二导电类型的第一扩散区205、第一导电类型的阱区200和第二导电类型的阱区100构成的纵向PNP三极管，第二三极管Q2为第一导电类型的阱区200、第二导电类型的阱区100和第一导电类型的第一扩散区207构成的横向NPN三极管，Rpw为等效的衬底电阻。衬底电阻的阻值与第二导电类型的阱区100的掺杂浓度、第二导电类型的第二扩散区206的版图密度、第二导电类型的第二扩散区206和第一导电类型的第一扩散区207间的距离有关。通过影响衬底电阻的阻值，可以进一步的影响维持电流的大小。第二导电类型的第二扩散区206还用于连接衬底的PAD引脚。MOS管的漏极连接第二导电类型的第三扩散区208，源极连接到衬底，栅极连接偏置电路，偏置电路用于提供偏置电压。SCR结构包括第二导电类型的第一扩散区205、第二导电类型的第二扩散区206、第一导电类型的第一扩散区207、第二导电类型的第三扩散区208和第二导电类型的阱区100。
在一个可选的实施例中，第一导电类型为N型，且第二导电类型为P型；在另一个可选的实施例中，第一导电类型为P型，且第二导电类型为N型。当第一导电类型为N型，且第二导电类型为P型时，MOS管的类型为PMOS管。
上述ESD保护器件，通过MOS管监测ESD事件，在ESD事件发生的情况下，开启SCR结构，形成低阻通路泄放ESD，从而实现对电路系统进行保护。通过第二导电类型的第二扩散区206使得第一导电类型的阱区200电位悬空，便于控制MOS管的栅极电压，解决了不能耐负压的问题，实现了触发电压可控以及提高了SCR结构的维持电流，提升了抗噪声能力，免于触发闩锁效应。
在一个可选的实施例中，衬底的材料可以为硅、锗、GaAs砷化镓、InP磷化铟或GaN氮化镓等，即衬底可以为硅衬底、锗衬底、GaAs衬底、InP衬底或GaN衬底等。
在一个可选的实施例中，衬底内可以形成有功能器件，譬如但不仅限于MOS管等等。
在一个示例中，请继续参阅图1，MOS管包括：栅极201、第二导电类型的第四扩散区202、第二导电类型的第五扩散区203和第一导电类型的第二扩散区204；第二导电类型的第四扩散区202、第二导电类型的第五扩散区203和第一导电类型的第二扩散区204均位于第一导电类型的阱区200内；其中，第二导电类型的第四扩散区202为MOS管的漏极，第二导电类型的第五扩散区203为MOS管的源极。进一步的，栅极201、第二导电类型的第四扩散区202、第二导电类型的第五扩散区203和第一导电类型的第二扩散区204的尺寸大小可以影响SCR结构的触发电压，MOS管的尺寸越大，触发电压越小。栅极201位于衬底上，且位于第二导电类型的第四扩散202与第二导电类型的第五扩散区203之间；具体的，栅极201可以为多晶硅栅极；第二导电类型的第四扩散区202与第二导电类型的第三扩散区208电连接；第二导电类型的第五扩散区203与第一导电类型的第二扩散区204电连接。在一个具体示例中，电连接的关系可以通过金属引线进行电连接，也即第二导电类型的第四扩散区202与第二导电类型的第三扩散区208通过金属引线进行连接；第二导电类型的第五扩散区203与第一导电类型的第二扩散区204通过金属引线进行连接。
在一个可选的实施例中，如图2所示，第二导电类型的第二扩散区206的数量为多个；例如可以为两个或者两个以上，图2中以第二导电类型的第二扩散区206的数量为两个作为示例，在其他示例中，第二导电类型的第二扩散区206的数量并不以此为限；第二导电类型的第二扩散区的在版图上的密度决定了如图2中的衬底电阻的阻值。第二导电类型的第二扩散区206的排布位置可以任意设置在207的任意一侧，例如多个第二导电类型的第二扩散区206均位于第一导电类型的第一扩散区207的任一侧，或多个第二导电类型的第二扩散区206位于第一导电类型的第一扩散区207相对的两侧。
在一个可选的实施例中，请继续参阅图2，第一导电类型的第一扩散区207的数量为多个；多个第一导电类型的第一扩散区207沿第一方向间隔排布。需要说明的是，第一导电类型的第一扩散区207与第二导电类型的第二扩散区206的距离影响衬底电阻的阻值。图2中以第一导电类型的第一扩散区207的数量为两个作为示例，在其他示例中，第一导电类型的第一扩散区207的数量并不以此为限。
在一个可选的实施例中，请继续参阅图2，第二导电类型的第三扩散区208的数量为多个；各第一导电类型的第一扩散区207和各第二导电类型的第三扩散区208沿第二方向依次交替间隔排布；第一方向与第二方向垂直。也即，第二导电类型的第三扩散区208和第一导电类型的第一扩散区207的数量可以相同，也可以不同。在一个示例中，第一导电类型的第一扩散区207的数量大于第二导电类型的第三扩散区208的数量；第一导电类型的第一扩散区207的数量为奇数；第二导电类型的第三扩散区208的数量为偶数。换言之，每两个第一导电类型的第一扩散区207间设置有一个第二导电类型的第三扩散区208。图2中以第二导电类型的第三扩散区208的数量为三个作为示例，在其他示例中，第二导电类型的第三扩散区208的数量并不以此为限。
在一个可选的实施例中，ESD保护器件还包括浅沟槽隔离结构，浅沟槽隔离结构位于第二导电类型的第二扩散区206与第二导电类型的第三扩散区208之间、第二导电类型的第二扩散区206与第一导电类型的第一扩散区207之间及第一导电类型的第一扩散区207与第二导电类型的第三扩散区208之间。
本发明还提供了一种芯片，包括如上述任意一项的ESD保护器件。请继续参阅图3，以MOS管为PMOS管为例，当芯片正常工作时，由偏置电路产生偏置电压Vbias大于或等于PAD的最大过冲电压，使得PMOS处于关闭状态，不会误触发SCR结构，也不存在漏电问题，不会影响芯片正常工作。当芯片未上电时，SCR结构的阳极相对于阴极若存在正ESD事件，此时由于芯片原本是没电，所以偏置电压接近0V，所以只要Vnw电压大于PMOS的阈值电压的绝对值，PMOS沟道就会开启，往Vpw节点注入电流，当注入电流足够大使在Rpw上的压降Vpw大于0.7V，使得Q2开启，最终使SCR开启形成阳极到阴极的低阻通路，从而能够泻放ESD大电流。当芯片处于供电状态，SCR结构的阳极相对于阴极若存在正ESD事件，只要Vnw-Vbias电压大于PMOS的阈值电压的绝对值，PMOS沟道就会开启，往Vpw节点注入电流，当注入电流足够大使在Rpw上的压降Vpw大于0.7V，使得Q2开启，最终使SCR开启形成阳极到阴极的低阻通路，泻放ESD大电流。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种ESD保护器件，其特征在于，包括衬底、MOS管、第一导电类型的第一扩散区、第二导电类型的第一扩散区、第二导电类型的第二扩散区和第二导电类型的第三扩散区；
所述衬底内形成有第一导电类型的阱区和第二导电类型的阱区；所述第一导电类型的阱区设于所述第二导电类型的阱区内；
所述MOS管位于所述第一导电类型的阱区；所述MOS管位于所述第二导电类型的第一扩散区的第一侧，且所述第一侧远离所述第一导电类型的第一扩散区；所述第一导电类型的阱区的电位悬空；所述第二导电类型的第一扩散区位于所述第一导电类型的阱区；所述第一导电类型的第一扩散区、第二导电类型的第二扩散区和第二导电类型的第三扩散区位于所述第二导电类型的阱区；所述第二导电类型的第二扩散区与所述第一导电类型的第一扩散区电连接；所述第二导电类型的第三扩散区连接所述MOS管的漏极；所述第二导电类型的第一扩散区用于连接所述衬底的PAD引脚；所述MOS管的漏极连接第二导电类型的第三扩散区，源极连接到所述衬底，栅极连接偏置电路，偏置电路用于提供偏置电压；
所述第一导电类型的第一扩散区的数量为多个；多个所述第一导电类型的第一扩散区沿第一方向间隔排布；所述第二导电类型的第三扩散区的数量为多个；各所述第一导电类型的第一扩散区和各所述第二导电类型的第三扩散区沿所述第一方向依次交替间隔排布。
2.根据权利要求1所述的ESD保护器件，其特征在于，所述MOS管包括：栅极、第二导电类型的第四扩散区、第二导电类型的第五扩散区和第一导电类型的第二扩散区；所述第二导电类型的第四扩散区、所述第二导电类型的第五扩散区和所述第一导电类型的第二扩散区均位于所述第一导电类型的阱区内；
所述栅极位于所述衬底上，且位于所述第二导电类型的第四扩散区与所述第二导电类型的第五扩散区之间；所述第二导电类型的第四扩散区与所述第二导电类型的第三扩散区电连接；所述第二导电类型的第五扩散区与所述第一导电类型的第二扩散区电连接。
3.根据权利要求1所述的ESD保护器件，其特征在于，所述第二导电类型的第二扩散区的数量为多个；
多个所述第二导电类型的第二扩散区均位于所述第一导电类型的第一扩散区的任一侧，或多个所述第二导电类型的第二扩散区位于所述第一导电类型的第一扩散区相对的两侧。
4.根据权利要求1所述的ESD保护器件，其特征在于，所述第一导电类型的第一扩散区的数量大于所述第二导电类型的第三扩散区的数量；所述第一导电类型的第一扩散区的数量为奇数；所述第二导电类型的第三扩散区的数量为偶数。
5.根据权利要求1所述的ESD保护器件，其特征在于，还包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第二导电类型的第二扩散区与第二导电类型的第三扩散区之间、所述第二导电类型的第二扩散区与所述第一导电类型的第一扩散区之间及所述第一导电类型的第一扩散区与所述第二导电类型的第三扩散区之间。
6.根据权利要求1所述的ESD保护器件，其特征在于，所述第一导电类型为N型，且所述第二导电类型为P型；
或，所述第一导电类型为P型，且所述第二导电类型为N型。
7.根据权利要求1所述的ESD保护器件，其特征在于，所述第一导电类型为N型，且所述第二导电类型为P型时，所述MOS管为PMOS管。
8.一种芯片，其特征在于，包括如权利要求1至7任一项所述的ESD保护器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110770173.1A CN113224051B (zh) | 2021-07-08 | 2021-07-08 | Esd保护器件及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110770173.1A CN113224051B (zh) | 2021-07-08 | 2021-07-08 | Esd保护器件及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113224051A CN113224051A (zh) | 2021-08-06 |
| CN113224051B true CN113224051B (zh) | 2021-10-15 |
Family
ID=77081153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110770173.1A Active CN113224051B (zh) | 2021-07-08 | 2021-07-08 | Esd保护器件及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113224051B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1213177A (zh) * | 1997-09-26 | 1999-04-07 | Lg半导体株式会社 | 静电放电保护电路 |
| US6777721B1 (en) * | 2002-11-14 | 2004-08-17 | Altera Corporation | SCR device for ESD protection |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825473B2 (en) * | 2005-07-21 | 2010-11-02 | Industrial Technology Research Institute | Initial-on SCR device for on-chip ESD protection |
| CN108336085B (zh) * | 2018-03-21 | 2023-12-19 | 湖南静芯微电子技术有限公司 | 一种栅极嵌入小岛式可控硅静电防护器件 |
-
2021
- 2021-07-08 CN CN202110770173.1A patent/CN113224051B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1213177A (zh) * | 1997-09-26 | 1999-04-07 | Lg半导体株式会社 | 静电放电保护电路 |
| US6777721B1 (en) * | 2002-11-14 | 2004-08-17 | Altera Corporation | SCR device for ESD protection |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113224051A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
| US8039899B2 (en) | Electrostatic discharge protection device | |
| US9576945B2 (en) | Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection | |
| JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
| JP3161508B2 (ja) | 半導体装置 | |
| US8456785B2 (en) | Semiconductor ESD device and method | |
| KR101315990B1 (ko) | 정전기 방전 보호 장치 | |
| US20050212051A1 (en) | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies | |
| US20040207021A1 (en) | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies | |
| KR20060116545A (ko) | 정전기 방전 보호 장치 | |
| US8703547B2 (en) | Thyristor comprising a special doped region characterized by an LDD region and a halo implant | |
| US20180366460A1 (en) | Electrostatic discharge devices | |
| US5763918A (en) | ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up | |
| US7888739B2 (en) | Electrostatic discharge circuit and method of dissipating an electrostatic current | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| KR100750588B1 (ko) | 정전기 방전 보호회로 | |
| CN113224051B (zh) | Esd保护器件及芯片 | |
| US11699696B2 (en) | Silicon-controlled rectifier with back-to-back diodes | |
| CN112420691B (zh) | 一种嵌入scr结构的分布式esd器件 | |
| KR101349998B1 (ko) | 정전기 방전 보호 장치 | |
| CA1289267C (en) | Latchup and electrostatic discharge protection structure | |
| CN112447703A (zh) | 静电放电防护元件 | |
| KR102361561B1 (ko) | 향상된 스냅백 특성을 갖는 정전기 방전 보호소자 | |
| US20040145022A1 (en) | Semiconductor device serving as a protecting element | |
| KR102444160B1 (ko) | 정전기 방전 보호용 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 519000 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. Address before: 519085 Jieli Science Park, 333 Kexing Road, Nanping Town, Xiangzhou District, Zhuhai City, Guangdong Province Applicant before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |