CN101350222B - 可擦洗可编程只读存储器之分页烧录装置及其控制方法 - Google Patents
可擦洗可编程只读存储器之分页烧录装置及其控制方法 Download PDFInfo
- Publication number
- CN101350222B CN101350222B CN2007101305505A CN200710130550A CN101350222B CN 101350222 B CN101350222 B CN 101350222B CN 2007101305505 A CN2007101305505 A CN 2007101305505A CN 200710130550 A CN200710130550 A CN 200710130550A CN 101350222 B CN101350222 B CN 101350222B
- Authority
- CN
- China
- Prior art keywords
- decoding
- data
- memory
- programmable read
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004140 cleaning Methods 0.000 claims description 47
- 230000008676 import Effects 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种可擦洗可编程只读存储器之分页烧录装置及其控制方法，该烧录装置包含：一输入/输出缓冲器，耦合于该可擦洗可编程只读存储器，且包括：复数个写入电路用于将一输入资料平行写入该可擦洗可编程只读存储器，以及一读出电路，用于自该可擦洗可编程只读存储器读出一输出资料。应用本发明，可改善传统可擦洗可编程只读存储器烧录时，逐笔写入耗时之缺点，该分页烧录装置藉由一次平行送入多笔资料同时烧录，而可大幅缩短烧录时间，加速生产时程，如应用在测试中，则可降低测试成本。
Description
技术领域
本发明涉及一种可擦洗可编程只读存储器(erasable programmableread-only memory，EPROM)之分页烧录装置(page write mechanism)，尤指一种具复数个写入电路(write circuits)以及一读出电路(read circuit)的可擦洗可编程只读存储器之分页烧录装置，用于将一输入资料平行写入该可擦洗可编程只读存储器与自该可擦洗可编程只读存储器读出一输出资料。
背景技术
可擦洗可编程只读存储器是一种非挥发性记忆体，在电源消失后储存的资料(data)依然存在，且可藉由照射紫外光的方式，来清除记忆体内部资料，再使用烧录器重新写入资料，达到重复抹写的目的。传统可擦洗可编程只读存储器写入时，都是以资料格式一次一个位组(byte)/8位(bit)或是一个字节(word)/16位写入，然而每一次的写入动作，需耗时几十微秒(μs)以上，当该可擦洗可编程只读存储器地址增大时，将耗费非常可观的烧录时间。
如图1所示为一传统的资料输入宽度与资料输出宽度为一比一(1∶1)的可擦洗可编程只读存储器之烧录架构的结构图，其包含：一单元阵列(cellarray)10、一传统烧录装置11，该烧录装置11包括：一输入/输出缓冲器111，该缓冲器111包括：一写入电路(write circuit)1111，用于写入一输入资料，及一读出电路(read circuit，其为一感测放大器sense amplifier)1112，用于读出一输出资料，以及一解码装置112，该解码装置112包括：一行解码器(rowdecoder)1121，用于一输入/输出资料之一地址(address)资料的一字节线(wordline)方向之解码与一列解码器(column decoder)1122，用于该输入/输出资料之该地址资料的一位线(bit line)方向之解码。
请参看图2，为一传统的资料输入宽度与资料输出宽度为一比一(1∶1)的可擦洗可编程只读存储器之读出/写入架构的结构图。该具传统烧录架构11之可擦洗可编程只读存储器1，包含如前所述之该单元阵列10与该传统烧录装置11。其中该烧录装置11包括：该输入/输出缓冲器111，包括：该写入电路1111，与该读出电路1112，以及该解码装置112，包括：该行解码器1121与该列解码器1122。在图2中，其采用一4M位(256Kx16位)的可擦洗可编程只读存储器1为例。该可擦洗可编程只读存储器1的输入之地址线为A0～A17，解码范围为(0h～3FFFFh)，每笔资料宽度是16位。至于解码部分，行解码器1121使用一第一组地址线(A4～A6&A10～A17等地址线)接收一第一组地址资料，以进行该字节线方向之解码，列解码器1122使用一第二组地址线(A0～A3&A7～A9等地址线)接收一第二组地址资料，以进行该位线方向之解码。每笔之输出/读出资料宽度与输入/写入资料宽度均为16位，故烧录整个可擦洗可编程只读存储器的时间为256K个写入周期(writecycle)。
发明内容
本发明所要解决的技术问题是提供一种可擦洗可编程只读存储器之分页烧录装置及其控制方法，可改善传统可擦洗可编程只读存储器烧录时，逐笔写入耗时之缺点，该分页烧录装置藉由一次平行送入多笔资料同时烧录，而可大幅缩短烧录时间，加速生产时程，如应用在测试中，则可降低测试成本。
为了解决上述问题，本发明提供了一种可擦洗可编程只读存储器之分页烧录装置，其特征在于，包含
一输入/输出缓冲器，耦合于所述可擦洗可编程只读存储器，包括：
复数个写入电路，用于将一输入资料平行写入所述可擦洗可编程只读存储器；
一读出电路用于从所述可擦洗可编程只读存储器读出一输出资料；以及
一行解码器，耦合于一第一组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第一组地址资料，进行一第一解码；
一列解码装置，包括：
一第一列解码器，耦合于一第二组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第二组地址资料，与进行一第二解码；以及
一第二列解码器，耦合于所述可擦洗可编程只读存储器，用于接收所述输入资料之一第三组地址资料，与进行一第三解码，其中所述第一解码、所述第二解码与所述第三解码是用于使所述读出电路读出所述输出资料时，而该第一解码与该第三解码是用于使该等复数个写入电路平行写入该输入资料时，且该第一解码是为一字节线方向之解码、该第二解码是为一位线方向之第一解码与该第三解码是为一位线方向之第二解码。
进一步地，上述装置还可包括，所述输入资料被平行写入时所具之一输入资料宽度是为所述输出资料被读出时所具之一输出资料宽度的N倍，且该输入资料于被平行写入时，先经一预先解码，以使该输入资料于被平行写入时具有该输入资料宽度，其中该N为一大于1之整数。
进一步地，上述装置还可包括，每一所述写入电路为一输入缓冲器；及/或
所述读出电路为一感测放大器。
本发明还提供了一种可擦洗可编程只读存储器之分页烧录装置，包含：
一输入/输出缓冲器，具有复数个资料输入端与一资料输出端，且耦合于所述可擦洗可编程只读存储器，用于使一输入资料经由该复数个资料输入端被平行写入与使一输出资料经由该资料输出端被读出；以及
一解码装置，包括：
一列解码装置，包括：
一第一列解码器，耦合于一第一组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第一组地址资料，进行一位线方向之第一解码及依据所述第一解码从所述复数个资料输入端平行写入所述输入资料；以及
一第二列解码器，耦合于一第二组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第二组地址资料，进行一位线方向之第二解码及依据所述第二解码从该资料输出端读出所述输出资料。
进一步地，上述装置还可包括，所述输入/输出缓冲器更包括复数个写入电路，耦合于所述复数个资料输入端，用于平行写入所述输入资料，及一读出电路，耦合于所述资料输出端，用于读出所述输出资料。
进一步地，上述装置还可包括，所述解码装置更包括一行解码器，耦合于一第三组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第三组地址资料，进行一字节线方向之第一解码，且据以平行写入所述输入资料及读出所述输出资料。
本发明还提供了一种可擦洗可编程只读存储器之分页烧录装置的控制方法，其中所述分页烧录装置包括复数个写入电路，用于写入一输入资料，及一读出电路，用于读出一输出资料，所述方法包含下列步骤：
a、藉由所述复数个写入电路将所述输入资料平行写入所述可擦洗可编程只读存储器；以及
b、藉由所述读出电路将所述输出资料从所述可擦洗可编程只读存储器读出；包括：
b1、接收所述输入资料之一第一组地址资料，据以进行一字节线方向之解码；
b2、接收所述输入资料之一第二组地址资料，据以进行一位线方向之第一解码；
b3、接收所述输入资料之一第三组地址资料，据以进行一位线方向之第二解码；
b4、依据所述字节线方向之解码、所述位线方向之第一解码与所述位线方向之第二解码及藉由所述读出电路，将所述输出资料从所述可擦洗可编程只读存储器读出；以及
b5、对所述读出之输出资料，进行一读出验证。
进一步地，上述方法还可包括，所述步骤a更括下列之步骤：
a1、接收所述输入资料之所述第一组地址资料，据以进行一第一解码；
a2、接收所述输入资料之所述第三组地址资料，据以进行一第二解码；
a3、依据所述第一与所述第二解码及藉由所述复数个写入电路，将所述输入资料平行写入所述可擦洗可编程只读存储器；以及
a4、就所述平行写入之输入资料进行一烧录验证，其中所述第一解码系为所述字节线方向之解码、所述第二解码系为所述位线方向之第二解码。
进一步地，上述方法还可包括，所述分页烧录装置更包括一输入/输出缓冲器，包括：
复数个写入电路；
读出电路；以及
一解码装置，包括：
一行解码器，耦合于一第一组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第一组地址资料，进行一字节线方向之解码并据以输入所述可擦洗可编程只读存储器；
一第一列解码器，耦合于一第二组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第二组地址资料，进行一位线方向之第一解码并据以输入所述可擦洗可编程只读存储器；以及
一第二列解码器，耦合于所述可擦洗可编程只读存储器，用于接收所述输入资料之一第三组地址资料，进行一位线方向之第二解码并据以输入所述可擦洗可编程只读存储器，其中所述输入资料于被平行写入时之一输入资料宽度是为所述输出资料被读出时之一输出资料宽度的N倍，且所述输入资料于被平行写入时先经一预先解码，以使所述输入资料于被平行写入时具有所述输入资料宽度。
与现有技术相比，应用本发明，利用预先解码，将每笔资料宽度扩展为N倍(N为整数)，再配合增加内部写入线路，在原本的烧录时间内，一次写入N倍的资料，如此可以减少烧录次数，大幅缩短烧录时间，加速生产时程，如应用在测试中，则可降低测试成本。
附图说明
图1是显示一传统之资料输入宽度与资料输出宽度为一比一的可擦洗可编程只读存储器之烧录架构的结构图；
图2是显示一传统之资料输入宽度与资料输出宽度为一比一的可擦洗可编程只读存储器之读出/写入架构的结构图；
图3是显示一依据本发明较佳具体实施方式之资料输入宽度与资料输出宽度为N比一的可擦洗可编程只读存储器之分页烧录架构的结构图；
图4是显示一依据本发明较佳具体实施方式之资料输入宽度与资料输出宽度为N比一的可擦洗可编程只读存储器之读出/写入架构的结构图；
图5是显示一可擦洗可编程只读存储器读出/写入的时序图。
具体实施方式
下面结合附图对本发明具体实施方式作进一步说明。
如图3所示，显示一依据本发明较佳本发明具体实施方式之资料输入宽度与资料输出宽度为N比一(N∶1)的可擦洗可编程只读存储器之分页烧录架构的结构图。该依据本发明较佳本发明具体实施方式之具一分页烧录架构21的可擦洗可编程只读存储器2，其包含：一单元阵列10与一分页烧录装置21。其中，该分页烧录装置21包括：一输入/输出缓冲器211，包括：复数个写入电路2111(其为一N倍的写入电路，分别具有N个写入电路)，及一读出电路(其为一感测放大器)1112，以及一解码装置212，包括：一行解码器1121与一列解码装置2121。由于资料输入端/资料输入装置的数目被增加为N倍，所以相同的资料量只需要N分之一的时间即可完成烧录。而要实现此一架构，可先将原本资料输出宽度与资料输入宽度为一比一(1∶1)的资料输入宽度，透过先行解码而改变为N倍宽度，送入复制N倍的写出电路2111，配合经过修改的位线方向解码线路，使得N倍的输入资料可以一次送入单元阵列10，同时(平行)写入，达成节省N-1次烧录时间的改进效果。而且由于此种架构并不需更动原有的读出电路1112，也不会改变单元阵列10，故可在不影响读取速度的条件下，加快整体烧录所需时间。
请参看图4，显示一依据本发明较佳本发明具体实施方式之资料输入宽度与资料输出宽度为N比一(N∶1)的可擦洗可编程只读存储器之读出/写入架构的结构图。以采用一记忆体为4M位(256Kx16位)的可擦洗可编程只读存储器2为例(参看图3)，其输入之地址线为A0～A17，解码范围为(0h～3FFFFh)，而资料输入时，每笔资料之宽度是64位。有关解码部分，行解码器1121使用一第一组地址线(A4～A6 & A10～A17等地址线)接收一第一组地址资料，以进行该字节线方向之解码。其中，列解码装置2121之该第一列解码器21211，使用一第二组地址线(A0～A1等地址线)以接收一第二组地址资料，以进行一位线方向之第一解码。而该第二列解码器21212，则使用一第三组地址线(A2～A3 & A7～A9等地址线)以接收一第三组地址资料，以进行一位线方向之第二解码。在本发明之较佳本发明具体实施方式中，取N＝4，将写入资料宽度扩展四倍，成为64位后写入。此扩增后的64位写入资料对应16位的输出资料，利用最低地址线A0，A1解码，有如下的对应关系：
| A[1:0]＝3h | A[1:0]＝2h | A[1:0]＝1h | A[1:0]＝0h |
| 63 62 61....49 48 | 47 46 45....33 32 | 31 30 29.....17 16 | 15 14 13.... 210 |
在图4中，用来对字节线进行解码的行解码器1121部分维持不变，与图1及图2中传统烧录装置11之行解码器1121相同。至于对位线解码的列解码装置2121，由于其写入资料已预先使用A0，A1解码过，故连接到写入电路之位线不再需要经过A0，A1来解码，所以写入电路的列解码器为25选一；而连接到读出电路的位线仍需要A0，A1的解码，故读出电路的列解码装置2121为27选一，输出为16位。由于写入变成一次64位，故烧录整个可擦洗可编程只读存储器的时间缩短为64K个写入周期。
每个写入周期的烧录所需时间，可参考图5可擦洗可编程只读存储器读出/写入的时序图。其中，VPP为高压输入端，烧录(program)时需给12.5V电压，CEB为芯片启动(低主动)(chip enable(low active))，WR为烧录(写入)讯号，Address为地址输入端，Din为资料输入端，Dout为资料输出端，tACC为存取时间。写入周期包括烧录(写入)跟烧录验证两步骤，烧录验证耗时较短，约数百纳秒(ns)，但烧录(写入)时间tPW一般需要几十微秒(μs)。故如依据图1之传统作法，烧录256K次的时间约需256Kx100μs＝25.6秒(假设一次写入需时100μs)。而依据图4中本发明之较佳本发明具体实施方式，则仅需烧录64K次，耗费时间约为6.4秒，其较传统的烧录方式节省了四分之三的烧录时间。
由本发明中此一较佳本发明具体实施方式可知，写入资料扩增倍数N越大，节省的时间越多(当然，在实际应用时，N值的选取须考量布局面积增加代价，以及随着烧录线路增加而增加的烧录耗电问题)。不论如何，地址数越多的可擦洗可编程只读存储器，在应用本发明所提出之分页烧录装置及其控制方法时，将会省下越多的烧录时间，而有利于加快生产时程与降低测试成本。
由上述的说明可知，本发明在于提供一种用于一可擦洗可编程只读存储器之分页烧录装置及其控制方法，本发明所提出之该分页烧录装置可改善传统可擦洗可编程只读存储器烧录时，逐笔写入耗时之缺点，该分页烧录装置藉由一次平行送入多笔资料同时烧录，而可大幅缩短烧录时间，加速生产时程，如应用在测试中，则可降低测试成本。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (9)
1.一种可擦洗可编程只读存储器之分页烧录装置，其特征在于，包含
一输入/输出缓冲器，耦合于所述可擦洗可编程只读存储器，包括：
复数个写入电路，用于将一输入资料平行写入所述可擦洗可编程只读存储器；
一读出电路用于从所述可擦洗可编程只读存储器读出一输出资料；以及
一解码装置，包括：
一行解码器，耦合于一第一组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第一组地址资料，进行一第一解码；
一列解码装置，包括：
一第一列解码器，耦合于一第二组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第二组地址资料，与进行一第二解码；以及
一第二列解码器，耦合于所述可擦洗可编程只读存储器，用于接收所述输入资料之一第三组地址资料，与进行一第三解码，其中所述第一解码、所述第二解码与所述第三解码是用于使所述读出电路读出所述输出资料时，而该第一解码与该第三解码是用于使该等复数个写入电路平行写入该输入资料时，且该第一解码是为一字节线方向之解码、该第二解码是为一位线方向之第一解码与该第三解码是为一位线方向之第二解码。
2.如权利要求1所述的装置，其特征在于，所述输入资料被平行写入时所具之一输入资料宽度是为所述输出资料被读出时所具之一输出资料宽度的N倍，且该输入资料于被平行写入时，先经一预先解码，以使该输入资料于被平行写入时具有该输入资料宽度，其中该N为一大于1之整数。
3.如权利要求1所述的装置，其特征在于，每一所述写入电路为一输入缓冲器；及/或
所述读出电路为一感测放大器。
4.一种可擦洗可编程只读存储器之分页烧录装置，其特征在于，包含：
一输入/输出缓冲器，具有复数个资料输入端与一资料输出端，且耦合于所述可擦洗可编程只读存储器，用于使一输入资料经由该复数个资料输入端被平行写入与使一输出资料经由该资料输出端被读出；以及
一解码装置，包括：
一列解码装置，包括：
一第一列解码器，耦合于一第一组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第一组地址资料，进行一位线方向之第一解码及依据所述第一解码从所述复数个资料输入端平行写入所述输入资料；以及
一第二列解码器，耦合于一第二组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第二组地址资料，进行一位线方向之第二解码及依据所述第二解码从该资料输出端读出所述输出资料。
5.如权利要求4所述的装置，其特征在于，所述输入/输出缓冲器更包括复数个写入电路，耦合于所述复数个资料输入端，用于平行写入所述输入资料，及一读出电路，耦合于所述资料输出端，用于读出所述输出资料。
6.如权利要求4所述的装置，其特征在于，所述解码装置更包括一行解码器，耦合于一第三组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第三组地址资料，进行一字节线方向之第一解码，且据以平行写入所述输入资料及读出所述输出资料。
7.一种可擦洗可编程只读存储器之分页烧录装置的控制方法，其特征在于，其中所述分页烧录装置包括复数个写入电路，用于写入一输入资料，及一读出电路，用于读出一输出资料，所述方法包含下列步骤：
a、藉由所述复数个写入电路将所述输入资料平行写入所述可擦洗可编程只读存储器；以及
b、藉由所述读出电路将所述输出资料从所述可擦洗可编程只读存储器读出；包括：
b1、接收所述输入资料之一第一组地址资料，据以进行一字节线方向之解码；
b2、接收所述输入资料之一第二组地址资料，据以进行一位线方向之第一解码；
b3、接收所述输入资料之一第三组地址资料，据以进行一位线方向之第二解码；
b4、依据所述字节线方向之解码、所述位线方向之第一解码与所述位线方向之第二解码及藉由所述读出电路，将所述输出资料从所述可擦洗可编程只读存储器读出；以及
b5、对所述读出之输出资料，进行一读出验证。
8.如权利要求7所述的方法，其特征在于，所述步骤a更括下列之步骤：
a1、接收所述输入资料之所述第一组地址资料，据以进行一第一解码；
a2、接收所述输入资料之所述第三组地址资料，据以进行一第二解码；
a3、依据所述第一与所述第二解码及藉由所述复数个写入电路，将所述输入资料平行写入所述可擦洗可编程只读存储器；以及
a4、就所述平行写入之输入资料进行一烧录验证，其中所述第一解码系为所述字节线方向之解码、所述第二解码系为所述位线方向之第二解码。
9.如权利要求7所述的方法，其特征在于，所述分页烧录装置更包括一输入/输出缓冲器，包括：
复数个写入电路；
读出电路；以及
一解码装置，包括：
一行解码器，耦合于一第一组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第一组地址资料，进行一字节线方向之解码并据以输入所述可擦洗可编程只读存储器；
一第一列解码器，耦合于一第二组地址线与所述可擦洗可编程只读存储器，用于接收所述输入资料之一第二组地址资料，进行一位线方向之第一解码并据以输入所述可擦洗可编程只读存储器；以及
一第二列解码器，耦合于所述可擦洗可编程只读存储器，用于接收所述输入资料之一第三组地址资料，进行一位线方向之第二解码并据以输入所述可擦洗可编程只读存储器，其中所述输入资料于被平行写入时之一输入资料宽度是为所述输出资料被读出时之一输出资料宽度的N倍，且所述输入资料于被平行写入时先经一预先解码，以使所述输入资料于被平行写入时具有所述输入资料宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101305505A CN101350222B (zh) | 2007-07-16 | 2007-07-16 | 可擦洗可编程只读存储器之分页烧录装置及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101305505A CN101350222B (zh) | 2007-07-16 | 2007-07-16 | 可擦洗可编程只读存储器之分页烧录装置及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101350222A CN101350222A (zh) | 2009-01-21 |
| CN101350222B true CN101350222B (zh) | 2010-10-13 |
Family
ID=40268965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101305505A Active CN101350222B (zh) | 2007-07-16 | 2007-07-16 | 可擦洗可编程只读存储器之分页烧录装置及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101350222B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101800077B (zh) * | 2009-02-11 | 2012-04-18 | 北京兆易创新科技有限公司 | 一种对闪存进行数据编程的方法和装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6026022A (en) * | 1998-03-24 | 2000-02-15 | Nec Corporation | Nonvolatile semiconductor memory device |
| US7088627B1 (en) * | 2003-07-29 | 2006-08-08 | Xilinx, Inc. | Column redundancy scheme for non-volatile flash memory using JTAG input protocol |
-
2007
- 2007-07-16 CN CN2007101305505A patent/CN101350222B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6026022A (en) * | 1998-03-24 | 2000-02-15 | Nec Corporation | Nonvolatile semiconductor memory device |
| US7088627B1 (en) * | 2003-07-29 | 2006-08-08 | Xilinx, Inc. | Column redundancy scheme for non-volatile flash memory using JTAG input protocol |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101350222A (zh) | 2009-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138169B2 (ja) | オンチップエラー訂正回路を備えた半導体メモリ装置及びエラー訂正方法 | |
| US7688652B2 (en) | Storage of data in memory via packet strobing | |
| US7301832B2 (en) | Compact column redundancy CAM architecture for concurrent read and write operations in multi-segment memory arrays | |
| CN101681284A (zh) | 以每单元变化位将错误校正码编程到固态存储器装置中 | |
| EP1209686A3 (en) | An improved integrated circuit memory device having interleaved read and program capabilities and methods of operating same | |
| EP1829041A1 (en) | Memory access using multiple activated memory cell rows | |
| TW200404306A (en) | A new datapath architecture for high area efficiency | |
| JP2007517353A (ja) | 不揮発性メモリに対する柔軟でエリア効率の高い列冗長性 | |
| JP2001176290A (ja) | 不揮発性半導体記憶装置 | |
| CN102456415B (zh) | 半导体存储器件及其操作方法 | |
| JP2007087435A (ja) | 半導体記憶装置 | |
| KR20060048883A (ko) | 반도체 기억 장치, 불휘발성 반도체 기억 장치 | |
| EP0056240A2 (en) | Memory device | |
| CN100359598C (zh) | 应用非易失性铁电存储器的交错控制装置 | |
| US6603690B1 (en) | Low-power static column redundancy scheme for semiconductor memories | |
| CN1877739A (zh) | 具有较低初始延时的随机存取存储器 | |
| WO2005031746A2 (en) | Random access memory with post-amble data strobe signal noise rejection | |
| JPH0745087A (ja) | 半導体記憶装置 | |
| JP2007538352A (ja) | メモリセルの修復 | |
| JPH0636560A (ja) | 半導体記憶装置 | |
| CN101350222B (zh) | 可擦洗可编程只读存储器之分页烧录装置及其控制方法 | |
| EP0676767B1 (en) | Dram page copy method | |
| KR970023452A (ko) | 플래쉬 메모리 장치 | |
| JP2012003826A (ja) | 半導体装置 | |
| CN102385561A (zh) | 用于非易失性存储器的经修改读取操作 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |