CN101345250A - 一种集成电路装置及存储矩阵 - Google Patents

一种集成电路装置及存储矩阵 Download PDF

Info

Publication number
CN101345250A
CN101345250A CNA2007101664531A CN200710166453A CN101345250A CN 101345250 A CN101345250 A CN 101345250A CN A2007101664531 A CNA2007101664531 A CN A2007101664531A CN 200710166453 A CN200710166453 A CN 200710166453A CN 101345250 A CN101345250 A CN 101345250A
Authority
CN
China
Prior art keywords
contact
resistance
memory cell
type memory
end points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101664531A
Other languages
English (en)
Other versions
CN101345250B (zh
Inventor
李自强
梁春升
黄俊仁
杨富量
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101345250A publication Critical patent/CN101345250A/zh
Application granted granted Critical
Publication of CN101345250B publication Critical patent/CN101345250B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/78Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种集成电路装置和存储矩阵,该装置包含一晶体管具有第一接点、第二接点和第三接点;一第一接触栓塞连接该晶体管的第一接点;一第二接触栓塞连接该晶体管的第一接点;一第一电阻式存储单元具有第一端点和第二端点,而且该第一端点连接该第一接触栓塞;以及一第二电阻式存储矩阵具有第三端点和第四端点,而且该第三端点连接该第二接触栓塞。

Description

一种集成电路装置及存储矩阵
技术领域
本发明涉及一种半导体装置,特别是涉及一种具有电阻式存储单元的存储矩阵及集成电路装置。
背景技术
电阻式存储矩阵(resistive memory array)广泛地应用在集成电路装置中,典型的电阻式存储矩阵中的存储单元的电阻装置至少具有两个状态:高电阻状态和低电阻状态。存储单元的状态可由外加电压控制,不同的状态会决定通过存储单元的电流量的不同。
图1所示是一种传统电阻式存储矩阵的一部分,其中包含有多个电阻单元成行成列地排列。以位于列i-1和行j-1的存储单元2为例,该存储单元2包含选择晶体管4和电阻单元6,其中选择晶体管4连接到字符线WLj-1,而电阻单元6连接到位线BLi-1,而且选择晶体管4控制选择电阻单元6。
根据目前电阻式存储矩阵的研究,相变化存储(phase change memory,PCM)公认可能是下一代非挥发性存储(non-volatile memory)的主流,PCM存储单元的操作是基于电性诱导硫族化合物材料(chalcogenide material)产生相变化,通常为Ge2Sb2Te5(GST)。存储单元的两个逻辑状态分别称为复位状态与设定状态(reset and set states),各对应于活性硫族化合物具有高电阻的非晶态和具有低电阻的结晶态,产生于此硫族化合物材料里的焦耳热效应可导致此材料发生相变化,其中包含非晶态和结晶态之间的相变化。非晶态会在材料融化和快速冷却时出现,而当硫族化合物在高温中维持一段时间后则会呈现结晶态,其中此温度必须低于硫族化合物的熔点。
一般而言,电阻式存储单元需要高操作电流,特别是硫族化合物材料需要高电流以产生足够的焦耳热效应。双极结型晶体管(bipolarjunction transistors,BJT)通常比金属氧化物半导体(metal-oxide-semiconductor,MOS)较适合于提供较高的驱动电流。相较于MOS,BJT具有较不易生产且生产成本高等缺点,然而,另一方面,MOS则需要比BJT大的芯片空间来提供与BJT相同的电流量,因此设计者必须权衡于生产成本和芯片面积两者之间。故需要可以提供电阻单元足够的电流量,同时又可以节省芯片面积的选择晶体管的结构与制造方法,来解决上述讨论的问题。
发明内容
本发明的所要解决的技术问题在于一种集成电路的装置及存储矩阵,克服现有技术中芯片面积较大、生产成本较高的问题。
为了实现上述目的,本发明提供一种集成电路装置,其中该晶体管包含一第一、一第二和一第三接点;一第一接触栓塞连接晶体管的第一接点;一第二接触栓塞连接晶体管的第一接点;一第一电阻式存储单元;以及一第二电阻式存储单元。其中第一和第二电阻式存储单元各具有两个端点,第一电阻式存储单元具有一第一端点和一第二端点,第一端点连接第一接触栓塞;而第二电阻式存储单元具有一第三端点和一第四端点,第三端点连接第二接触栓塞。
为了实现上述目的,本发明还提供一种包含晶体管的集成电路装置,此晶体管包含一第一、一第二和一第三接点,一个接触栓塞连接第一接点,一条金属线连接接触栓塞并覆盖在此接触栓塞之上;一第一电阻式存储单元具有一第一底电极连接金属线并覆盖在此金属线之上;以及一第二电阻式存储单元具有第二底电极连接此金属线并覆盖在此金属线之上。
为了实现上述目的,本发明还提供一种存储矩阵,该存储矩阵包含多个电阻式存储单元排列在多个行或列上。该存储矩阵包含有多条延伸于第一方向上的字符线,多条延伸于第二方向上的位线,多个连接到字符线的晶体管,一第一和一第二接触栓塞,以及一第一和一第二电阻式存储单元,其中第二方向垂直于第一方向。每一个晶体管都包含有一第一、一第二和一第三接点,而且每个晶体管的第二接点都与字符线连接,第一和第二接触栓塞则与晶体管的第一接点连接。第一和第二电阻式存储单元各具有两个端点,第一电阻式存储单元有一第一端点和一第二端点,第一端点连接第一接触栓塞,第二端点连接到多条位线中的一第一位线;而第二电阻式存储单元有一第三端点和一第四端点,第三端点连接第二接触栓塞,而第四端点连接到多条位线中的一第二位线。
本发明通过多个电阻式存储单元分担此存储矩阵的选择器的功能,进而达到减少每个存储单元占据的芯片面积的目的。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂,所附图式的详细说明如下:
图1是一个传统电阻式存储矩阵的示意图,其中每个晶体管控制选择一个电阻单元;
图2A是一个存储矩阵的示意图,其中一个MOS晶体管控制选择多个电阻单元;
图2B是一个存储矩阵的示意图,其中一个双极结型晶体管控制选择多个电阻单元;
图3是本发明一较佳实施例的透视图;以及
图4A到图4E是本发明的较佳实施例的剖面图。
【主要组件符号说明】
2:存储单元     4:选择晶体管
6:电阻单元     20:存储矩阵
22:电阻单元    24:存储矩阵20中的一个位
26:选择器      28:第一接点
30:第二接点    32:第三接点
36:接触点      38:金属线
40:接触栓塞    42:金属压点
44:底电极      45:导电黏着层
46:相变化组件  47:虚线框
48:顶电极      60:共享金属线
62:共享接触栓塞BL:位线
WL:字符线
具体实施方式
本发明较佳实施例的制造与使用方式详细描述如下所示。本发明提供创新概念并且能够广泛地应用在各种专业领域。本发明较佳实施例仅用于描述本发明的制造和使用过程中每一特定方法,然其并非用于限制本发明。
图2A和图2B分别绘示一种存储矩阵20概要的线路图,此存储矩阵包含多个电阻单元(resistive cells)22排列成多个行与列,每一个电阻单元22都标示上行列的数字用以代表此电阻单元22所处在位置,换句话说,位在第j行、第i列上的电阻单元22会标示成22j,I。为了方便说明,图式中仅绘示三行j-1、j和j+1,以及四列i-1、i、n-1和n,然而任何熟知本技术的都知道一个矩阵包含更多行与列。本发明一较佳实施例中,每一个电阻单元22包含多个由锗锑碲合金Ge2Sb2Te5(GST)组成的相变化存储单元,以及顶和底电极,然而此电阻单元也可由其它任何可设计成具有两个电阻值且可由外加电压或电流操作的电阻单元取代,例如电阻器单元(resistor cells)、磁阻单元(magnetic-resistive cells)等类似装置。
该电阻式存储矩阵20还包含有多个选择器26,用来控制选择多个电阻单元22。每个选择器26的下标都标示着行列的数字,并将一个选择器与受该选择器控制的电阻单元视为一个单位(unit)24。本发明一较佳实施例中,这些选择器26可由金属氧化物半导体(MOS)组成,请参照图2A;或者由双极结型晶体管(BJT)组成,请参照图2B,其中MOS装置可以是平面的晶体管或者是鳍式场效应晶体管(Fin field effect transistor,FinFET)。每一个选择器26包含有第一接点28、第二接点30和第三接点32。请参照图2A,MOS装置的第一接点28是漏极,第二接点30是栅极,而第三接点32则是源极。请参照图2B,BJT晶体管的第一接点28是射极,第二接点30是基极,而第三接点32则是集极。
每一个选择器26的第一接点28不只连接一个电阻单元22,例如选择器26j-1,i-1的第一接点28连接两个电阻单元:电阻单元22j-1,i-1和电阻单元22j-1,i,而且虽然图示中没有示出,但是选择器26j-1,i-1还可能连接更多电阻单元。电阻单元22的一端连接相对应的选择器26的第一接点28,而另一端则与相对应的位线BL连接,三者的下标全都标示相同一行的数字。一个读出放大器可连接位线BL以确定电阻单元的状态。选择器26的第二接点30连接到相对应的字符线WL,下标标示同一列的数字。选择器26的第三接点32可为接地端,也可连接一参考电压。
图3到图4D是存储矩阵中一个单位的详细完成图。图3是存储矩阵20中单位24的透视图,为了方便描述,虽然单位24可包含多组电阻单元,但图示中仅示出两个电阻单元,分别以下标1和2标示。
本发明一较佳实施例中,由导体带如多晶硅带形成选择器26的第二接点30,也可用于当作字符线WLj-1。然而个别的字符线可形成于上覆金属层之中,并且连接选择器26的第二接点30。该选择器26的第三接点32先连接接触点36和金属线38之后,再接地或者连接一参考电压。接触栓塞401和402位在选择器26的第一接点28之上,接触栓塞401进一步再连接至一金属压点421、底电极441、相变化组件461和顶电极481。同样地,接触栓塞402也连接至一金属压点422、底电极442、相变化组件462和顶电极482。如前述,在该第一接点28之上可能有更多的接触点和电阻单元件。
图4A是图3中所示的单位的剖面图,该剖面取自图3中一面通过X-X’连线的垂直面,为了方便描述,假设图2A和图2B中的整数i等于2,而且此单位24包含4个电阻单元,这4个电阻单元的行数分别为1、2、3和4。然而任何熟知本技术的人员都知道,此叙述也可应用在存储矩阵20的其它单元上。图4A中以虚线绘示选择器26的第二接点30,表示此第二接点30不位于相同平面。从接触栓塞401到接触栓塞404都连接第一接点28(没有绘示于图4A,请参照图3)。本发明一较佳实施例中的金属压点421到金属压点424都连接并覆盖在对应的接触栓塞401到接触栓塞404之上,其中该金属压点421到金属压点424可形成于金属层之上,例如第一金属层(也标示为M1)。另外,该金属压点421到金属压点424也可形成于覆盖在M1之上的金属层中,因此也需要形成较多的金属线和引线孔(vias)以将金属压点421到金属压点424和相对应的接触栓塞401到接触栓塞404连接。制作金属压点421到金属压点424的材料较好为高电导率的金属,例如铜、钨、银和其化合物。
位于金属压点421到金属压点424的上方的底电极441到444分别电性连接对应的金属压点。在本发明一较佳实施例中,电阻单元为PCM单元,该底电极441到444的电阻率高于金属压点421到金属压点424,也高于接触栓塞401到接触栓塞404,因此焦耳热可在该底电极441到444中产生,进而操作覆盖在底电极441到444上方的电阻组件(resistive elements)461到464,如PCM组件。依此,用来制造底电极441到444的材料可以是TiAlN、TiN等类似材料。
电阻组件461到464分别在相对应的底电极441到444上方形成,在本发明一较佳实施例中,该电阻组件461到464是由相变化物质组成,通常也就是硫族化合物材料。该相变化物质以硫族化合物GexSbyTez较佳,其中下标x、y和z为数字,表示此化合物组成元素的比例。本发明另一较佳实施例中,该相变化物质则为另一种硫族化合物GexSbyTezX,其中X符号表示一种物质,此物质可为银、锡、铟、硅、氮、氧或其化合物等。若电阻组件461到464是由硫族化合物所组成,而且底电极441到444的截面积(由上方俯瞰)小于电阻组件461到464的截面积,则可提升相变化的转换效率。
根据图4A所示的装置中,可选择性地在电阻组件和底电极之间加入一层导电性黏着层451到454,可以用来形成该导电黏着层451到454的导电物质包含有多晶硅、碳硅化钛(TiSiC)、碳(C)、钨化钛(TiW)、碳化硅(SiC)、钛(Ti)、钒(V)、钨(W)、铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、铅(Pd)、铂(Pt)、锌(Zn)、钼(Mo)、铜(Cu)、铝(Al)、银(Ag)、金(Au)、铪(Hf)以及其合金。另外也可使用金属氮化物,例如氮化钛(TiN)、氮化钽(TaN)、氮硅化钛(TiSiN)、氮铝化钛(TiAlN)、氮碳化钛(TiCN)、氮硅化钽(TaSiN)、氮化钼(MoN)、氮铝化钽(TaAlN)和氮化钨(WN);金属硅化物,例如多硅化钛(TiSix)、多硅化镍(NiSix)和多硅化钴(CoSix);氧化物,如三氧化二铝(Al2O3)、五氧化二钽(Ta2O5)和二氧化钛(TiO2);导电氧化物,例如二氧化铱(IrO2)、二氧化钌(RuO2)、钌酸锶(SrRuO3)和镍酸镧(LaNiO3);以及其化合物。
顶电极481到484在相对应的电阻组件461到464的上方形成。在一较佳实施例中,制作顶电极481到484的材料最好类似于底电极441到444的材料,使得顶电极481到484的电阻率相似于底电极441到444的电阻率,虽然两者可能包含不同的物质。在本发明另一较佳实施例中,则用高电导率的物质形成顶电极481到484,使得顶电极481到484的电导率高于底电极441到444
在较高层的金属层中形成的位线BL1到BL4电性连接并覆盖在顶电极481到484之上,而且进一步地在顶电极481到484和位线BL1到BL4之间形成引线孔。
图4B是本发明另一实施例,其中图示虚线框47之中的电阻单元的组件都在第一金属层M1下方形成,因此底电极441到444会直接连接下方的接触栓塞401到404,由此可知,位线BL1到BL4可能形成在金属层M1之中。
图4C是本发明一较佳实施例,其中该电阻单元不具有顶电极和底电极,因此如示于虚线框47之中的电阻单元将直接接触对应的接触栓塞。
依照图4A、图4B和图4C中所示的较佳实施例中,电阻组件461到464都通过各自对应的接触栓塞只与第一接点28连接,因此具有减少不同位线间操作电流所产生的干扰的优点。
图4D是本发明另一较佳实施例,其中电阻单元通过共享的金属线60和共享的接触栓塞62连接到第一接点28,请参照图3所示。在一实施例中,金属线60形成在金属层上,可能是最下层的金属层,也可为上覆金属层。底电极441到444连接到金属线60,如前述,为了产生焦耳热,底电极441到444的电导率须低于金属线60,而且进一步地使得底电极441到444的截面积小于电阻组件461到464的截面积。
图4E是本发明另一较佳实施例,其中虚线框47中包含的组件为电阻单元的组件,并将这些组件视为一个群组。每一个电阻单元的群组都透过一个共享的接触栓塞,各自连接到对应的选择器。以图4E所示的一实施例为例,四个电阻单元的群组两两分组,连接到两个接触栓塞401和402上。
图4A到图4E所示的较佳实施例中,PCM存储单元是用以解释本发明的概念,然而熟悉本技术的人员都知道图示中虚线框47内的电阻单元可替换成其它形式种类的电阻单元。
根据本发明较佳实施例可知,应用本发明具有减少电阻式存储矩阵的芯片面积的优点,通过使用单一选择器控制多个电阻单元,得以放大选择器以提供较大的电流,同时也减少每单位所需的芯片面积。以传统的存储矩阵为例,每个选择器只控制单一个电阻单元,因此平均每位所占面积约为40F2,其中F代表生产工艺技术的尺寸,若为45纳米工艺,F即是45纳米。如果每个选择器都连接两个电阻单元,则每位所占面积仅需要34F2。如果进一步增加每个选择器连接的电阻单元的数目,则每单位所占的芯片面积将大幅减少。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟悉本技术的人员,在不脱离本发明的精神和范围内,当可作各种更动与润饰。因此本发明的保护范围当视后附的申请专利范围所界定者为准。同时,本发明较佳实施例仅用于描述并非用于限制本发明于该特定的工艺、机械、制品、物质的组成、装置、方法以及步骤。任何熟悉本技术的人员都可通过本发明揭露的技术,以现行或未来的工艺、机械、制品、物质的组成、装置、方法以及步骤达到与本发明的实施例相同的功能或结果。因此本发明的保护范围当包含后附的申请专利的工艺、机械、制品、物质的组成、装置、方法以及步骤。

Claims (10)

1、一种集成电路装置,其特征在于,包含:
一个晶体管,具有一第一接点、一第二接点以及一第三接点;
一第一接触栓塞,连接该晶体管的该第一接点;
一第二接触栓塞,连接该晶体管的该第一接点;
一第一电阻式存储单元,具有一第一端点和一第二端点,其中该第一端点连接该第一接触栓塞;以及
一第二电阻式存储单元,具有一第三端点和一第四端点,其中该第三端点连接该第二接触栓塞。
2、根据权利要求1所述的集成电路装置,其特征在于,还包含:
一字符线,延伸于第一方向,其中该晶体管的第二接点连接到该字符线;以及
一第一位线和一第二位线,分别连接到对应的该第二端点和该第四端点,该第一和第二位线延伸于第二方向且垂直于第一方向;
其中该第一电阻式存储单元包含连接该第一位线的一第一顶电极,该第二电阻式存储单元包含连接该第二位线的一第二顶电极,其中该第一和第二顶电极的电阻率高于该第一和第二位线。
3、根据权利要求1所述的集成电路装置,其特征在于,该第一和该第二电阻式存储单元选自一组至少具有相变化存储单元、电阻单元和磁阻单元所组成的群组。
4、根据权利要求1所述的集成电路装置,其特征在于,该第一和该第二电阻式存储单元各包含位于一电阻组件下方的一底电极,且该底电极位于该电阻组件和对应的该第一或该第二接触栓塞之间;该第一和该第二电阻式存储单元的该底电极下方还包含有相对应的一第一金属压点和一第二金属压点,其中该第一和第二金属压点形成于一金属层之上。
5、根据权利要求4所述的集成电路装置,其特征在于,该第一和该第二电阻式存储单元的该底电极的电阻率高于该第一和该第二金属压点。
6、根据权利要求1所述的集成电路装置,其特征在于,该第一电阻式存储单元接触一第一位线和该第一接触栓塞,且该第二电阻式存储单元实质接触一第二位线和该第二接触栓塞。
7、一种集成电路装置,其特征在于,包含:
一个晶体管,具有一第一接点、第二接点和第三接点;
一接触栓塞,连接该第一接点;
一金属线,连接且覆盖在该接触栓塞之上;
一第一电阻式存储单元,具有一第一底电极配置于其中,且连接并覆盖在该金属线之上;以及
一第二电阻式存储单元,具有一第二底电极配置于其中,且连接并覆盖在该金属线之上。
8、根据权利要求7所述的集成电路装置,其特征在于,该第一和该第二底电极的电阻率高于该金属线。
9、根据权利要求7所述的集成电路装置,其特征在于,该晶体管选自一组至少具有多个双极结型晶体管、多个金属氧化物半导体装置和多个鳍式场效应晶体管的群组。
10、一种存储矩阵,其特征在于,包含多个电阻式存储单元排成多个行与列,包含有:
多个字符线,延伸在一第一方向;
多个位线,延伸在垂直于该第一方向的一第二方向;
多个晶体管,连接该多个字符线,每一个所述晶体管都具有一第一接点、一第二接点和一第三接点,其中每一所述晶体管的该第二接点都连接到所述字符线中的一条字符线;
一第一和一第二接触栓塞,连接到所述晶体管之中的一个晶体管的一第一接点;
一第一电阻式存储单元,位于所述电阻式存储单元之中,其中该第一电阻式存储单元包含有一第一端点和一第二端点,且其中该第一端点连接该第一接触栓塞,该第二端点连接到所述位线之中的一第一位线;以及
一第二电阻式存储单元,位于所述电阻式存储单元之中,其中该第二电阻式存储单元包含有一第三端点和一第四端点,且其中该第三端点连接该第二接触栓塞,该第四端点连接到所述位线之中的一第二位线。
CN2007101664531A 2007-07-10 2007-11-13 一种集成电路装置及存储矩阵 Expired - Fee Related CN101345250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/775,741 2007-07-10
US11/775,741 US7663134B2 (en) 2007-07-10 2007-07-10 Memory array with a selector connected to multiple resistive cells

Publications (2)

Publication Number Publication Date
CN101345250A true CN101345250A (zh) 2009-01-14
CN101345250B CN101345250B (zh) 2010-11-10

Family

ID=40247198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101664531A Expired - Fee Related CN101345250B (zh) 2007-07-10 2007-11-13 一种集成电路装置及存储矩阵

Country Status (2)

Country Link
US (2) US7663134B2 (zh)
CN (1) CN101345250B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937717A (zh) * 2009-06-30 2011-01-05 台湾积体电路制造股份有限公司 测量电阻值的方法及电路
CN102931206A (zh) * 2012-11-16 2013-02-13 中国科学院上海微系统与信息技术研究所 一种高密度相变存储器电路结构及其制备方法
CN109427841A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 具有多个细丝的rram存储器单元、存储器电路及其形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043888B2 (en) 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
EP2608209A1 (en) 2011-12-21 2013-06-26 Imec Resistive memory array
EP2608210B1 (en) 2011-12-23 2019-04-17 IMEC vzw Stacked RRAM array with integrated transistor selector
US9318699B2 (en) 2012-01-18 2016-04-19 Micron Technology, Inc. Resistive memory cell structures and methods
US9570165B2 (en) * 2013-12-11 2017-02-14 Rambus Inc. 1D-2R memory architecture
US10269682B2 (en) * 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US10461126B2 (en) 2017-08-16 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory circuit and formation method thereof
US10312438B1 (en) 2017-12-18 2019-06-04 International Business Machines Corporation Resistive memory with amorphous silicon filaments
KR102706732B1 (ko) * 2019-04-08 2024-09-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10903275B2 (en) 2019-06-03 2021-01-26 International Business Machines Corporation Three-dimensional stackable multi-layer cross-point memory with single-crystalline bipolar junction transistor selectors
US11018188B2 (en) 2019-06-03 2021-05-25 International Business Machines Corporation Three-dimensional stackable multi-layer cross-point memory with bipolar junction transistor selectors

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
JP2003142661A (ja) * 2001-11-05 2003-05-16 Sony Corp 強誘電体型不揮発性半導体メモリ
KR100457159B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 마그네틱 램
DE60137788D1 (de) 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix
JP4218527B2 (ja) * 2002-02-01 2009-02-04 株式会社日立製作所 記憶装置
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6856536B2 (en) * 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
TW578149B (en) * 2002-09-09 2004-03-01 Ind Tech Res Inst High density magnetic random access memory
JP2004128015A (ja) * 2002-09-30 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
DE60217120T2 (de) 2002-10-08 2007-10-25 Stmicroelectronics S.R.L., Agrate Brianza Zellenanordnung mit einem darin enthaltenen Auswähl-Bipolartransistor sowie Verfahren zum Herstellen derselben
JP4355136B2 (ja) 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
US6912146B2 (en) 2002-12-13 2005-06-28 Ovonyx, Inc. Using an MOS select gate for a phase change memory
US6867425B2 (en) 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
KR100480644B1 (ko) 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
EP1511042B1 (en) 2003-08-27 2012-12-05 STMicroelectronics Srl Phase-change memory device with biasing of deselected bit lines
US20050184282A1 (en) 2004-02-20 2005-08-25 Li-Shyue Lai Phase change memory cell and method of its manufacture
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
JP2005340468A (ja) 2004-05-26 2005-12-08 Fujitsu Ltd 半導体装置
DE102004041907B3 (de) 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
US7212432B2 (en) * 2004-09-30 2007-05-01 Infineon Technologies Ag Resistive memory cell random access memory device and method of fabrication
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
KR100564637B1 (ko) * 2004-10-26 2006-03-29 삼성전자주식회사 반도체 메모리 장치와 그 프로그래밍 방법
US7265373B2 (en) 2005-01-04 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacturing
JP4847743B2 (ja) * 2005-11-28 2011-12-28 エルピーダメモリ株式会社 不揮発性メモリ素子
KR20070069764A (ko) 2005-12-28 2007-07-03 주식회사 하이닉스반도체 상변환 기억 소자

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937717A (zh) * 2009-06-30 2011-01-05 台湾积体电路制造股份有限公司 测量电阻值的方法及电路
CN101937717B (zh) * 2009-06-30 2013-10-23 台湾积体电路制造股份有限公司 测量电阻值的方法及电路
CN102931206A (zh) * 2012-11-16 2013-02-13 中国科学院上海微系统与信息技术研究所 一种高密度相变存储器电路结构及其制备方法
CN109427841A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 具有多个细丝的rram存储器单元、存储器电路及其形成方法
CN109427841B (zh) * 2017-08-30 2023-08-04 台湾积体电路制造股份有限公司 具有多个细丝的rram存储器单元、存储器电路及其形成方法

Also Published As

Publication number Publication date
US7663134B2 (en) 2010-02-16
US20100117045A1 (en) 2010-05-13
CN101345250B (zh) 2010-11-10
US8173990B2 (en) 2012-05-08
US20090014836A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
CN101345250B (zh) 一种集成电路装置及存储矩阵
US11349072B2 (en) Resistive memory architectures with multiple memory cells per access device
US11735231B2 (en) Memory devices
CN100524880C (zh) 具有热隔离结构的ⅰ型相变化存储单元
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
CN101840928B (zh) 带有自对准存储元件的多晶硅柱双极晶体管
CN101533849B (zh) 电阻式存储器器件及其形成方法
CN101546809B (zh) 一种存储装置及其制造方法
CN101814521B (zh) 相变化存储器的多晶硅栓塞双极性晶体管及其制造方法
CN109949847B (zh) 集成电路及其操作方法
CN101877384B (zh) 低操作电流相变存储器元件结构
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
CN217562572U (zh) 相变存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

CF01 Termination of patent right due to non-payment of annual fee