CN101341469A - 用于在数据存储器中识别供电中断和重建数据存储器的方法 - Google Patents

用于在数据存储器中识别供电中断和重建数据存储器的方法 Download PDF

Info

Publication number
CN101341469A
CN101341469A CNA2006800480943A CN200680048094A CN101341469A CN 101341469 A CN101341469 A CN 101341469A CN A2006800480943 A CNA2006800480943 A CN A2006800480943A CN 200680048094 A CN200680048094 A CN 200680048094A CN 101341469 A CN101341469 A CN 101341469A
Authority
CN
China
Prior art keywords
information unit
useful information
read
data memory
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800480943A
Other languages
English (en)
Inventor
A·奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to CN201410416313.5A priority Critical patent/CN104200835B/zh
Publication of CN101341469A publication Critical patent/CN101341469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

为了在含有有用信息单元和分配给所述有用信息单元的检验信息单元的易失性数据存储器中检测供电中断，在读访问有用信息单元时一起读取所分配的检验信息单元，根据所述检验信息单元来判定有用信息是否失真，并且如果在预先规定数量的相继的读访问中将至少两个所读取的有用信息单元认为是失真的，则确定供电失效。

Description

用于在数据存储器中识别供电中断和重建数据存储器的方法
现有技术
本发明涉及一种用于在易失性数据存储器中检测供电中断以及用于在确定出供电中断的情况下重建这种存储器的内容的方法。这种方法可以应用于任意类型的易失性数据存储器；优选的应用领域是编程控制设备的数据存储器，尤其是用于机动车(Kfz)应用。
这种类型的现代控制设备经常利用自适应算法来工作，所述自适应算法随着时间使其参数单独地与要控制的机器、例如与机动车的发动机相匹配。为此需要控制设备能够随着时间存储这些算法的优化参数。尤其是将EEPROM或SRAM用作这种数据的存储器。由于对于EEPROM所需要的长的写时间，优选采用SRAM(静态缓冲RAM)。
为了保持其数据内容，SRAM需要连续施加的供电电压。在供电电压中断之后，所述存储器的内容可能是失真的(
Figure A20068004809400031
)，并且基于失真的参数值的控制不再能够提供正确的结果。因此值得期望的是能够可靠地识别供电失效，以便阻止使用不再能保证其正确性的参数。
曾建议用于检测供电中断的各种不同的方法。第一方案是通过与可能和所使用的数据存储器的类型有关的最低电压相比较来直接、连续地监控供电电压，其中在未超过该最低电压时可以以数据的丢失或至少以数据失真的高概率为出发点。但是只有当为监控所使用的电路本身在最低电压时仍可靠地工作时，这种监控才是可能的。在现代控制器的电压为1.5V和以下时，不再能毫无顾忌地满足该要求。
用于检测供电中断的其它方案基于根据由于供电中断而失真的存储器内容的间接检测。因此可以例如将存储器内容的在不同时刻所计算出的检验和互相比较，以便根据其之间的偏差来推断出在两个时刻之间的供电失效。但是检验和计算是费时的，其中如果所述检验和计算延迟了由控制设备所控制的机器的起动，则这尤其是讨厌的。
另一方案是将预先规定的检验模式存放在存储器的确定的区中，并不时地将所述检验模式与设定值(Vorgabe)进行比较，以便在偏离设定值的情况下断言供电失效。但是在此不利的是，为检验模式所使用的存储器区不能供另外的目的使用。此外存在以下的危险，要监控的存储器的不同的单元不同长地容忍供电中断。只要不肯定：含有检验模式的存储器单元针对供电中断是最敏感的，则不能有把握地从检验模式的未受损性中推断出未曾出现供电中断。
现代半导体存储器的电路结构的进展的小型化导致相对于电离辐射的提高了的敏感性。该辐射可以尤其是宇宙起源，但是该辐射也可以来源于在焊料或半导体电路的壳体中的放射性衰变。形成在现代大规模集成电路的两个不同逻辑电平之间的差别的电荷量，在这期间是如此微小，使得电离辐射的由半导体结构所吸收的单个量子可能足以反转其逻辑状态。为了可以检测这种也称为比特翻转(Bit-Flip)的自发状态转变和对其作出反应，可以给这种存储器的数据字分配奇偶校验比特，所述奇偶校验比特与该数据字一起被读取。在所读取的数据字的和所属的所读取的奇偶校验比特的奇偶性之间的不一致表示比特翻转。
随着半导体结构的日益增加的纯度，辐射诱发所观察的奇偶校验误差的概率变得越来越大，使得不能从这种奇偶校验误差的出现有把握地推断出供电失效。
发明优点
通过如在权利要求1中所定义的本发明，提供一种用于检测供电中断的方法，该方法可以在短的时间中被实施，该方法的实施不影响、或至少不决定性地影响访问所监控的数据存储器的处理器的处理功率，并且该方法可以以最小成本耗费来实现。为了实施本方法，不需要多于也用于识别辐射诱发的比特翻转本来所需要的电路元件。由于本方法所访问的有用信息单元是任意的，因此不必专门对于本发明方法的目的而读取任何有用信息单元，而是可以使用在实施不同于本发明方法的任意任务的范围内所执行的读取过程。本方法因此不延迟这种任务的处理。
本方法利用以下事实：在随机时刻并且互相之间不相关地出现辐射诱发的比特翻转。因此在两个相继的辐射诱发的比特翻转之间的时间间隔遵循指数分布。通过相应地选择读访问的时间区间或数量，可以使得在检测第一比特翻转之后在预先规定的时间间隔中或在预先规定数量的在该时间间隔中相继的读访问的过程中一个或多个其它比特翻转被检测的概率任意地小。但是如果在预先规定数量的读访问中认为所读取的有用信息单元是失真的，则与此相应地这源出于电离辐射的概率也任意地小，并且可以认为这种误差积累不是辐射诱发的，而是源出于供电中断。
在最简单的情况下，为了确定失真所使用的检验信息单元可以是分配给每一有用信息单元的奇偶校验比特。按照诸如Reed-Solomon(里德-所罗门)或Hamming(汉明)编码的本身公知的纠错编码方法，可以从有用信息单元中如此来获得属于有用信息单元的检验信息单元，使得所述检验信息单元在有用信息单元的不太严重的失真的情况下能够纠正后者。如果对有用信息单元是失真的断定不直接导致也确定出供电失效，则这种纠正可能尤其是有意义的。
如果按照上述实施方式检测到了供电中断，则优选地不仅直接被认为失真的有用信息单元、而且此外至少一部分易失性数据存储器的有用信息单元被抛弃。其原因是，在这种情况下(不同于在辐射诱发的比特翻转的情况下)，在同一有用信息单元中的多个比特误差的概率是高的。如果利用不再值得信赖的数据继续工作，则存在以下的危险，即在读取时未检测到存在的误差并且无觉察地利用错误的数据工作。
尤其是可以经常以微小的耗费通过根据当前的测量数据重新计算来重建从在迭代控制过程中所获得的测量数据中所导出的有用信息单元。
优选至少部分地通过从非易失性存储器中转载来重建数据，其中所述数据只是很难在短时间内根据测量数据可被重建，无论是因为所述数据含有实施本方法的系统的恒定参数，或因为所述数据是长时间持续的优化过程的结果。因此例如可以分别在关断控制设备之前或在另一预先规定的时刻把要长期优化的有用信息单元转载到非易失性存储器中，并且在稍后的时刻通过从非易失性存储器转载来重建所述有用信息单元。
如上面已经阐述的那样，在供电失效的情况下，在本方法过程中失真未曾被检查的或其中这种检查未曾得出失真的有用信息单元也仍然是失真的概率是大的。所以在检测供电失效时合理的是，也重建不被认为失真的有用信息单元，而这种措施在辐射诱发的比特翻转的情况下不带来好处。
未分配有检验信息的这种有用信息单元也可以属于在本方法范围内所重建的有用信息单元。
附图说明
参照附图从以下实施例的说明中得出本发明的其它特征和优点。
图1展示了具有控制设备和受控机器的系统的方框图，本发明方法可以应用于该系统；和
图2展示了本发明方法的示范性扩展方案的流程图。
具体实施方式
图1中示意性所示的控制设备包括微处理器1、SRAM 2、定值存储器或ROM 3以及安装在用4表示的受控机器上的多个传感器和执行元件，其经由地址总线5和数据总线6互相通信。可以存在诸如动态工作存储器的其它组成部分，但是在图中没有示出，因为它们对于理解本发明是不重要的。
如果关断微处理器1和机器4，则在无干扰的条件下SRAM 2也接收电源7的工作电压，使得在SRAM 2中所存储的参数值也在关断的状态下保持。SRAM 2被划分成存储器单元，所述存储器单元中的每一个分别包含具有与数据总线6的宽度相对应的宽度的数据字和奇偶校验比特。奇偶校验电路8连接到数据总线6上，该奇偶校验电路8在向SRAM 2的写过程中对于施加在数据总线6上的数据值生成奇偶校验比特，并输出给SRAM 2，使得数据值与其奇偶校验比特共同被存储在其中。相反地，在从SRAM 2的读过程中，奇偶校验电路8接收在那里对于所读取的数据值所存储的奇偶校验比特，并将该奇偶校验比特与从输出到数据总线6上的数据字中所计算出的奇偶校验比特进行比较。在奇偶校验比特一致时，数据字被接受为无误差的。在奇偶校验比特不一致时，奇偶校验电路8向微处理器1、尤其是向微处理器1的中断输入端9输出警告信号。
图2以流程图的形式展示了方法的实施例，所述方法根据警告信号的到达可以由微处理器1实施。用S1表示接收警告信号的步骤。紧随着是步骤S2，在所述步骤S2中检验计时器是否被设置。计时器可以是在微处理器1之外所实现的电路；但是它也可以是微处理器1的寄存器或外部存储位置，其中只要例如寄存器的内容不同于＝，并且该寄存器的内容有规则地例如由也控制微处理器1的时钟信号控制，则该寄存器被看作是已设置的，或在微处理器每次访问SRAM 2时，该寄存器一直被递减，直至该寄存器达到值0为止。
首先考察认为计时器未被设置的情况。在此情况下，本方法向步骤S3转移，在该步骤S3中识别存储器单元，其中所述存储器单元的误差已触发了警告信号。在步骤S4中借助预先规定的表格来判定，有误差的存储器单元属于多个可能的类中的哪一个。这些类反映存储在有关的存储器单元中的变量的技术意义。所述类中的一个例如包括在微处理器1的正常的未受干扰的运行期间以短的周期根据安置在机器处的传感器的信号重新计算的变量。在这种变量的情况下，可以短时忍受错误的值；存储器误差的处理因此可以局限于：在S5中把允许对机器的可使用的但不一定最佳的控制的、固定预先规定的值写入存储器单元中，随后在步骤S6中设置计时器，并且然后重新转向正常运行。
变量的另一类是含有多个参数化的在数字上类似的值的标识字段。误差排除在这里可以基于，在步骤S7中读取参数值的特性曲线的值，所述参数值相邻于在有误差的存储器单元中所存储的值的那些参数值，并且通过对如此所读取的值进行内插来计算以高的概率位于丢失的值附近的值，并写入已触发了误差的存储器单元中。
这里没有详细说明的用于重建有误差的存储器内容的其它方法概括地称为步骤S8。在系统的一种可替代扩展方案中，其中由纠错编码和解码电路来代替奇偶校验电路8并且SRAM对于每一数据字存储适当的纠正代码的多个比特，也可以通过应用纠错代码来实现对有误差的数据值的重建。
正如在以上的阐述中所看出的那样，如果在过去不太长的时间之前曾已经实施了图2的方法，则在步骤S2中认为计时器准确地被设置。如果将使计时器保持设置的时间区间选择得不太长，则可以使辐射诱发两个相继的奇偶校验误差的概率任意地小。因此如果奇偶校验误差在计时器被设置的情况下被检测，则可以认为对此的原因是供电电压的中断。在此情况下，本方法从步骤S2转向S9。在该步骤中，SRAM2的内容完全被抛弃，并且其内容的至少一部分通过一组标准值来代替，其方式是将该部分从ROM 3复制到SRAM 2中。在步骤S10中同样根据传感器的当前检测结果来重新写入另外的变量，其中所述另外的变量在正常运行中以高的频率根据传感器的检测结果被重新确定。因此在执行步骤S9、S10之后，具有无奇偶校验误差的值的SRAM 2的完整内容可供使用，所述值虽然不必逐比特地与出现误差之前所存储的值相同，但所述值能够实现对机器4的至少可用的控制。
为了使供电失效的和通过步骤S9、S10的SRAM 2内容的重建对控制质量的影响最小化，依据本发明的改进方案，ROM 3是可电编程的。这种EEPROM允许具有比SRAM 2显著较长的写访问时间；不过它也应是比这对于辐射诱发的比特翻转较少敏感的。在这种控制设备中，分别在关断机器4时将特性曲线写回到EEPROM中并且在重新接通时从那里复制回到SRAM 2中，其中所述特性曲线在运行期间被存储在SRAM 2中并且在那里随着时间经历对受控机器4特定的优化。在检测到供电失效之后在步骤S9中被复制回到SRAM 2中的特性曲线的现实性()因此总是对应于分别直接在前的接通时刻。必要时，当然也可以不时地在所接通的机器的情况下保护EEPROM中的特性曲线。
可以简化图2的方法，其方式是在每次出现奇偶校验误差时，无所谓是否单个地还是跟随在前的误差地完全重写SRAM 2的内容，正如参照步骤S9或S10所说明的那样。

Claims (7)

1.用于在易失性数据存储器(2)中检测供电中断的方法，所述易失性数据存储器(2)含有有用信息单元和分配给所述有用信息单元的检验信息单元，其中，在读访问有用信息单元时一起读取所分配的检验信息单元，并根据所述检验信息单元判定有用信息是否失真，其特征在于，如果在预先规定数量的相继的读访问中将至少两个所读取的有用信息单元认为是失真的，则确定供电失效(S2)。
2.按权利要求1的方法，其特征在于，所述检验信息单元是分配给每个有用信息单元的奇偶校验比特。
3.按权利要求1的方法，其特征在于，如果该断定不导致确定出供电失效，则根据检验信息来纠正被认为失真的有用信息单元。
4.用于重建数据存储器的方法，其中如果供电中断根据按以上权利要求之一所述的方法已被检测出(S2)，则至少一部分易失性数据存储器的有用信息单元被抛弃并从易失性存储器之外的源来重建(S9，S10)。
5.按权利要求4的方法，其特征在于，通过根据测量数据重新计算至少部分地重建有用信息单元(S10)。
6.按权利要求4或5的方法，其特征在于，通过从非易失性存储器转载而至少部分地重建有用信息单元(S9)。
7.按权利要求4至6之一的方法，其特征在于，也重建未被认为失真的有用信息单元。
CNA2006800480943A 2005-12-20 2006-12-12 用于在数据存储器中识别供电中断和重建数据存储器的方法 Pending CN101341469A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410416313.5A CN104200835B (zh) 2005-12-20 2006-12-12 在数据存储器中识别供电中断和重建数据存储器的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005060901.5 2005-12-20
DE102005060901A DE102005060901A1 (de) 2005-12-20 2005-12-20 Verfahren zur Erkennung einer Versorgungsunterbrechung in einem Datenspeicher und zur Wiederherstellung des Datenspeichers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410416313.5A Division CN104200835B (zh) 2005-12-20 2006-12-12 在数据存储器中识别供电中断和重建数据存储器的方法

Publications (1)

Publication Number Publication Date
CN101341469A true CN101341469A (zh) 2009-01-07

Family

ID=37831568

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006800480943A Pending CN101341469A (zh) 2005-12-20 2006-12-12 用于在数据存储器中识别供电中断和重建数据存储器的方法
CN201410416313.5A Active CN104200835B (zh) 2005-12-20 2006-12-12 在数据存储器中识别供电中断和重建数据存储器的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410416313.5A Active CN104200835B (zh) 2005-12-20 2006-12-12 在数据存储器中识别供电中断和重建数据存储器的方法

Country Status (6)

Country Link
US (1) US8074120B2 (zh)
EP (1) EP1966696A1 (zh)
JP (1) JP4950214B2 (zh)
CN (2) CN101341469A (zh)
DE (1) DE102005060901A1 (zh)
WO (1) WO2007071590A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103597450A (zh) * 2011-05-20 2014-02-19 高通股份有限公司 具有存储在存储器页的一部分中的元数据的存储器
CN105590654A (zh) * 2014-11-07 2016-05-18 恩智浦有限公司 易失性存储器电路的休眠模式操作

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110119636B (zh) * 2019-05-21 2020-12-08 浙江齐治科技股份有限公司 一种数字电路、数据存储方法及装置
CN116126576A (zh) * 2023-01-10 2023-05-16 奉加微电子（上海）有限公司 数据的校验方法、电子设备和存储介质

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141056A (ja) * 1984-12-14 1986-06-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 揮発性メモリの間欠エラ−検出方法
US4814971A (en) * 1985-09-11 1989-03-21 Texas Instruments Incorporated Virtual memory recovery system using persistent roots for selective garbage collection and sibling page timestamping for defining checkpoint state
JPS6284843A (ja) * 1985-10-08 1987-04-18 Nippon Isueede Kk プ−リ−の製造方法
US4763333A (en) * 1986-08-08 1988-08-09 Universal Vectors Corporation Work-saving system for preventing loss in a computer due to power interruption
JPS63192838A (ja) * 1987-02-04 1988-08-10 Showa Denko Kk 耐クリ−プ特性に優れたアルミニウム合金粉末成形体
JPS6488665A (en) 1987-09-29 1989-04-03 Toshiba Corp Memory checking method
US5228046A (en) * 1989-03-10 1993-07-13 International Business Machines Fault tolerant computer memory systems and components employing dual level error correction and detection with disablement feature
US5123017A (en) * 1989-09-29 1992-06-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Remote maintenance monitoring system
JPH06175934A (ja) * 1992-12-01 1994-06-24 Oki Electric Ind Co Ltd １ビットエラー処理方式
JPH08185208A (ja) * 1994-12-28 1996-07-16 Toshiba Syst Technol Kk プラント制御装置
US5708589A (en) * 1996-04-08 1998-01-13 Vaughn Manufacturing Corporation Error recovery system for an energy controller for an electric water heater
US6034886A (en) * 1998-08-31 2000-03-07 Stmicroelectronics, Inc. Shadow memory for a SRAM and method
US6515975B1 (en) * 1999-04-22 2003-02-04 Nortel Networks Limited Fast forward power control during soft handoff
DE10027922A1 (de) * 2000-06-06 2002-01-24 Bosch Gmbh Robert Verfahren zum Detektieren der Position von Händen auf einem Lenkrad
US20020044094A1 (en) * 2000-09-15 2002-04-18 May Brian Douglas System performance for use as feedback control of power supply output of digital receiver when receiver is operated in a standby mode
US6694453B1 (en) * 2000-11-14 2004-02-17 Hewlett-Packard Development Company, L.P. Apparatus and method to handle power supply failures for a peripheral device
WO2002045268A1 (fr) * 2000-11-30 2002-06-06 Hitachi, Ltd Circuit integre a semi-conducteurs et systeme de traitement de donnees
JP2002351685A (ja) * 2001-05-22 2002-12-06 Sankyo Seiki Mfg Co Ltd 不揮発性メモリのデータ更新方法及び制御装置
US7103708B2 (en) * 2002-08-10 2006-09-05 Cisco Technology, Inc. Performing lookup operations using associative memories optionally including modifying a search key in generating a lookup word and possibly forcing a no-hit indication in response to matching a particular entry
US7003620B2 (en) * 2002-11-26 2006-02-21 M-Systems Flash Disk Pioneers Ltd. Appliance, including a flash memory, that is robust under power failure
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
US7358973B2 (en) * 2003-06-30 2008-04-15 Microsoft Corporation Mixture model for motion lines in a virtual reality environment
US7283070B1 (en) * 2003-12-19 2007-10-16 Sun Microsystems, Inc. Dynamic calibration of I/O power supply level
DE102005040917A1 (de) * 2005-08-30 2007-03-08 Robert Bosch Gmbh Datenverarbeitungssystem und Betriebsverfahren dafür
US7624283B2 (en) * 2006-02-13 2009-11-24 International Business Machines Corporation Protocol for trusted platform module recovery through context checkpointing
JP4929783B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 電源監視装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103597450A (zh) * 2011-05-20 2014-02-19 高通股份有限公司 具有存储在存储器页的一部分中的元数据的存储器
CN105590654A (zh) * 2014-11-07 2016-05-18 恩智浦有限公司 易失性存储器电路的休眠模式操作

Also Published As

Publication number Publication date
EP1966696A1 (de) 2008-09-10
WO2007071590A1 (de) 2007-06-28
US20090158089A1 (en) 2009-06-18
JP2009520289A (ja) 2009-05-21
JP4950214B2 (ja) 2012-06-13
US8074120B2 (en) 2011-12-06
CN104200835A (zh) 2014-12-10
CN104200835B (zh) 2018-05-25
DE102005060901A1 (de) 2007-06-28

Similar Documents

Publication Publication Date Title
US10019312B2 (en) Error monitoring of a memory device containing embedded error correction
US8255773B2 (en) System and method of tracking error data within a storage device
US9940457B2 (en) Detecting a cryogenic attack on a memory device with embedded error correction
CN101996689B (zh) 存储器错误处理方法
US9208024B2 (en) Memory ECC with hard and soft error detection and management
KR101557572B1 (ko) 메모리 회로들, 메모리에 액세스하는 방법 및 메모리를 복구하는 방법
US20190019569A1 (en) Row repair of corrected memory address
KR101983651B1 (ko) Ｍｒａｍ 장 교란 검출 및 복구
JPS62173696A (ja) 情報記憶、読出システム
CN101341469A (zh) 用于在数据存储器中识别供电中断和重建数据存储器的方法
US11231990B2 (en) Device and method for generating error correction information
US20040153903A1 (en) Method and circuit arrangement for memory error processing
US9104568B2 (en) Detection of memory cells that are stuck in a physical state
US10176043B2 (en) Memory controller
US9519539B2 (en) Monitoring data error status in a memory
US20220137861A1 (en) Method and device for operating a nonvolatile memory device
RU2465636C1 (ru) Способ исправления одиночных ошибок и предотвращения возникновения двойных ошибок в регистровом файле и устройство для его осуществления
JP2008084116A (ja) データ記憶装置及びデータ記憶装置からのデータ読み出し方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090107