CN101331589A - 用于太阳能电池和组件制造的沉积半导体层的技术和装置 - Google Patents

用于太阳能电池和组件制造的沉积半导体层的技术和装置 Download PDF

Info

Publication number
CN101331589A
CN101331589A CNA2006800475678A CN200680047567A CN101331589A CN 101331589 A CN101331589 A CN 101331589A CN A2006800475678 A CNA2006800475678 A CN A2006800475678A CN 200680047567 A CN200680047567 A CN 200680047567A CN 101331589 A CN101331589 A CN 101331589A
Authority
CN
China
Prior art keywords
layer
precursor
family
deposition
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800475678A
Other languages
English (en)
Other versions
CN101331589B (zh
Inventor
B·巴索尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SoloPower Inc
Original Assignee
SoloPower Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SoloPower Inc filed Critical SoloPower Inc
Publication of CN101331589A publication Critical patent/CN101331589A/zh
Application granted granted Critical
Publication of CN101331589B publication Critical patent/CN101331589B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

本发明以不同实施方案有利地提供了形成具有宏观尺度及微观尺度组成均匀性的高品质、致密、良好附着的IBIIIAVIA族化合物薄膜的低成本沉积技术。还提供了将在这些化合物薄膜上制作的太阳能电池单片集成以形成组件的方法。在一个实施方案中，提供了在基底上生长IBIIIAVIA族半导体层的方法，并且包括步骤：在基底上沉积成核层和/或籽晶层以及在该成核层和/或籽晶层上电镀包含IB族材料和至少一种IIIA族材料的前体膜，以及使电镀的前体膜与VIA族材料反应。还描述了其它实施方案。

Description

用于太阳能电池和组件制造的沉积半导体层的技术和装置
2006年11月2日提交的本申请即美国申请No.11/266,013是2005年3月15日提交的美国申请序列No.11/081,308的部分继续申请并且要求其优先权，该美国申请序列No.11/081,308要求2004年3月15日提交的美国临时申请序列No.60/552,736的优先权。
发明领域
[0001]本发明涉及制备用于辐射检测器和光电应用的半导体膜的装置和方法。
背景
[0002]太阳能电池是将日光直接转变为电能的光电器件。最为常见的太阳能电池材料是单晶或多晶晶片形式的硅。然而，使用硅基太阳能电池产生的电的成本高于用较常规方法产生的电的成本。因此，从1970年代早期已努力降低用于地面使用的太阳能电池的成本。降低太阳能电池成本的一种方式是开发低成本的能在大面积衬底上沉积太阳能电池品质的吸收材料的薄膜生长技术和使用高产量、低成本的方法制造这些器件。
[0003]包括一些IB族(Cu、Ag、Au)、IIIA族(B、Al、Ga、In、Tl)和VIA族(O、S、Se、Te、Po)材料或周期表元素的IBIIIAVIA族化合物半导体是用于薄膜太阳能电池结构的优异吸收材料。特别地，通常称作CIGS(S)、或Cu(In，Ga)(S，Se)2或CuIn1-xGax(SySe1-y)k(其中0≤x≤1，0≤y≤1且k为约2)的Cu、In、Ga、Se和S的化合物已经用于产生接近20％转化率的太阳能电池结构。含有IIIA族元素Al和/或VIA族元素Te的吸收剂也显示出前景。因此，总之，包含i)IB族的铜，ii)IIIA族的In、Ga和Al中至少一种，和iii)VIA族的S、Se和Te中的至少一种的化合物对于太阳能电池应用具有极大的重要性。
[0004]在图1中显示了常规IBIIIAVIA族化合物光电电池例如Cu(In，Ga，Al)(S，Se，Te)2薄膜太阳能电池的结构。在衬底11例如玻璃片、金属片、绝缘箔或网、或者导电箔或网上制造器件10。在导电层13上生长包含Cu(In，Ga，Al)(S，Se，Te)2族材料的吸收膜12，导电层13预先沉积在衬底11上并且充当器件的电接触。包含Mo、Ta、W、Ti和不锈钢等的各种导电层已用于图1的太阳能电池结构中。如果衬底本身是适当选择的导电材料，则可能不使用导电层13，因为衬底11此时可用作器件的欧姆接触。在生长吸收膜12后，在该吸收膜上形成透明层14例如CdS、ZnO或CdS/ZnO叠层。辐射15通过透明层14进入器件。还可在透明层14上沉积金属栅格(未示出)来减小器件的有效串联电阻。吸收膜12优选的电类型是p-型，透明层14优选的电类型是n-型。然而，还可使用n-型吸收剂和p-型窗层。图1的优选器件结构被称为“衬底型”结构。还可通过在透明覆盖层(superstrate)例如玻璃或透明聚合物箔上沉积透明导电层、并然后沉积Cu(In，Ga，Al)(S，Se，Te)2吸收膜、和最后通过导电层形成器件的欧姆接触来构造“覆盖层型”结构。在这种覆盖层结构中，光从透明覆盖层侧进入器件。可使用通过各种方法沉积的各种材料来提供图1中所示器件的各种层。
[0005]在使用IBIIIAVIA族化合物吸收剂的薄膜太阳能电池中，电池效率是IB/IIIA摩尔比的强函数。如果组成中存在多于一种的IIIA族材料，这些IIIA族元素的相对量或摩尔比也影响性能。例如，对于Cu(In，Ga)(S，Se)2吸收层，器件的效率是Cu/(In+Ga)摩尔比的函数。此外，一些重要的电池参数例如其开路电压、短路电流和填充系数也随IIIA族元素摩尔比即Ga/(Ga+In)摩尔比发生变化。一般而言，对于良好的器件性能，Cu/(In+Ga)摩尔比保持在约或低于1.0。在另一方面，当Ga/(Ga+In)摩尔比增加时，吸收层的光学带隙增加，且因此太阳能电池的开路电压升高而短路电流通常可降低。对于薄膜沉积工艺重要的是有能力控制组成中的IB/IIIA摩尔比以及IIIA族组分的摩尔比。应注意的是，虽然化学式通常写为Cu(In，Ga)(S，Se)2，但对于化合物更为准确的式是Cu(In，Ga)(S，Se)k，其中k典型地接近2但可以不精确为2。为了简便，将继续使用k值为2。还应注意的是，化学式中符号“Cu(X，Y)”表示X和Y从(X＝0％和Y＝100％)到(X＝100％和Y＝0％)的所有化学组成。例如，Cu(In，Ga)表示从CuIn到CuGa的所有组成。类似地，Cu(In，Ga)(S，Se)2表示具有的Ga/(Ga+In)摩尔比为0-1不等且Se/(Se+S)摩尔比为0-1不等的全部化合物族。
[0006]对于太阳能电池制造，得到高品质的Cu(In，Ga)Se2膜的首要技术是在真空室中将Cu、In、Ga和Se共蒸发到经加热的衬底上。然而，低的材料利用、高的设备费用、在大面积沉积中面临的困难和相对低的产量是共蒸发方法商业化中面临的一些挑战。
[0007]生长用于太阳能电池应用的Cu(In，Ga)(S，Se)2型化合物薄膜的另一种技术是两阶段工艺，其中首先将Cu(In，Ga)(S，Se)2材料的金属组分沉积到衬底上，并然后在高温退火过程中与S和/或Se反应。例如，对于CuInSe2生长，首先在衬底上沉积Cu和In的薄层，并然后将这种堆叠的前体层与Se在提高的温度下反应。如果反应气氛还包含硫，则可生长CuIn(S，Se)2层。在所述前体层中添加Ga，即，使用Cu/In/Ga堆叠的膜前体，则允许生长Cu(In，Ga)(S，Se)2吸收剂。
[0008]在现有技术中已经使用溅射和蒸发技术来沉积所述前体叠层的含有IB族和IIIA族组分的层。在CuInSe2生长的情形中，例如，在衬底上顺序溅射沉积Cu和In层，然后在含Se体的存在下于提高的温度下加热所述堆叠的膜并持续典型地大于约30分钟的时间，如US.4,798,660中所描述的。更为近期的美国专利6,048,442公开了一种方法，该方法包括溅射沉积包含Cu-Ga合金层和In层的堆叠前体膜以便在金属背电极层上形成Cu-Ga/In叠层，然后将该前体叠层膜与Se和S之一进行反应形成吸收层。美国专利6,092,669描述了用于产生这种吸收层的溅射基装置。这些技术可产生高品质的吸收层和高效的太阳能电池，然而，它们具有设备投资成本高和生产率相对低的问题。
[0009]美国专利4,581,108中描述的一种现有技术利用低成本的电沉积方法用于金属前体的制备。在这种方法中，首先在衬底上电沉积Cu层。然后进行In层的电沉积和在含有Se的反应气氛中加热所述沉积的Cu/In叠层。虽然本质上成本低，但发现这种技术得到具有与Mo接触层附着性差的CuInSe2膜。在文献(“Low Cost Thin FilmChalcopyrite Solar Cells”，Proceedings of 18th IEEE PhotovoltaicSpecialists Conf.，1985，1429页)中证明了CIS和CIGS生长的Cu/In和Cu/In/Ga层的电沉积和硒化。一个问题是在太阳能电池加工期间化合物膜的剥落。之后，在另一篇参考文献(“Low Cost Methodsfor the Production of Semiconductor Films for CIS/CdS SolarCells”，Solar Cells，21卷，65页，1987)中研究者研究了通过上述方法获得的Mo/CuInSe2界面的横截面，并发现CuInSe2对Mo接触层具有差的附着性。
[00010]与两阶段工艺中使用的具体方法无关，生长例如Cu(In，Ga)(S，Se)2吸收膜，需要控制形成金属叠层结构的各层厚度使得在大面积衬底上和在每个批次中(from run to run)能够控制前面提及的两个摩尔比，即Cu/(In+Ga)比和Ga/(Ga+In)比。在金属叠层结构中获得的摩尔比通常能在反应步骤期间在宏观尺度上得到保持，只要反应温度保持低于约600℃。因此，在反应步骤后获得的化合物膜中总的或平均摩尔比与在反应步骤前金属叠层结构中的平均摩尔比大约相同。在现有技术方法中，在与S和/或Se反应步骤前，在衬底上沉积最终所需摩尔比需要的所有Cu、In和/或Ga。换言之，例如，为生长Cu0.8In0.8Ga0.2Sex，其中x接近2，现有技术典型地沉积Cu/In/Ga叠层、In/Cu/Ga叠层或Cu-Ga/In叠层，使得叠层的Cu/(In+Ca)摩尔比是0.8且叠层的Ga/(Ga+In)摩尔比是0.2。然后将这种金属叠层在高温下硒化以形成化合物。这种方法伴随的一个问题是这些前体相对厚(500-1500nm)并典型地富含IIIB族组分的In和Ga，它们分别具有约156℃和30℃的低熔点并且它们引起微观尺度的不均匀，正如将在下文所讨论的。
[00011]图2a-2c表明可存在于金属前体层中特别是具有的IB/IIIA摩尔比小于或等于1那些金属前体层中的微观尺度不均匀的问题。图2a示意性地显示了衬底上的具有示例性的总摩尔比Cu/(In+Ga)＝0.8和Ga/(Ga+In)＝0.2的示例性Cu/In/Ga金属叠层。在这种方法中，首先在衬底20上沉积接触膜21，形成基底22。然后在接触膜21上沉积Cu层23。Cu层23的厚度可为例如约200nm。上面提及的Cu厚度和所需摩尔比需要沉积约440nm厚的In层和约80nm厚的Ga层。假设Cu、In和Ga的密度分别为8.96g/cc、7.31g/cc和5.91g/cc且原子量分别为63.54g、114.76g和69.72g进行这些计算。对于硒化的化合物Cu0.8In0.8Ga0.2Se1.9使用5.75g/cc密度值和306.66g摩尔重量，还计算出这个实施例的金属前体将产生约1880nm厚的CIGS层，假设100％密度。对于薄膜太阳能电池应用的CIGS层最佳厚度为500-5000nm，优选700-2000nm，优选较小的厚度因为这降低材料的成本。
[00012]再次参考附图2a，在沉积约200nm厚的Cu层23之后，接着沉积标称440nm厚的In层24和标称80nm厚的Ga层25。在所得金属前体叠层26中Cu层23是光滑和均匀的，然而，In和Ga层表面描绘为非平坦的。虽然这些层的表面形貌强烈取决于所使用的沉积技术，但当以薄膜形式沉积时，特别是如果在彼此的上方沉积时，通常事实上低熔融温度金属例如In和Ga趋于“成球(ball)”。应注意的是，(Ga+In)混合物的熔融温度低于In的熔融温度，In的熔融温度为约156℃。
[00013]图2a的金属前体层26可在总体意义上或宏观尺度上具有所需的Cu/(In+Ga)和Ga/(Ga+In)摩尔比。然而，微观尺度上的情况是完全不同的，如可在图2b中看到的，图2b显示了图2a区域27的放大图。由于在点“A”处和其周围的In层厚度“t1”远大于在点B处和其周围的In层厚度“t2”，在点“A”处和其周围的局部Cu/(In+Ga)比率远小于在点“B”处和其周围的局部Cu/(In+Ga)比率。此外，Ga/(Ga+In)比率在这两个点上也是不同的，即与点A相比点B处更高。应理解的是，在与Se的反应步骤后，金属组分摩尔比的这些微观尺度不均匀主要转移到化合物中，由于变化的Cu/(In+Ga)和Ga/(Ga+In)比率产生具有面内组成变化的CIGS层。在图2c中示意性地显示了这种情形，其描绘了通过图2b的前体叠层与Se反应获得的化合物层29。在图2c中区域R1近似对应于图2b中点A周围的区域，区域R2近似对应于图2b中点B周围的区域。因此，区域R1是富含In区域，而区域R2是富含Cu区域。应注意的是，这些区域间的边界可以不限定为图2c所建议的。如此显示的边界仅用以表明观点。在真实的膜中，甚至这些区域的结晶结构可以是不同的。在硒化后富含Cu的区域可含有Cu硒化物的大的多面晶粒，而富含In或Ga的区域可更光滑且具有较小的晶粒。当在图2c的化合物层29上制造太阳能电池时，含有高导电性Cu硒化物相的富铜区域R2将增加穿过器件的漏泄电流和降低其电压输出，而富含In区域R1将增加其串联电阻。如果它们过度，两者均劣化太阳能电池的效率。因为例如图2a-2c描述的不均匀表面形貌在每个批次间和每块衬底间变化，这种太阳能电池制造过程的重复性同样不良，并且高效大面积器件的制造产量低下。对于最好的太阳能电池效率和高的制造产量，需要具有宏观尺度和微观尺度组成均匀性的化合物层。
[00014]应注意的是，上面给出的实施例解释了在光滑IB族层上沉积不均匀或粗糙IIIA族层时的微观尺度不均匀问题。然而即使当In和Ga层在其刚沉积状态中形貌为光滑时也观察到类似问题。原因是，即使In和Ga的开始形貌是光滑的，在与VIA族材料例如Se的反应步骤期间，加热金属前体到典型地高于350℃的温度。当进行加热步骤时，在与VIA族材料反应前在高于30℃温度下In和Ga开始熔化，并去润湿(de-wet)其所沉积的衬底例如Cu表面。这种去润湿现象形成“球”，所述球引起与图2b中所示类似的粗糙形貌。此外，在叠层中低熔融相(In和/或Ga)的量增加时或者In和/或Ga层厚度增加时，成球变得更为广泛。
[00015]图3a示例性显示了沉积在基底22上的金属前体叠层36，其中基底22包括如图2a中的衬底20和接触膜21，金属前体叠层36包括基本光滑的Cu层33、基本光滑的In层34和基本光滑的Ga层35，这些可通过各种薄膜沉积技术沉积在基底22上，所述沉积技术是例如通过采取一定措施如在沉积期间通过强制冷却保持基底低于室温的蒸发、溅射或电沉积。在该实施例中，在叠层36中的各个Cu、In和Ga层具有平坦的表面形貌。图3b显示了在将前体叠层加热到例如160℃温度后(该温度高于In熔融温度和位于Cu层33上的(Ga+In)组合物的熔融温度)这种前体叠层的形貌。由于本实施例的(Ga+In)组成是20％Ga和80％In，根据In-Ga二元相图，熔融温度为100-120℃。图3b的(In+Ga)层表面形貌非常不均匀，并且如前文参考图2a、2b和2c所述，在使用这些前体制造的化合物层中将引起微观尺度组成不均匀。应注意的是，虽然在图3b的Cu层33和(In+Ga)层36a之间的界面看起来是明显的，但实际上这种界面可根据热处理步骤的温度而扩散。
[00016]在授予Wada等人的美国专利5,567,469中描述了解决微观尺度不均匀问题的一种方法。在该方法中，部分低熔融相或组分例如铟以选自氧化物、硒化物和硫化物的化合物形式引入到前体层中。这些In化合物具有非常高的熔点。因此，当对前体加热以与(一种或多种)VIA族组分进行反应步骤时，由于至少一些In是以高熔点化合物的形式而减少了In的熔融和成球。
[00017]上述的讨论集中于在现有技术的两阶段工艺方法中使用的金属前体层中微观尺度组成不均匀的问题。对于通过低成本电沉积技术获得的金属前体层还发现一个另外的重要问题即附着。尽管就较低成本而言使用电沉积具有吸引力，但在使用现有技术镀覆方法为制造下文将描述的IBIIIAVIA族化合物膜而制备金属IB族和IIIA族元素叠层时，存在其它限制因素。
[00018]Cu、In和Ga具有非常不同的镀覆电势。在水溶液中Cu/Cu2+、In/In3+和Ga/Ga3+金属/离子对的摩尔标准电极电势分别为约+0.337V、-0.342V和-0.52V。这意味着在低的负电压下可镀覆Cu。另一方面对于In沉积，需要较大的负电压。对于Ga沉积需要甚至更大的负电压。因此，为了形成含有Cu、In和Ga的叠层，典型地首先电镀Cu。然后接着进行In的沉积和之后的Ga沉积。否则在电镀一种物类时，在其上进行沉积的另一物类可部分溶解到电解液中。例如，如果电沉积Cu/Ga/In的叠层，在Ga上沉积In时，一些Ga可能溶解到In沉积溶液中。然后这会导致对前体中和在其形成后吸收层中的Cu/(Ga+In)和Ga/(Ga+In)摩尔比的不良控制。类似地，在In层上沉积Cu层可导致在处理期间In从In层进入Cu镀覆电解液中的损失。因此，现有技术方法已经使用按如下顺序电镀的Cu/In/Ga叠层。然而，在硒化后这样的叠层产生对基底或衬底附着差的化合物层。此外，例如参照3a和3b描述的组成微观尺度不均匀性不允许形成适于高效率太阳能电池制备的高品质的IBIIIAVIA族层。应理解的是，具有附着问题的薄膜沉积技术不能可靠地按比例放大用于电子器件特别是期望具有超过20年寿命的太阳能电池的制造。
[00019]简要回顾如上说明，仍然需要开发低成本沉积技术以形成高品质、致密、良好附着的并且具有宏观尺度和微观尺度组成均匀性的IBIIIAVIA族化合物薄膜。
发明概述
[00020]本发明在不同实施方案中有利地提供低成本沉积技术以形成高品质、致密、良好附着的并且具有宏观尺度和微观尺度组成均匀性的IBIIIAVIA化合物半导体薄膜。
[00021]在一个实施方案中，提供在基底上生长IBIIIAVIA族半导体层的方法。该方法包括在基底上沉积成核层和包含IB族材料和至少一种IIIA族材料的前体膜。
[00022]在优选的实施方案中，该方法进一步包括使前体膜与VIA材料反应以生长希望的半导体层的步骤。
[00023]在另一个实施方案中，提供在基底上生长IBIIIAVIA族半导体层的方法。该方法包括在基底上沉积成核层和在该成核层上电镀包含IB族材料和至少一种IIIA族材料的前体膜，并且使电镀的前体膜与VIA族材料反应。
[00024]在又一实施方案中，在沉积前体膜并使其与VIA族材料反应之前首先在基底上沉积籽晶层。
[00025]在多个其它实施方案中，描述了将IBIIIAVIA族化合物太阳能电池单片集成在单一衬底上来制造组件的不同方法
附图简述
[00026]通过下面的本发明具体实施方案的描述并结合附图，本发明这些和其它方面及特征对本领域技术人员将变得明显，其中：
[00027]图1是使用IBIIIAVIA族吸收层的太阳能电池的横截面图。
[00028]图2a显示了现有技术的沉积在基底上的Cu/In/Ga金属前体叠层，其例示了由于“成球”引起的In和Ga层的不均匀的表面形貌。
[00029]图2b显示了图2a中的局部27的较大视图。
[00030]图2c显示了通过将图2b所示的金属前体层与VIA族材料反应获得的具有微观尺度组成不均匀性的现有技术IBIIIAVIA族化合物膜。
[00031]图3a显示了沉积在基底上的Cu/In/Ga金属前体叠层，其例示了以其刚沉积形式的均匀表面形貌；图3b显示了加热到提高的温度后的图3a中的金属前体，其例示了由于IIIA族相的熔融引起的不均匀表面形貌的形成。
[00032]图4显示了Cu-In二元相图。
[00033]图5显示了Cu-Ga二元相图。
[00034]图6显示了本发明优选的工艺顺序。
[00035]图7显示了包含Cu-Ga合金和In层的优选前体叠层。
[00036]图8a显示了具有不平坦表面形貌的第一金属前体亚层。
[00037]图8b显示了在第一金属亚层的不平坦表面上沉积的第二金属亚层，形成平坦表面形貌。
[00038]图9显示了具有平坦表面的总前体层，其包含多孔且粗糙的前体膜以及在其上以平整方式沉积的电镀层。
[00039]图10显示了用于电镀、清洗和退火薄层的装置。
[00040]图11a显示了在基底上沉积的Cu层。
[00041]图11b显示了在基底上沉积的Cu/(含Ga膜)叠层。
[00042]图11c显示了通过使图11b的叠层反应在基底上形成的合金层。
[00043]图12a-12e显示了单片集成方法的步骤。
[00044]图13d-13d显示了在接触层垫之间获得高电阻率的工艺步骤。
[00045]图14a-14c显示了替代性单片集成技术的一些步骤。
[00046]图15a显示了沉积在接触层垫上沉积的籽晶层或成核层。
[00047]图15b显示了沉积在图15a中结构上的前体层。
[00048]图16显示了在接触层垫之间形成的具有高电阻材料的结构。
[00049]图17a和17b显示了前体叠层结构。
[00050]图17c显示了使用图17a和17b的前体结构在接触层垫上形成的化合物层。
[00051]图18a-18e显示了用于单片集成的处理步骤。
详细描述
[00052]通过解决重要的制造能力和产率问题例如微观尺度组成控制和半导体吸收膜对它们的衬底的附着性，本发明克服了现有技术的缺点。本发明还能够低成本地制造薄膜太阳能电池。
[00053]在一个实施方案中，金属前体制备步骤分成至少两个子步骤以提高IB族材料和IIIA族材料之间更加密切的混合和反应，以便通过低熔点IIIA族材料相来减少衬底的去润湿，和减少微观尺度的组成不均匀性。如图6a-6d中所示，这种金属前体制备方法的第一步骤是在基底22上沉积或施加第一层60和第一膜61。所述术语层和膜在这里可互换使用，尽管有时使用不同术语只是为了方便区分措词，并且应如此理解。类似地，在衬底上沉积层在这里也称作在衬底上生长层或将层施加到衬底上。应注意的是，基底22可类似于图3a中所示的基底。没有显示基底22内的层以简化附图，使得可更加清楚地描述本发明。
[00054]再次参考图6a，第一层60包含至少一种IB族材料且第一膜61包含至少一种IIIA族材料。虽然在图6a中所知的是第一层和第一膜的优选沉积顺序，但可能改变该顺序，即首先在基底22上沉积第一膜61和在第一膜61上沉积第一层60。第一层60的优选厚度为10-150nm，更优选50-100nm。第一膜61的优选厚度为20-250nm，更优选100-200nm。图6a中显示的结构在第一处理步骤进行处理以促进第一层60和第一膜61之间的相互混合。所述第一处理步骤可包括结构的加热、微波处理、激光处理等。可在空气、真空、包含例如氢或一氧化碳的还原气氛或基本上惰性气氛中于50-350℃温度范围、优选在80-200℃温度范围内进行处理一段时间，该时间从对于激光处理情形的1秒到对于炉退火情形的30分钟不等。优选进行处理持续5-600秒，更优选持续5-300秒。第一处理步骤导致如图6b中所示的在基底22上的第一相互混合的层62。相互混合的层62包含IBIIIA族固溶体和/或合金，并且与图3B中描绘的层相比具有光滑得多的表面形貌，因为包含低温熔融的IIIA族材料的第一膜61是薄的。使用较薄的IIIA族材料层，表面张力较小且因此成球现象不太严重。
[00055]工艺中的下一步骤是如图6c中所示在第一相互混合层62上沉积第二层63和第二膜64。第二层63包含至少一种IB族材料而第二膜64包含至少一种IIIA族材料。虽然图6c中所示的是第二层和第二膜的优选沉积或施加顺序，但有可能改变该顺序，即在第一相互混合层62上沉积第二膜64和在第二膜64上沉积第二层63。第二层63的优选厚度为10-150nm，更优选50-100nm。第二膜64的优选厚度为20-250nm，更优选100-200nm。在图6c中显示的结构在第二处理步骤进行处理以促进第一混合层62、第二层63和第二膜64之间的相互混合。所述第二处理步骤可包括结构的加热、微波处理、激光处理等。可在空气、真空、还原气氛或在基本上惰性气氛中于50-350℃温度范围、优选在80-200℃温度范围内进行处理一段时间，该时间从对于激光处理情形的1秒到对于炉退火情形的30分钟不等。优选进行处理5-600秒，更优选3-300秒。第二处理步骤导致如图6d中所示的在基底22上的第二相互混合层65。第二相互混合层65包含IBIIIA族固溶体和/或合金，并具有基本平坦的表面形貌和均匀的微观尺度组成.
[00056]应注意的是，上述的沉积和处理步骤可重复几次，优选2-5次，以获得所需厚度和具有微观尺度组成均匀性的组成的金属前体。如果使用更多步骤，可减少各个所沉积或施加的层的厚度，改善表面形貌。在获得IBIIIA族金属前体的所需厚度后，例如图6d中所示，可将该前体与至少一种VIA族材料反应形成具有高密度和良好微观尺度组成均匀性的IBIIIAVIA族化合物层。再次参考图6c，可选地，一旦获得该图中的结构，该结构可与VIA族材料反应而无需进行第二处理步骤。通过这种方式，还可形成具有良好微观尺度组成均匀性的IBIIIAVIA族化合物层。再次参考图6a-6c，本发明优选的实施方案通过将前体沉积过程分为多个步骤并引入相互混合或退火步骤，改善了金属前体的表面形貌和微观尺度组成均匀性。通过这种方式，由于各个相互混合层是薄的，因而它们的不均匀性被最小化。即使在基底上形成的第一相互混合层中具有不均匀性，在第一相互混合层上形成的下一相互混合层将减少这些不均匀性。
[00057]现将使用形成或生长Cu0.8In0.8Ga0.2Se1.9层的实施例描述本发明。
[00058]实施例1：涂覆Mo的玻璃片可用作基底。可在Mo层上沉积100nm厚的Cu层。此后沉积220nm厚的In膜和40nm厚的Ga层。该叠层在80-200℃的温度下退火5-600秒以增强Cu、In和Ga之间的合金化。然后在该合金化层上沉积或施加100nm的Cu、220nm的In和40nm的Ga。通过公知的方法例如在硒化氢气体或硒蒸气中硒化前体以形成Cu0.8In0.8Ga0.2Se1.9化合物。应注意的是，可通过各种其它方式例如在金属前体上沉积Se并加热该重叠层、在含Se气体或液体气氛等中加热衬底5-60分钟来进行硒化。
[00059]实施例2：涂覆Mo的玻璃片可用作基底。可在Mo层上沉积100nm厚的Cu层。此后沉积220nm厚的In膜和40nm厚的Ga层。该叠层在80-200℃的温度下退火5-600秒以增强Cu、In和Ga之间的合金化。然后在该合金化层上沉积或施加100nm的Cu、220nm的In和40nm的Ga。在80-200℃应用第二退火步骤5-600秒以促进金属前体的层之间的进一步合金化。通过公知的方法例如在硒化氢或硒蒸气中硒化如此获得的前体以形成Cu0.8In0.8Ga0.2Se1.9化合物。应注意的是，可通过各种其它方式例如在金属前体上沉积Se并加热该重叠层、在含Se气体或液体气氛等中加热衬底5-60分钟来进行硒化。
[00060]实施例3：使用实施例1或实施例2中的方法，不同之处在于可以在4个步骤中而不是2个步骤中沉积Cu、In和Ga层。因此，每一沉积步骤的Cu、In和Ga层的厚度可分别减少至50nm、110nm和20nm。通过在每一沉积步骤后热处理所述层并持续优选2-300秒的减少的时间(除了实施例1的情形的最后一步)，可获得光滑的和组成均匀的金属前体。该前体的硒化产生组成均匀的、高品质的Cu0.8In0.8Ga0.2Se1.9化合物层。
[00061]在本发明的另一个实施方案中，通过如下进一步改善沉积膜的形貌并进一步提高微观尺度组成的均匀性，即，将金属前体制备步骤分成至少两个子步骤并选择由子步骤沉积的亚层的组成，使得在促进金属组分之间混合和合金化的处理步骤后在基底上先前沉积的亚层不含有显著量的离析IIIA族材料。现在将通过使用图4和5中所示的相图解释该方法。
[00062]图4显示了Cu-In的二元相图(参考：P.R.Subramanian和D.E.Laughlin，Bulletin of Alloy Phase Diagrams，10卷，5期，554页，1989)，包括稳定合金相Cu11In9的位置。可从该图中看出，如果在高于约156℃加热Cu/In比小于11/9(1.22)的膜时，富含In的溶液的液相将从富含Cu的Cu11In9相和/或其它具有约30-37％In的富含Cu的Cu-In合金相中析出。如果Cu/In比大于和等于1.22但小于约1.7(图4中区域A)且温度在156-310℃范围内，在平衡条件下在膜中仅存在固相Cu11In9和相应于约37％In的那些。如果Cu/In比大于约1.7，那么在高达约550℃温度的平衡条件下将仅存在富含Cu的固相。
[00063]类似地，可从图5的Cu-Ga二元相图(参考：M.Hansen，Constitution of Binary Alloys，McGraw Hill，1958，583页)中看出，如果加热到高于30℃，Ga/Cu比大于2的组成将产生富含Ga的液相。在相图的区域B中(约40-67％Ga和直至254℃的温度)仅存在固相。对于小于约40％的Ga含量，即使在高于550℃的高温下也仅存在固相。
[00064]本发明的实施方案通过仔细选择沉积在基底上的亚层的IB/IIIA族摩尔比，即Cu/In、Cu/Ga或Cu/(In+Ga)摩尔比，在工艺的混合/合金化步骤期间使液相析出最小化。通过这种方式，如下面给出的实施例中所描述的，使低熔融相所致的去润湿和成球以及由它们导致的微观尺度组成的不均匀性最小化。
[00065]实施例4：可通过进行下面的步骤在涂覆Mo的玻璃基底上形成CuInSe2层：a)在基底上沉积200nm的Cu，b)在Cu上沉积360nm的In使得Cu/In摩尔比为1.22，c)在156-310℃温度范围内处理叠层优选持续5-600秒的时段以形成基本包含Cu11In9固相的合金化层，d)在该合金化层上沉积80nm的In，和e)硒化前述如此获得的金属前体。应注意的是，在最后的In沉积后，还可在硒化步骤前进行低温退火步骤例如在100-200℃下持续约2-300秒，以提高合金化层和最后In层之间的相互混合。
[00066]实施例5：可改变实施例4的过程，改变的方式为在步骤a)和b)中可沉积甚至更多的Cu(可替代地为较少的In)，使得Cu/In比率大于1.22但在图4的区域A内。在这种情形下，在步骤c)后，合金化层包含Cu11In9固相以及图4中显示的其它固相，具有37％或更少的In含量，直至区域A的左方。在这种情形下，在步骤d)中需要沉积更多的In以补偿合金化层的较高Cu/In比。剩余步骤可类似于实施例4中描述的那些。应注意的是，可通过对应于小于约37％In(区域A的左边)选择Cu和In层的厚度使合金化层中的Cu/In比率变得甚至更高。在这种情形下在处理步骤C)期间可使用高很多的温度范围(一直到约600℃)而不形成液相引起去润湿和成球。
[00067]实施例6：可通过进行下面的步骤在涂覆Mo的玻璃基底上形成CuInSe2层：a)在基底上沉积100nm的Cu，b)沉积180nm的In使得Cu/In摩尔比为1.22，c)在156-310℃温度范围内处理叠层优选持续2-300秒以形成基本包含Cu11In9固相的合金化层，d)重复步骤a)、b)和c)，然后e)沉积80nm的I n，和f)硒化前述如此获得的金属前体。应注意的是，在最后的In沉积步骤后，还可在硒化步骤前进行低温退火步骤例如在100-200℃下持续约2-300秒，以提高合金化层和最后In层之间的相互混合。
[00068]实施例7：除了在步骤a)、b)和d)中调整Cu和In膜的厚度以产生大于1.22的Cu/In摩尔比和在步骤e)中调整In层厚度以产生为1的总Cu/In比，可在涂覆Mo的玻璃基底上通过进行实施例6的步骤形成CuInSe2层。在这种情形下，在处理步骤c)中可使用至多约600℃的较高温度并保持2-10秒的甚至更短时间段，特别是如果合金化层中总In含量低于约37％时。
[00069]实施例8：可通过进行下面步骤在涂覆Mo的玻璃基底上形成CuGaSe2层：a)在基底上沉积200nm的Cu，b)沉积264nm的Ga使得Cu/Ga摩尔比约为1.5，c)在30-600℃温度范围内处理叠层优选持续5-600秒以形成基本包含富含Cu的固相并具有图5中区域B左边组成的合金化层，d)在合金化层上沉积约66nm的Ga以使总Cu/Ga比约为1，和e)硒化前述如此获得的金属前体。应注意的是，在最后的Ga沉积步骤后，还可在硒化步骤前进行低温(优选＜254℃)退火持续短暂的时间例如2-300秒，以提高合金化层和最后Ga层之间的相互混合。
[00070]上面的实施例4-8描述了关于CuInSe2和CuGaSe2膜生长的本发明实施方案。本领域技术人员可认识到的是，可使用相同的方法用于具有变化组成的Cu(In，Ga)Se2或Cu(In，Ga)(SSe)2层的生长并且通常用于许多不同IBIIIAVIA族化合物层的生长。将在下面实施例中描述的一个具体实施方案包括沉积在第一处理步骤后产生没有低熔融相的合金组成的含有Cu和In的层，以及在第二处理步骤后产生没有低熔融相的合金组成的含有Cu和Ga的层。当在彼此上方形成时，这两个层形成在宏观和微观尺度上均具有所需组成的总的金属前体膜。
[00071]实施例9：可通过实施下面的步骤在涂覆Mo的基底上形成Cu(In0.69Ga0.31)Sek层，其中k接近2：a)在Mo表面上沉积Cu层，b)在Cu层上沉积In层使得Cu/In摩尔比约为1.22，c)在提高的温度、优选在156-310℃温度范围内处理叠层持续5-600秒以形成基本包含Cu11In9固相的第一合金化层，d)在合金化层上沉积Cu层，e)在Cu层上沉积Ga层使得Cu/Ga比约为0.5，f)在提高的温度、优选在30-254℃温度范围内处理叠层5-600秒以形成基本包含CuGa2固相的第二合金化层，g)硒化如此获得的金属前体。应注意的是，可调节步骤a)、b)、d)和e)中沉积的Cu、In和Ga厚度以调节总的化学计量或组成。如果选择步骤a)的Cu厚度、步骤b)的In厚度、步骤d)的Cu厚度和步骤e)的Ga厚度以产生1摩尔Cu11In9和2摩尔CuGa2，金属前体的总组成将是Cu11In9Cu2Ga4，其相当于Cu13In9Ga4或CuIn0.69Ga0.31。当硒化时，这提供Cu/(In+Ga)比为1且Ga/(Ga+In)比为0.31的化合物层。这对于高效率太阳能电池制造是希望的组成。在工艺顺序中可省略处理步骤f)。也可变化沉积顺序。例如首先进行步骤d)、e)和f)。然后接此进行步骤a)、b)和可选的c)。然后在步骤g)中硒化总的前体。可通过首先沉积In随后沉积Cu和/或首先Ga随后沉积Cu等进一步调整沉积顺序。该实施例中描述的方法就利用两种合金组成(一种是Cu-In合金(Cu11In9)而一种是Cu-Ga合金(CuGa2))而言是独特的，所述两种合金组成是一直到约254℃也不熔融的稳定固相，因此产生能与VIA族材料反应形成均匀IBIIIAVIA族化合物层的形貌和组成均匀的金属前体。在这方面，可通过任何技术例如溅射、蒸发、电镀等形成具有上述示例性摩尔比的CuGa2/Cu11In9叠层或Cu11In9/CuGa2叠层，然后暴露在Se和/或S下以形成良好品质的化合物层。应注意的是，并不期望叠层的Cu11In9和CuGa2层之间的界面非常明显，即期望在处理期间在两种合金相之间的界面处发生一定程度的反应和相互混合。
[00072]本发明的IB族和IIIA族材料可通过各种薄膜沉积技术例如溅射、蒸发或湿法化学(wet electroless)沉积法进行沉积。对于实施本发明教导的一个优选方法是低成本的电沉积技术，当根据本发明教导使用该技术时，提供除了已经描述过的经济益处之外的技术益术。
[00073]对于Cu(In，Ga)Se2膜生长情形，Cu、In和Ga层以可控厚度进行电沉积，并使用炉退火、激光、微波或RTP(快速热处理)进行该过程的合金化或相互混合步骤。下面将给出实施例以表明对于生长具有示例性Cu0.8In0.8Ga0.2Se1.9组成的Cu(In，Ga)Se2膜的电沉积的使用。
[00074]实施例10：涂覆Mo的衬底可用作基底。可在Mo层上电沉积约100nm厚的Cu层。然后接此电沉积约220nm厚的In膜和标称40nm厚的Ga层。该叠层在80-200℃温度下退火优选持续5-600秒以提高Cu、In和Ga之间的合金化。在合金化层上，然后电沉积100nm的Cu、220nm的In和40nm的Ga。通过公知的方法例如在硒化氢气体或硒蒸气中硒化前体5分钟至60分钟以形成Cu0.8In0.8Ga0.2Se1.9化合物。应注意的是，可通过各种其它方式例如在金属前体上沉积Se并加热叠层、在含Se气体或液体气氛中加热衬底等进行该硒化。
[00075]实施例11：涂覆Mo的衬底可用作衬底。可在Mo层上电沉积约100nm厚的Cu层。然后接此电沉积约220nm厚的In膜和标称40nm厚的Ga层。该叠层在80-200℃的温度下退火优选持续2-300秒以提高Cu、In和Ga之间的合金化。在合金化层上，然后电沉积标称100nm的Cu、标称220nm的In和约40nm的Ga。在80-200℃下应用第二退火步骤优选持续2-300秒以促进金属前体层之间的进一步合金化。然后通过公知的方法例如在硒化氢或硒蒸气中对如此获得的前体进行硒化5分钟至60分钟的时间段以形成Cu0.8In0.8Ga0.2Se1.9化合物。应注意的是，可通过各种其它方式例如在金属前体上沉积Se并加热叠层、在含Se气体或液体气氛中加热衬底等进行该硒化。
[00076]本发明具有独特的能力，允许高效使用低成本的电沉积技术用于金属组分Cu、In和Ga的沉积。通常，Cu、In和Ga具有非常不同的镀覆电势。因此为了形成含有Cu、In和Ga的金属前体叠层，首先典型地电镀Cu层。接着沉积所有必要的In和然后所有必要的Ga。否则，在电镀一种物类时，在其上进行沉积的其它物类可部分溶解到电解液中使得组成控制非常差。
[00077]在本发明的实施方案中，首先在基底上电沉积Cu和至少一种IIIA族组分。然后使用处理步骤来促进至少一种IBIIIA族合金和/或固溶体的合金化和形成。使IBIIIA族合金和/或固溶体内IIIA族材料的镀覆电势发生偏移，并且还减少在IBIIIA族合金和/或固溶体膜表面上的IIIA族材料的量。这些因素均允许进行接下来的叠层的有效电沉积而基本上不使IIIA族材料释放进入下一步骤的镀覆溶液中。例如，可如下在基底上形成前体层。首先在基底上电沉积Cu层。接着电沉积Ga层。例如热处理的处理步骤形成合金化的Cu-Ga层。在Cu-Ga层上电沉积In层。通过在Cu-Ga合金组合物或固溶体中使Ga扩散到Cu层中从而使Ga和Cu化学结合，在合金中Ga的电极电势与纯Ga电极电势相比发生偏移，因此获得在Cu-Ga合金上的In电沉积而没有Ga大量损失进入镀In溶液中。此外，在Cu-Ga合金或固溶体层表面的Ga含量远小于在基底上初始电镀的Cu/Ga叠层表面上的Ga含量。因此，通过使用本发明的合金化步骤，由于在In沉积步骤期间的可能去除，该表面上可获得的Ga含量显著减少。本发明过程的另一益处是在合金化期间Ga扩散到Cu中和/或Cu扩散到Ga中。该结果是，使Ga接近于金属前体膜和基底的界面而不会危及组成控制。使Ga接近基底改善了在硒化和/或硫化反应步骤后IBIIIAVIA族化合物层对基底的附着性。对于包括所有Cu-In合金和Cu-Ga合金的通过本发明步骤获得的所有合金化层可获得该结论。
[00078]也可通过将Cu-Ga混合或合金层直接镀覆到基底上来获得对衬底的改良附着性。在本发明优选的实施方案中，如图7所示从适宜的电解液将Cu-Ga合金层25电沉积到导体22上。衬底23可以是刚性或柔性的导体或绝缘材料例如金属或玻璃片或者金属或绝缘箔。金属箔包括Ti、不锈钢或Mo箔片。绝缘箔包括由高温材料和聚合物例如聚酰亚胺和云母制得的那些。导体22包含在其完全形成后与吸收层具有良好欧姆接触的材料。这些欧姆接触材料包括Ti、Mo、W、Ta和它们的氮化物。Cu-Ga合金层25可含有5-50原子％Ga，优选10-30原子％Ga。Cu-Ga合金层25的厚度可为100-500nm。可以使用含有Ga和Cu离子的甘油基电解液进行电沉积。镓和Cu离子源可以是在弱酸例如柠檬酸或酒石酸帮助下溶解到甘油溶液中的金属盐例如铜和镓的氯化物。可在室温或在保持5-15℃的冷却电解液中进行电沉积。镀覆电流密度可为0.5-40mA/cm2，优选1-20mA/cm2。电解液中镓与Cu之比可在0.5-5范围内变化以控制沉积膜中的Ga/Cu比。沉积层可含有至少一种合金物质例如Cu9Ga4、Cu3Ga2和CuGa2。在一个优选实施方案中，Cu-Ga层包含可由化学式Cu(1-x)Gax(其中x小于或等于约0.20)表示的固溶体。在该固溶体组成中镓与Cu紧密结合，这改善了本发明公开的工艺的稳定性和可重复性。Cu-Ga合金层不含有大量游离Ga相是重要的。为了避免这种情形，在基底24上沉积Cu-Ga层后(图7)，该结构可退火适当的时间段以确保Cu和Ga的完全合金化。例如，在基底上电沉积Cu-Ga层后，“基底/Cu-Ga层”结构可在50-500℃、优选100-200℃温度范围内退火1秒-15分钟、优选5秒-1分钟。可在空气、真空、惰性气体或还原气氛中使用炉、烘箱或快速热退火系统进行退火。也可使用激光退火或微波退火。在激光退火中，将Cu-Ga层暴露在例如CO2激光、YAG激光或Ar激光的大面积激光束下保持短的时间段例如几秒以促进合金化。
[00079]在退火后，完全形成Cu-Ga合金层25，并在Cu-Ga合金层25上电镀In层26。可使用完善确立的电解液例如商购自IndiumCorporation of America的氨基磺酸In电解液进行铟的镀覆。对于该过程镀覆电流密度可以为10-100mA/cm2，优选20-50mA/cm2。取决于Cu-Ga合金层的厚度和所需Cu/(In+Ga)和Ga/(Ga+In)摩尔比，In层的厚度可以为200-1000nm。一旦获得图7的结构，它可以与VIA族材料反应形成如前所述的化合物层。
[00080]再次提及微观尺度不均匀性的问题，形成包括至少一种IB族材料的第一金属前体亚层并且然后以对全部金属前体提供基本上平坦表面形貌的方式在第一亚层上沉积富含第二金属IIIA族的前体亚层具有某些益处。图8A显示了在包括衬底80和接触膜81的基底82上形成的示例性的第一金属前体亚层83。第一金属前体亚层具有包括厚区域84和薄区域85的表面形貌。如参考图2b的在前描述，可由去润湿或成球现象导致这种不均匀表面，当特别是在包含至少一种I B族组材料的膜上沉积富含IIIA族的膜时，或者如图3b中看到的，这种表面可通过包含IB族和IIIA族材料的金属前体的热处理形成。亚层83可由较早描述的图7的Cu-Ga层的退火形成。亚层的平均厚度可以为200-2000nm，并且厚度的局部变化可以大到平均厚度的+/-70％。例如，具有600nm平均厚度的示例性亚层可具有薄至180nm的薄区域和厚至1020nm的厚区域。无论何种起因，这种不均匀性对于前体膜和使用它们获得的化合物层的微观尺度组成均匀性是不利的。此外，如在前讨论的，厚区域84相比于薄区域85通常更富含低熔融的IIIA族材料。为克服该问题，图8b证明了以均平表面形貌的方式在第一亚层上83上沉积第二金属的富含IIIA族的前体亚层86的工艺步骤。以这种方式，在第一亚层83的薄区域85上沉积较厚的富含IIIA族的层，并且在第一亚层83的厚区域84上沉积较薄的富含IIIA族的层。如果所述薄和厚区域分别缺乏或富含IIIA族材料，则可看出相对平坦的富含IIIA族的层86补偿了微观尺度组成的不均匀性并且产生能与VIA族材料反应形成高品质IBIIIAVIA族化合物层的组成上和结构上更为均匀的前体叠层87。
[00081]电沉积和化学沉积技术是湿法处理方法，它们具有独特性质以实施上面公开的本发明。可配制用于上述技术的溶液或电解液以便在粗糙的表面上获得“均平(leveled)”沉积物。在这些电解液中可利用各种有机和无机添加剂以增强衬底上的凹谷或低表面中的沉积同时抑制在峰或高点处的沉积。因此，如果在例如图8a的第一金属亚层83上电镀富含IIIA族的亚层，镀覆将在薄区域85上得到增强而在厚区域84上得到抑制，产生富含金属IIIA族的亚层86，该亚层具有与图8b中所示非常相似的表面轮廓。在电解液或溶液中可使用许多不同类型的添加剂以获得上述均平效果。这些包括加速剂、抑制剂、均平剂(leveler)、表面活性剂等，包括化学品例如硫脲、聚乙二醇、聚醚硫化物、巯基化合物、香豆素、芳族磺酰胺、糖精(saccarin)、磺丙基二硫化二钠(bis-sodium sulfopropyl disulfides)、具有胺或酰胺官能团的高分子量聚合物等。在电镀溶液中使用这些添加剂时，小至10-100nm或甚至更小宽度的凹谷可优先被电镀材料例如富含IIIA族的亚层所填充和均平。
[00082]应注意的是，在先前制备的基本为金属的前体层上电镀或化学镀富含IIIA族的表面膜具有如下益处：i)覆盖并调整可含有过量IB族材料的任何区域的组成，该区域在IBIIIAVIA族层和太阳能电池器件形成后会导致分流和器件性能的下降，ii)在与VIA族材料反应后平坦化全部前体层和化合物膜的表面形貌使得通过沉积的CdS层或其它接头形成材料可形成较好品质的接头，iii)全部前体层的表面层的致密化使得化合物形成后使用这些化合物层可制造较好的接头。这些益处也适用于与通过其它技术沉积的前体层的固定问题。在这种情形下，在先前形成的前体层上施加富含IIIA族层的电沉积步骤被认为是改善表面形貌、增加密度和改善微观尺度组成均匀性的表面处理步骤。
[00083]例如，图9显示了可通过纳米颗粒沉积方法例如含Cu或Cu-In或Cu-Ga或Cu-In-Ga的纳米颗粒墨水的喷涂或刮涂(doctor-blading)在基底92上形成的金属前体层93。在这种情况中的纳米颗粒尺寸可＜200nm，并且它们可在公知的有机表面活性剂和分散剂辅助下分散在溶剂例如水、醇类或乙二醇中以形成墨水。粒状前体层93可以为其刚沉积的形式或者其可进行处理步骤例如在提高的温度如100-400℃下进行退火步骤，以便使纳米颗粒相互之间和纳米颗粒与基体92的接触膜91之间至少部分熔合。作为替代，粒状前体层93通常可以是由任何方法制备的具有差的表面形貌和/或差的微观尺度组成不均匀性的任何基本为金属的前体层。例如可通过如下方法获得前体层：在基底上首先沉积包含Cu、In和Ga氧化物颗粒的墨水以形成氧化物膜，然后还原该氧化物膜以获得基本上为金属的膜，该膜例如含有大于90摩尔％的包含Cu、In和Ga的金属组分。从该图中可看出，由于纳米颗粒的粒状特性或用于形成前体层的热处理或还原步骤，粒状前体层93的顶面是粗糙的。表面处或接近表面处具有许多尺寸可以是微米或亚微米的缝隙。例如，前体层可具有200-2000nm的厚度，并且其表面粗糙度可在50-500nm数量级。在前体层93的粗糙表面上电沉积富含IIIA族的层94以形成具有基本上不粗糙和没有孔隙的表面95的总的前体层96。例如表面95可具有5-10nm数量级的粗糙度。获得该粗糙度的原因是镀覆溶液能够进入最小的孔穴或孔隙并然后将其填充，如关于图8b所描述。前体层93可以是富含Cu的，即Cu/In、或Cu/Ga或Cu/(In+Ga)比＞1。在这种情形下，富含IIIA族的层94可包含In和/或Ga，并且可从含有均平或缝隙填充添加剂的电解液镀覆出来。富含IIIA族的层也可包含多个层例如In和Ga层。调整富含IIIA族的层厚度以产生总前体层96的总的所需化学计量或组成。作为替代，前体层93可具有1或＜1的Cu/In或Cu/Ga或Cu/(In+Ga)比。在这种情形下，需要较薄的富含IIIA族的层。前体层93也可基本上由Cu颗粒制成。在这种情形下，在该粗糙和多孔Cu层上电沉积In和/或Ga将总组成调整到所需的Cu/In、Cu/Ga或Cu/(In+Ga)比，并同时填充孔隙并均平全部前体层的表面以便在与至少一种VIA族材料反应后形成高品质化合物膜。
[00084]图10中显示了用于本发明上述处理步骤的电沉积步骤的装置40的示意图。将以Cu-Ga和In的电沉积为例描述该装置。本领域技术人员清楚，图10装置的一般性设计可用于实施本发明的所有电镀相关的实施方案。图10中装置40是包括多个工段的生产线内(in-line)系统。装置40对柔性箔片或刚性片形式的衬底40a进行处理。在预先涂覆在衬底40a一个面上的导体41上进行沉积。首先在Cu-Ga电镀工段42a中在导体41上沉积Cu-Ga层。铜-Ga电镀工段42a包含电镀槽45，该电镀槽具有通过入口50接收电镀溶液并通过开口51将其输送电镀溶液到导体41表面上的套盒(enclosure)52。电镀溶液以箭头48所示的方向流动。在由绝缘材料例如聚丙烯制成的套盒52中放入阳极47。阳极47可由惰性材料例如Pt或涂覆Pt的Ti制成，或者其可以是Cu或Cu-Ga合金阳极。阳极47可在其内具有孔隙或孔洞以允许镀覆溶液流过。提供电接触46以软接触导体41的表面。应注意的是，如果以生产线内方式进行该过程，在沉积Cu-Ga层时衬底40a在“P”方向连续移动。因此，在电镀前当第一接触件46a接触导体41的表面时，第二接触件46b接触刚通过开口51沉积在导体41上的Cu-Ga层表面。在这种方面，应通过使用轻微接触、弹簧加载或辊型接触来避免第二接触件46b对Cu-Ga表面的划伤。还有可能只使用一组接触件(第一接触件46a)，取消第二接触件46b。虽然在图4中示意性地显示了两个接触件，应理解的是可使用任意数目的接触件只要它们在由开口51限定的区域之外。如果衬底40a是导电的，那么可在背表面40b上制造电接触件，从而消除任何有关划伤沉积层的顾虑。
[00085]在电沉积期间，在接触件46和阳极47之间施加电压以使该接触件并因此使衬底的导电表面为阴极性。这引起在衬底导电表面上发生沉积。镀覆溶液通过开口51直接导向导体41的表面上，然后流向套盒52外部从而被收集、再供应(refurbished)和再次循环。开口51可以是接近矩形的狭缝形式。使用的镀覆电流密度、方向P上的狭缝宽度、和使用的衬底移动速度决定了经过开口51上方的衬底的一部分上获得的Cu-Ga层厚度。狭缝的长度(在垂直于P的方向)决定了多大的衬底被处理以及装置40的产量多大。开口51或狭缝的宽度可以为1-10cm，而其长度可以为30-120cm。
[00086]当导体41的表面涂覆Cu-Ga层时，其移动到漂洗/干燥工段43，在该工段漂洗Cu-Ga层表面并除去任何化学残留物。在漂洗后，通过在表面上吹空气或氮干燥表面。在漂洗和干燥后，已涂覆有Cu-Ga的表面部分移到退火工段44中。如前描述，退火工段44的使用是可选的，但对于确保良好的组成控制是优选的。如果在Cu-Ga电镀工段42a中进行的电沉积步骤产生完全合金化的Cu-Ga层，则可以无需退火工段44。在退火工段44中，新沉积的Cu-Ga层暴露在由热源55产生的热中。如前面所描述，热源55可以是电阻加热元件、加热灯组(bank)、激光束等。在退火工段44退火Cu-Ga层以确保Cu和Ga之间的充分合金化和Cu-Ga合金层的形成。一旦在导体41表面上形成Cu-Ga合金层，它移动到In电镀工段42b用于In层的沉积以获得例如图7或8b所示一种的前体结构。In电镀工段可与Cu-Ga电镀工段非常相似，因此在图10中没有显示其细节。在这种情形下，阳极可以是惰性阳极或In阳极。对开口宽度和镀覆电流密度进行选择以产生所需的In层厚度和所需的总Cu/(In+Ga)和Ga/(Ga+In)比率。由于图10中装置40的优选操作方式是“生产线内”，在方向P上的衬底40a的速度对于以串行方式进行的所有步骤是相同的。因此可通过在每个处理工段中使用的镀覆电流密度对各个电镀层的厚度进行控制。应理解的是，也可在设备的不同部分中进行本发明的各个阶段。例如，可以在一个装置中进行Cu-Ga电镀和退火，并且可以在不同的装置中进行In电镀。虽然图10中显示了4个处理工段，但可添加多个处理工段到图10的装置中。例如，可使用多个Cu-Ga电镀工段和In电镀工段、和退火工段以提高产量。为了实施通过图6a-6d描述的发明，可将两个或更多个图10中显示的单元串连加入。甚至可在末端添加硒化/硫化工段以使新沉积的Cu-Ga/In前体叠层与VIA族材料反应形成将稍后描述的化合物层。
[00087]在本发明另一个优选的实施方案中，通过使Cu层与含Ga层反应形成Cu-Ga合金层。图11a显示了涂覆有Cu层300的基底240。优选通过电沉积在导体220上沉积Cu层300，尽管也可使用其它公知的薄膜沉积技术。在Cu层300沉积后，如图11b所示在Cu层300上沉积含Ga层310。该含Ga层优选是Ga层但也可包含Ga-In合金。含Ga层优选使用电镀进行沉积，尽管也可使用其它膜沉积技术。由于Ga和Ga-In合金在＜156℃的低温熔融，也可利用例如熔体喷涂或浸渍的技术用于这些材料的沉积。在浸渍技术中，将衬底浸入可以是Ga熔体或者Ga和In熔体的熔体中然后从其中取出。在这种情形下，在熔体中也可包括少量Cu(1-10％)以避免Cu从电沉积的Cu层300浸出进入熔体中。一旦形成如图11b中所示Cu层300和含Ga层310的叠层，该叠层如前描述进行退火以形成如图11c中所示的Cu-Ga合金层320。如果含Ga层310含有In，则所述Cu-Ga合含层还可含有一些单质In形式的、或Cu-In合金形式的或In-Ga合金形式的In。在含Ga层中的In原子％优选为0-20％。因此，含Ga层的熔点优选低于30℃。在退火步骤和Cu-Ga合金层320形成后，在所述Cu-Ga层上优选通过电沉积法沉积In层，以获得与图7中相似的结构。使用低成本、大面积沉积方法的本发明优选工艺流程是：a)在基底上电沉积Cu层，b)在Cu层上电沉积Ga层，c)Cu/Ga叠层退火以形成Cu-Ga合金层，和d)在Cu-Ga合金层上电沉积In层以形成如图7中所示的前体层。可容易地配置图10的装置以实施这些处理步骤。具有均平能力的由电解液的In电沉积解决了上文关于图8a和8b描述的可存在于Cu-Ga合金层中的任何粗糙和微观尺度组成不均匀性的问题。
[00088]可通过各种方式实现金属前体与VIA族材料的反应。在一个实施方案中，将前体层在提高的温度下暴露于VIA族蒸气中。这些技术在本领域中是公知的并且它们包括在由例如固体Se、固体S、固体Te、H2Se气体、H2S气体等的源提供的Se蒸气、S蒸气和Te蒸气中至少一种的存在下加热前体层到350-600℃的温度范围持续5分钟-1小时。在另一个实施方案中，在前体层上沉积一层或多层VIA族材料，然后在炉中或在快速热退火炉等中加热叠层。可以在前体层上蒸发、溅射或镀覆VIA族材料。作为替代，可制备包含VIA族纳米颗粒的墨水，可将这些墨水沉积在前体层上以形成包含VIA族纳米颗粒的VIA族材料层。可使用浸渍、喷涂、刮涂或墨水印写(ink writing)技术来沉积这种层。取决于温度，可在提高的温度下进行反应持续1-30分钟。反应的结果是，由前体形成IBIIIAVIA族化合物。应注意的是，可向图10的装置中添加反应室以在生产线(in-line)中进行整个过程。
[00089]可用具有前述均平添加剂的溶液实施涉及电沉积和/或化学沉积技术的本发明的所有实施方案。存在可用于有效均平通过化学或电沉积含Cu和/或In和/或Ga的层获得的沉积物的其它特征。这些方法之一是使用粘性电解液。在这种情形中，使用添加剂例如可得自Rohm and Haas的增稠剂来提高电解液的粘度。这些溶液或电解液具有的粘度是水的至少1.10倍。还可通过将温度降低到低于20℃来进一步调整这些电解液的粘度。降低镀覆溶液的温度还使Ga熔融且导致微观尺度不均匀性的机会最小化。有效均平本发明的包含Cu、和/或In、和/或Ga的沉积层的另一方法是使用刷子，该刷子刷拭沉积膜的表面。所述刷子可以是可安装在图10中所示装置或可使用的任何其它装置的喷嘴处的软布、有绒毛的聚酯或聚丙烯(polypro)片等。在刷镀中沉积膜表面上的扩散层被最小化，这是由于刷子的拂扫作用从而沉积速率增加。另外，取决于所选择的刷子的硬度，可以磨光并高度均平沉积膜的表面，从而可获得有光泽的膜。通过刷镀沉积含Ga或Ga-In的层优选将电解液温度降至低于20℃、优选低于15℃以避免低熔融组合物例如具有约15％In的In-Ga低共熔组合物(具有约15℃的熔点)的任何熔化和涂污。尤其对于Cu-Ga、Cu-In和In-Ga合金或混合膜的沉积，当沉积物质的沉积电势互不相同时，使用刷镀和/或粘性或凝胶电解液、和/或低温处理改善沉积材料的组成控制。还可使用声波或兆赫超声波在电解液中进行搅拌用以在化学沉积或电沉积期间的有效物质传递。
[00090]在前述段落中，我们描述了通过两步或多步工艺生长的Cu(In，Ga)(S，Se)2薄膜中可形成的微观尺度不均匀性的多种解决办法。在这种不均性的形成中起重要作用的一个其它因素是欧姆接触材料和沉积在其上的前体层之间差的附着性。例如，在图1的太阳能电池结构中最常使用的欧姆接触材料是Mo。当将金属的(例如Cu和/或In和/或Ga)或主要是金属的前体层沉积在Mo膜上时附着性通常是不良的，这是因为在Mo和/或Mo的惰性物(inertness)上存在氧化物层。差的附着性加剧了前面所述的去润湿和成球问题。该问题可通过在接触层(即图1中的导电层13)上沉积允许较好成核且因此允许较好附着性的成核膜得以解决。成核层包括铑、钌、钯和锇。例如，铜在Ru层上成核比在Mo、Ti或Ta层上成核好很多。特别是对于湿法沉积即电镀或化学镀的铜，对基底的附着性可通过使用成核层得到极大提高。因此，在加工器件结构时首先在衬底上沉积接触层例如Mo。然后沉积成核层例如Ru。而后接着沉积包含Cu和/或In和/或Ga以及可选的Se的前体层。之后进行反应以便形成Cu(In，Ga)(S，Se)2化合物层。所述成核层可具有1-20nm、优选2-6nm的厚度并且其尤其可通过例如化学沉积、电镀、原子层沉积、CVD、MOCVD和PVD的技术进行沉积。为降低费用优选薄成核层。
[00091]对于通过湿法例如电镀或化学镀沉积前体膜的情形，籽晶层可用于替代成核层或在成核层的顶部。例如，如果在接触层例如Mo层上电镀或化学镀Cu/In/Ga叠层或Cu-Ga/In叠层，可首先在Mo层或Mo/成核层叠层上沉积籽晶层。该籽晶层然后充当附着/成核层，在该层上电镀的金属良好结合。籽晶层可以是Cu层或包含Cu的层。例如，溅射、CVD沉积或ALD沉积的厚度为2-100nm的Cu膜充当有效的籽晶层，在该籽晶层上可沉积具有良好附着性和形貌的包含Cu、In和Ga中的至少一种的前体。上述籽晶层还改善通过电沉积以外的技术沉积的Cu(In，Ga)(S，Se)2层的附着性和均匀性。
[00092]一种特别适于改善附着性并且减小或消除由去润湿或成球作用引起的不均匀性的独特类型的籽晶层是包含聚合物材料的籽晶层。在该方法中，将导电籽晶层材料例如Cu与小百分比的聚合物材料一起沉积在接触材料例如Mo上。聚合物的百分比可以小于1体积％、优选小于0.1体积％。获得这些膜或涂层的一个方法是产生具有2-20nm厚度的均匀导电涂层的电接枝(electrografting)。电接枝层中的导电材料可选自许多金属。然而，对于本申请，该导电材料可选自与Cu(In，Ga)(S，Se)2化合物相容的组，例如Cu、In、Ga、Te、Se、Co、Mo、Ni、C、Ru、Pd等。优选的导电材料是Cu。电接枝常用于在导电衬底上沉积聚合物材料或者将导电颗粒和聚合物材料一起沉积(见例如美国专利6,375,821)。可通过将铜离子包含到电接枝溶液中来获得具有＜0.1％聚合物含量的连续铜层。使用阴极沉积时，铜则与聚合物一起沉积在接触层上，形成对接触层例如Mo层具有极好附着性的薄籽晶层。当将包含Cu的前体电沉积或化学沉积在该籽晶层上时，附着性和润湿也是良好的。在进行高温退火或反应时聚合物材料可解吸附或脱离材料，或者其可以保留在接触层界面。这并不妨碍太阳能电池的效率，因为接触界面远离器件的活性接头，该活性接头接近Cu(In，Ga)(S，Se)2/透明层界面。
[00093]可使用本领域公知的材料和方法在本发明的化合物层上制造太阳能电池。例如可使用化学浸渍法在所述化合物层的表面沉积薄(＜0.1微米)CdS层。可使用MOCVD或溅射技术在CdS层上沉积ZnO的透明窗口。任选在ZnO上沉积金属指形图案以完成太阳能电池。
[00094]一旦制得太阳能电池，将它们互相连接以制造具有所需电压和电流额定值的组件。可以使用线或带从外部来进行互相连接将一个太阳能电池的负极端与下一个的正极端连接以提高电压输出(串联)和/或将相同端互相连接以提高电流输出(并联)。作为替代方案，在薄膜太阳能电池中可使用单片集成方法来制造组件结构。图12a-12E显示了单片集成技术。图12a显示了包含衬底400和接触层401或传导层的基底。所述衬底400是绝缘的或者其包含绝缘部分例如在其沉积接触层的顶面的绝缘层。如上所述，接触层形成与制成器件的欧姆接触。然后使用蚀刻、激光划线、机械划线等对接触层401进行划线，形成将接触层垫401a分隔的分隔间隙或划线402(见图12b)。在接触层垫401a上沉积Cu(In，Ga)(S，Se)2化合物层403(图12c)并且然后再次划线在化合物层403内形成开口404，从而形成如图12d中所示的化合物层岛状物403a。在化合物层岛状物403a上沉积透明层405例如ZnO层或CdS/ZnO叠层并且通过开口404与接触层垫401a建立物理和电接触。在图12e中显示了最后步骤，其包括在透明层405内形成切口406，从而形成透明层条带405a。切口406可延伸入和甚至穿过化合物层岛状物403a。图12的集成方案将各电池的正极端(接触层垫401a)与邻近电池的负极端(透明层条带405a)互相连接。以这种方式实现串联和电压增加。
[00095]图12e的集成结构具有穿过接触层垫401a间划线402的泄漏通道。这是因为划线402所限定的间隙填充有根据其组成特别是Cu/(In+Ga)比率而具有高或低电阻率的Cu(In，Ga)(S，Se)2化合物。其结果是，在Cu/(In+Ga)比率增加时，化合物的电阻率降低并且接触层垫之间的泄漏增加，从而降低器件效率。
[00096]为解决该问题，可如图13a中所示在接触层垫401a之间沉积反应性材料层500。然后在该结构上形成Cu(In，Ga)(S，Se)2化合物层。在所述化合物形成后获得结构501(见图13b)，其中化合物层403的区段503与该化合物层的区段502相比具有更高的电阻率，这是由于反应性材料层500与在区段503中的化合物反应/相互混合。以这种方式，调整活性太阳能电池区段502的电阻率用以最佳的太阳能电池效率，并且将区段503的电阻率调高例如高于约1000欧姆-cm、优选高于10000欧姆-cm，以使泄漏电流最小化。反应性材料层500在与Cu、In、Ga、Se和/或S反应和相互混合时形成较高电阻率化合物层。反应性材料层的例子是包含In和/或Ga和/或Al的层。该反应性材料层可包含以其单质或合金形式的IIIA族材料或者其可包含IIIA族材料的氧化物、硫化物、碲化物或硒化物。例如，反应性材料层可包含金属In、金属Ga、Ga-In合金、In-氧化物、Ga-氧化物、Ga-In-氧化物、In-硒化物、Ga-硒化物、IIIA族-硫化物等。应注意的是，反应性材料层500在其刚沉积形式中可以是高导电性的。然而，其必须是反应性的，例如其必须是可硒化或可硫化的，并且在反应后其必须在接触层垫401a之间形成高电阻率区域。如果IIIA族材料层例如Ga层、In层或Ga-In层用作反应性材料层500且然后在其上形成具有预定Cu/(In+Ga)比值的Cu(In，Ga)(S，Se)2层，则在反应和化合物膜形成后，区段502中的Cu/(Ga+In)比可基本等于预定值，而该比例将比区段503中的低，这是由于在这些区段中存在另外量的IIIA族材料。应注意的是，可甚至如图13c中所示在接触层垫401a上沉积反应性材料层500。然而重要之处是反应性材料层的厚度在接触层垫401a上比在接触层垫401a间的划线402内小。因此，当形成化合物层时，在反应性材料层较厚的区域(在划线402内)中电阻率增加更多。还可能如图13c中虚线510所示反应性材料仅填充划线而不延伸超过接触层垫。
[00097]可以通过各种方法例如化学镀、墨水印写、物理气相沉积、化学气相沉积等沉积反应性材料层。可使用掩蔽方法将它们选择性地沉积到划线中。作为替代方案，可在划线内使用选择性的加籽晶技术在这些区域中选择性引发反应性材料层沉积。如果衬底是透明的，可从衬底侧部发出辐射并且辐射穿过划线但不允许穿过接触层垫。如果对于反应性材料层的沉积使用通过辐射增强和引发的沉积方法，则沉积仅基本上始发和发生在存在辐射的划线内。应注意反应性材料层不需要是连续层。它们可以是岛状物形式。它们可具有1-1000nm、优选5-500nm的厚度。沉积包含低熔融金属例如Ga和/或In的反应性材料层的一种方式是将这些材料的熔体均匀涂布在图12b中所示的结构上。通过旋转或物理磨光接触层垫401a的表面并然后冷却衬底，可获例如图13a或图13c中所示的反应性材料层结构。熔点低于30℃的Ga-In合金非常适合于该方法。
[00098]在图13d中显示了将反应性材料层引入划线402内的另一方法。在该情形中，首先在衬底400上沉积反应性材料层500的层并且然后形成接触层垫401a，使得反应性材料层500通过划线402暴露出。当在该结构上形成化合物层时，通过划线暴露出的反应性材料与化合物层反应，从而如前所述提高其电阻率。还有可能的是，使图13d的结构在于其上形成化合物层之前经受预处理步骤。例如，如果反应性材料层是In-氧化物或In-锡-氧化物，可首先将图13d的结构在还原气氛中退火或者在具有或不具有施加的电压下与还原性化学溶液接触，以将通过划线暴露出的反应性材料层部分转变成包含金属In的层。然后在化合物层形成(未示出)期间，In与正在形成的化合物层有效反应。作为替代方案，如果略过预处理步骤，通过In-氧化物与正在形成的化合物层的反应获得电阻率的提高。应考虑化合物形成工艺的细节来决定是否需要进行预处理步骤。例如如果化合物形成涉及Cu、In和/或Ga沉积和随后涉及H2Se和/或H2S气体的氢化物硒化，则可以不需要预处理步骤，因为这些气体在反应期间将In-氧化物有效还原成In。如果该工艺涉及使用Se和/或S蒸气进行硒化和/或硫化，可使用预处理步骤来活化划线内In-氧化物或In-锡-氧化物层部分中的In。
[00099]分隔间隙或划线内的较高电阻率化合物层的形成还可通过图17a-17c中描绘的方法实现。该方法特别适合于两步或多步处理方法。例如，在图17a中，基本上仅在接触层垫401a上沉积第一前体层700。然后在整个表面上沉积第二前体层701。第一前体层700中的IB族/IIIA族摩尔比率比第二前体层701中的大。因此，在将前体进行退火/反应以促进混合图17c中所示的化合物层403之后，其中区域706中的IB族/IIIA族摩尔比率比区域705中的小。例如，第一前体层700可以是Cu-Ga合金层而第二前体层701可以是In层。如果对第一和第二前体层的相对厚度进行适当选择，在涉及前体叠层与Se的反应的化合物形成步骤之后，区域705中的化合物层可以是Cu/(In+Ga)比率小于1.0的Cu(In，Ga)Se2层，其中区域706中的化合物可基本是Cu/(In+Ga)比率为0的In-硒化物。In-硒化物是电阻率非常高的材料。应理解该实施例的In层可以用Ga-In或甚至Cu-Ga-In替代，并且只要第一前体层700中的Cu/(In+Ga)比率大于第二前体层701中的Cu/(In+Ga)比率则仍可实施本发明。还可能的是，第一前体层700和第二前体层701中的至少一个包含至少一种VIA族材料例如Se、S和Te。还可如图17b中所示将第一前体层700和第二前体层701的沉积顺序颠倒过来。在退火/反应步骤后，还可将图17b中的结构转变成图17c中所示的结构。
[00100]图12a-12e中所示的单片集成方法不适用于涉及沉积用以形成化合物层的技术。如图12a中所示，衬底400是绝缘的。因此，当形成划线402时(见图12b)，绝缘表面通过划线402暴露出。如果化合物层403的形成过程涉及电沉积(例如前体层的电沉积，接着是形成化合物的反应步骤)，则在绝缘表面上不发生沉积，因为电沉积在接触层垫401a上选择性地进行。这产生例如图14a中所示的结构，其中化合物层403是分离垫片形式。为集成该结构，可采取两种方法。如果接触层垫401a的左侧壁401c和右侧壁401b中的至少一者被化合物层403充分覆盖(见图14b)，则形成开口404，沉积透明层405例如ZnO层或CdS/ZnO叠层，并且打开透明层405中的切口406。应注意的是，虽然在图14b中显示接触层垫401a的左侧壁401c和右侧壁401b均被化合物层403覆盖，但如果仅接触层垫401a的右侧壁401b被化合物层403覆盖，该集成方法也将可行。在这种情形中，开口404可移动得更接近甚至超出接触层垫的左侧壁401c，使形成开口404的器件面积损失最小化。
[00101]如果接触层垫的侧壁未被化合物层良好覆盖，则如图14c中所示可在划线402内形成绝缘塞600。然后正如同图12c中的结构一样使用图14c中的结构，以进行图12d和12e中所示的集成步骤。绝缘塞600可以是有机或无机的并且可以通过例如墨水印写、物理气相沉积、丝网印制等技术进行沉积。在划线402内获得绝缘塞600的一种独特方式是在图14的结构上方沉积光敏材料例如光致抗蚀剂，然后将这种光敏材料暴露于光使得划线402内的光敏材料固化形成塞，并且用化学品洗去光敏材料的未暴露部分。可用瞄准划线的激光束、或穿过掩膜的照射(特别是UV照射)等进行光敏材料的曝光。对于透明衬底，可穿过衬底进行照射。以这种方式，接触层垫401a和化合层403充当用于照射的固有掩膜。光仅穿过划线402并且固化那里的光敏材料。在化学洗涤后，形成与图14c中所示结构类似的结构，其中绝缘塞600包含光敏材料。
[00102]若将至少一个工艺步骤添加到工艺流程中，则还可将图12a-12e的单片集成方法用于使用电沉积方法形成的化合物层。例如，已讨论了使用成核层或籽晶层用于附着性改善和均匀性改善的益处。使用籽晶层还使得能够利用图12a-12e的集成方法。在这种情形中，如15a中所示将籽晶层605沉积在具有接触层垫401a的结构上。籽晶层605覆盖接触层垫401a的表面以及通过划线402暴露的衬底400的表面。所述籽晶层是导电的，因此使得能够甚至在划线内电沉积。在获得图15a的结构后，可在籽晶层上沉积包含Cu和/或In和/或Ga和/或Se和/或S的前体层606(图15b)。然后可将前体层606退火和/或反应以形成Cu(In，Ga)(S，Se)2化合物层，有效形成图12c中所示的结构。然后可进行图12d和12e中所示的集成步骤。应注意的是，在图15b中所示的工艺步骤中可使用本稿通篇所描述的各种前体沉积方法和各种前体组成。即使通过电沉积以外的技术(例如溅射、蒸发、纳米颗粒沉积等)沉积前体层606，籽晶层的使用可能仍是需要的，因为其改善特别是划线内生长的化合物层的结晶度、形貌、附着性和均匀性。在绝缘衬底表面例如玻璃表面上生长的化合物层通常缺乏附着性和均匀性并且它们可引起如前所述的接触层垫之间的漏泄。
[00103]图15a中所示的成核层或籽晶层605可以是在化合物层形成时与化合物层反应的层。例如可以使用薄Cu层以使划线导电(图15a)，但另一方面，在形成化合物层后该薄Cu层变为化合物层本身的一部分。以这种方式，在形成化合物层之后没有在接触层垫之间留下未反应的导电泄漏通道。在该方面，包含化合层组分[(对于Cu(In，Ga，Al)(S，Se，Te)2化合物生长，即Cu、In、Ga、S、Se、Te、Al]的材料是籽晶层的良好待选物，因为它们易于反应并成为化合物层的一部分。
如果在划线内选择性形成导电材料，还可实现到划线内的前体层的电沉积。图13a、13c和13d中所示的结构适合于该目的。例如对于图13d，如果反应性材料层500是导电的，则易于在接触层垫401a上以及在通过划线402暴露的反应性材料层500的表面上进行前体电沉积。在形成化合物层后可获得类似于图16中所示的结构。从图16可看出，在接触层垫401a下面的区域中反应性材料层500由于受到接触垫401a的保护而基本上是未反应的，但其在划线402之内和之上已与化合物层403反应并相互混合。如果对反应性材料层的材料进行选择以便提高化合物层的电阻率，则可获得例如图13b中所示的结构。应注意的是，在图13b中没有显示在接触层垫下的反应性材料层的未反应部分。
[00104]可通过各种方法来获得图13d中的结构，例如在接触层垫的沉积期间使用掩膜(即以垫片形式沉积接触层而不是沉积覆盖接触层并且然后进行掩蔽以及蚀刻或划线来形成垫片)、沉积覆盖接触层并然后划线、掩蔽和蚀刻等形成垫片。获得图13d的结构的一种独特方式是使用包含对波长基本透明的物质的反应性材料层500。然后可在反应性材料层上沉积覆盖接触层并且可利用所述波长从接触层的侧部或衬底的侧部进行激光划线。以这种方式，将接触层进行划线但反应性材料层基本保持原样。
[00105]形成例如图12b和13d中所示那些接触层垫的另一方法是在沉积接触层的表面上形成抗成核区域，该抗成核区域对应于划线位置。以这种方式，当沉积覆盖接触层时，接触层不成核并且在划线位置处形成，即，其仅在没有抗成核剂的区域上以垫片形式沉积。抗成核剂可包含有机和无机材料例如各种蜡及液体或固体润滑剂等。
[00106]图18显示了可用于实现涉及前体反应的化合物层生长技术的单片集成的工艺步骤顺序。在图12c中，首先形成化合物层403并然后进行图12d和12e中所示的划线和沉积次序。在图18a中，首先在接触层垫401a上沉积前体层800。然后通过机械划线、激光划线、蚀刻、电蚀刻等将前体层800从801位置移去或部分移去。接着是产生图18b中所示结构的退火/反应步骤，其中化合物层802以分离垫片形式生长。图18b中化合物层802的结构相当于图12d中所示的化合物层403a的结构并且可在参照图12d和12e进行讨论的集成工艺流程中使用。前体层800可以包含Cu、In和/或Ga以及可选的Se、S和Te中的至少一种。如果前体层800的沉积包括多于一个的前体沉积步骤，则可在最后的前体沉积步骤之前进行划线或从801位置移去。例如，在图18c中，以隔离垫片形式沉积第一前体层803或首先将其进行沉积并然后进行划线形成隔离划线804。然后如图18d中所示沉积第二前体层805。在反应/退火后形成具有区域807的化合物层806。区域807的组成与化合物层806的组成不同并且可通过选择第一前体层803和第二前体层805的性质对其进行控制。例如，如果第一前体层803富含(一种或多种)IIIA族材料而第二前体层富含IB族材料，则区域807处的IB族/IIIA族摩尔比大于化合物层806中其它任何地方的IB族/IIIA族摩尔比。高的IB族/IIIA族摩尔降低区域807处的电导率。因此，可在化合物层806和区域807上沉积透明导电叠层808。在透明导电叠层808中形成隔离间隙809后可实现单片集成。应注意的是，该方法可用于和先前讨论的方法结合以便在划线402处形成高电阻率区域，从而产生这样的结构，在该结构中接触层垫之间的电流泄漏被最小化并且透明导电叠层的隔离区域通过区域807处的低电阻率短接至接触层垫。
[00107]我们已讨论了单片集成方法，其中在形成化合物层之后进行化合物层的成型(通过使用划线、蚀刻、电蚀刻等)。我们还讨论了其中可在前体沉积步骤后进行成型并然后将成型前体转变为成型化合物层的情形。还可使用这些情形之间的方法，其中可将前体沉积、部分反应、成型并然后充分反应以形成成型的化合物层。部分反应可例如涉及存在或不存在VI A族材料下的低温(＜400℃)反应。充分反应步骤可涉及在400-600℃温度范围的高温反应。
[00108]虽然就某些优选实施方案描述了本发明，但对本领域技术人员而言对其进行修改是显而易见的。

Claims (60)

1.在基底的接触层上制备Cu(In，Ga)(S，Se)2化合物层的方法，该方法包括，
在接触层上沉积成核层，和
通过湿法处理技术在成核层上形成前体膜。
2.权利要求1的方法，其中所述湿法处理技术是电镀和化学镀中的一种。
3.权利要求2的方法，其中所述前体膜包含铜以及包含铟和镓中的至少一种。
4.权利要求3的方法，其中所述成核层包含钌、铑、钯和锇中的至少一种。
5.权利要求4的方法，还包括使前体膜与Se和S中的至少一种反应的步骤。
6.权利要求3的方法，还包括使前体膜与Se和S中的至少一种反应的步骤。
7.权利要求的方法，其中所述反应步骤包括在含S和Se中的至少一种的气态物质存在下对前体膜进行退火。
8.权利要求1的方法，其中所述成核层包含钌、铑、钯和锇中的至少一种。
9.权利要求1的方法，还包括使前体膜与Se和S中的至少一种反应的步骤。
10.权利要求9的方法，其中所述退火在高于或等于350℃的温度下进行。
11.在基底的接触层上制备Cu(In，Ga)(S，Se)2化合物层的方法，该方法包括：
在接触层上沉积成核层，
在所述成核层上电镀前体膜，和
在所述前体膜上形成VIA族层。
12.权利要求11的方法，其中所述前体膜包含铜以及包含铟和镓中的至少一种，并且所述VIA族层包含S和Se中的至少一种。
13.权利要求12的方法，其中所述成核层包含钌、铑、钯和锇中的至少一种。
14.权利要求12的方法，其还包括通过在高于或等于350℃的温度下进行退火使前体膜与VIA族层反应的步骤。
15.权利要求14的方法，其中在包含气态VIA族材料物质的气氛中进行反应。
16.权利要求13的方法，其还包括通过在高于或等于350℃的温度下进行退火使前体膜与VIA族层反应的步骤。
17.权利要求16的方法，其中在包含气态VIA族材料物质的气氛中进行反应。
18.形成具有微观尺度均匀性的IBIIIAVIA族吸收层的薄膜太阳能电池的方法，该方法包括步骤：
在片状基底上施加薄钌膜；
沉积至少一层前体，该前体包括IB族材料和至少一种IIIA族材料，沉积态的前体具有小于或等于1.0的IB族与IIIA族摩尔比，并且其中所述薄钌膜提供了所述前体的微观尺度均匀性；
使所述前体与至少一种VIA族材料反应形成IBIIIAVIA族吸收层；和
在所述IBIIIAVIA族吸收层上沉积透明层。
19.根据权利要求18的方法，其中施加步骤在具有Mo表面的基底上施加薄钌膜。
20.根据权利要求18的方法，其中沉积步骤包括湿法处理。
21.根据权利要求20的方法，其中所述湿法处理是电镀。
22.根据权利要求18的方法，其中所述IB族材料是Cu。
23.根据权利要求22的方法，其中所述IIIA族材料是In和Ga中的一种。
24.根据权利要求22的方法，其中所述IIIA族材料包括In和Ga二者。
25.根据权利要求23的方法，其中所述VIA族材料是Se和S中的一种。
26.根据权利要求23的方法，其中所述VIA族材料包括Se和S二者。
27.根据权利要求24的方法，其中所述VIA族材料是Se和S中的一种。
28.根据权利要求24的方法，其中所述VIA族材料包括Se和S二者。
29.根据权利要求21的方法，其中所述IB族材料是Cu，IIIA族材料是In和Ga中的至少一种，且VIA族材料是Se。
30.根据权利要求18的方法，其中所述施加步骤是电镀、化学镀、原子层沉积、化学气相沉积、金属有机化学气相沉积和物理气相沉积中的至少一种。
31.根据权利要求30的方法，其中所述施加步骤是电镀。
32.根据权利要求29的方法，其中所述施加步骤是电镀、化学镀、原子层沉积、化学气相沉积、金属有机化学气相沉积和物理气相沉积中的至少一种。
33.根据权利要求32的方法，其中所述施加步骤是电镀。
34.根据权利要求18的方法，其中所述施加步骤在包括导电箔的基底上施加薄钌膜。
35.根据权利要求18的方法，其中所述施加步骤在包括平坦绝缘材料的基底上施加薄钌膜。
36.根据权利要求18的方法，其中所述薄钌膜的厚度为1-20nm。
37.根据权利要求29的方法，其中所述薄钌膜的厚度为1-20nm。
38.根据权利要求33的方法，其中所述薄钌膜的厚度为1-20nm。
39.根据权利要求18的方法，其中所述反应步骤包括在包含至少一种VIA族材料的气体中加热前体。
40.根据权利要求29的方法，其中所述反应步骤包括在包含Se的气体中加热前体。
41.根据权利要求21的方法，其中所述反应步骤包括在包含至少一种VIA族材料的气体中加热前体。
42.根据权利要求18的方法，其中所述反应步骤包括在前体上沉积VIA族材料层从而形成前体/VIA族材料叠层并且加热该叠层。
43.根据权利要求29的方法，其中所述反应步骤包括在前体上沉积Se层从而形成前体/Se叠层和加热该叠层。
44.根据权利要求21的方法，其中所述反应步骤包括在前体上沉积VIA族材料层从而形成前体/VIA族材料叠层并且加热该叠层。
45.根据权利要求18的方法，其还包括在透明层上形成电接触的步骤。
46.根据权利要求18的方法，其中所述透明层包含CdS和ZnO中的至少一种。
47.形成具有微观尺度均匀的IBIIIAVIA族吸收层的薄膜太阳能电池的方法，该方法包括步骤：
在片状基底上施加薄钌膜；
沉积至少一层前体，该前体包括IB族材料、至少一种IIIA族材料和至少一种VIA族材料，沉积态的前体具有小于或等于1.0的IB族与IIIA族摩尔比，并且其中所述薄钌膜提供了所述前体的微观尺度均匀性；
使IB族材料、至少一种IIIA族材料和至少一种VIA族材料反应形成IBIIIAVIA族吸收层；和
在所述IBIIIAVIA族吸收层上沉积透明层。
48.根据权利要求47的方法，其中所述反应步骤包括加热前体。
49.根据权利要求48的方法，其中所述沉积步骤包括湿法处理。
50.根据权利要求49的方法，其中所述湿法处理是电镀。
51.根据权利要求48的方法，其中所述IB族材料是Cu。
52.根据权利要求51的方法，其中所述IIIA族材料是In和Ga中的一种。
53.根据权利要求51的方法，其中所述IIIA族材料包括In和Ga二者。
54.根据权利要求52的方法，其中所述VIA族材料是Se和S中的一种。
55.根据权利要求52的方法，其中所述VIA族材料包括Se和S二者。
56.根据权利要求53的方法，其中所述VIA族材料是Se和S中的一种。
57.根据权利要求53的方法，其中所述VIA族材料包括Se和S二者。
58.根据权利要求50的方法，其中所述IB族材料是Cu，IIIA族材料是In和Ga中的至少一种，且VIA族材料是Se。
59.根据权利要求48的方法，其中所述施加步骤是电镀、化学镀、原子层沉积、化学气相沉积、金属有机化学气相沉积和物理气相沉积中的至少一种。
60.根据权利要求59的方法，其中所述施加步骤是电镀。
CN2006800475678A 2005-11-02 2006-11-02 半导体层、包含该半导体层的光电组件以及它们的制备方法 Expired - Fee Related CN101331589B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/266,013 2005-11-02
US11/266,013 US7736940B2 (en) 2004-03-15 2005-11-02 Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication
PCT/US2006/043099 WO2007056224A2 (en) 2005-11-02 2006-11-02 Technique and apparatus for depositing layers of semiconductor for solar cell and module fabrication

Publications (2)

Publication Number Publication Date
CN101331589A true CN101331589A (zh) 2008-12-24
CN101331589B CN101331589B (zh) 2012-07-04

Family

ID=38023862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800475678A Expired - Fee Related CN101331589B (zh) 2005-11-02 2006-11-02 半导体层、包含该半导体层的光电组件以及它们的制备方法

Country Status (7)

Country Link
US (2) US7736940B2 (zh)
EP (1) EP1943668A2 (zh)
JP (1) JP2009515343A (zh)
KR (1) KR20080077103A (zh)
CN (1) CN101331589B (zh)
TW (1) TWI397947B (zh)
WO (1) WO2007056224A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714254A (zh) * 2009-10-07 2012-10-03 耐克西斯公司 具有光电性能、含ⅰ-ⅲ-ⅵ2型合金的薄膜的生产方法,包括连续电解沉积和后续热处理
CN102725862A (zh) * 2009-09-30 2012-10-10 Lg伊诺特有限公司 太阳能电池设备及其制造方法
CN104025253A (zh) * 2011-12-05 2014-09-03 耐克西斯公司 光伏电池中i-iii-vi2层和背接触层之间的改良界面
CN104247036A (zh) * 2012-04-27 2014-12-24 法国圣戈班玻璃厂 用于产生掺杂有钠的五元化合物半导体cztsse的方法

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732243B2 (en) * 1995-05-15 2010-06-08 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US20080314433A1 (en) * 1995-05-15 2008-12-25 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US8222513B2 (en) 2006-04-13 2012-07-17 Daniel Luch Collector grid, electrode structures and interconnect structures for photovoltaic arrays and methods of manufacture
US7507903B2 (en) 1999-03-30 2009-03-24 Daniel Luch Substrate and collector grid structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US8076568B2 (en) * 2006-04-13 2011-12-13 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US7635810B2 (en) * 1999-03-30 2009-12-22 Daniel Luch Substrate and collector grid structures for integrated photovoltaic arrays and process of manufacture of such arrays
US20090111206A1 (en) 1999-03-30 2009-04-30 Daniel Luch Collector grid, electrode structures and interrconnect structures for photovoltaic arrays and methods of manufacture
US8138413B2 (en) 2006-04-13 2012-03-20 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8664030B2 (en) 1999-03-30 2014-03-04 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US7898054B2 (en) 2000-02-04 2011-03-01 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US7898053B2 (en) 2000-02-04 2011-03-01 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US8198696B2 (en) 2000-02-04 2012-06-12 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
US20070163642A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake articles
US8623448B2 (en) 2004-02-19 2014-01-07 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from chalcogenide microflake particles
US8309163B2 (en) 2004-02-19 2012-11-13 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer by use of chalcogen-containing vapor and inter-metallic material
US8329501B1 (en) 2004-02-19 2012-12-11 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic microflake particles
US7663057B2 (en) * 2004-02-19 2010-02-16 Nanosolar, Inc. Solution-based fabrication of photovoltaic cell
US7605328B2 (en) * 2004-02-19 2009-10-20 Nanosolar, Inc. Photovoltaic thin-film cell produced from metallic blend using high-temperature printing
US20070169809A1 (en) * 2004-02-19 2007-07-26 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer by use of low-melting chalcogenides
US7700464B2 (en) * 2004-02-19 2010-04-20 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from nanoflake particles
US7604843B1 (en) 2005-03-16 2009-10-20 Nanosolar, Inc. Metallic dispersion
US8372734B2 (en) * 2004-02-19 2013-02-12 Nanosolar, Inc High-throughput printing of semiconductor precursor layer from chalcogenide nanoflake particles
US8846141B1 (en) 2004-02-19 2014-09-30 Aeris Capital Sustainable Ip Ltd. High-throughput printing of semiconductor precursor layer from microflake particles
US20070163639A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from microflake particles
US20070163641A1 (en) * 2004-02-19 2007-07-19 Nanosolar, Inc. High-throughput printing of semiconductor precursor layer from inter-metallic nanoflake particles
SE0400582D0 (sv) * 2004-03-05 2004-03-05 Forskarpatent I Uppsala Ab Method for in-line process control of the CIGS process
US7736940B2 (en) * 2004-03-15 2010-06-15 Solopower, Inc. Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication
US7732229B2 (en) * 2004-09-18 2010-06-08 Nanosolar, Inc. Formation of solar cells with conductive barrier layers and foil substrates
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
US8927315B1 (en) 2005-01-20 2015-01-06 Aeris Capital Sustainable Ip Ltd. High-throughput assembly of series interconnected solar cells
US20070093006A1 (en) * 2005-10-24 2007-04-26 Basol Bulent M Technique For Preparing Precursor Films And Compound Layers For Thin Film Solar Cell Fabrication And Apparatus Corresponding Thereto
US7713773B2 (en) * 2005-11-02 2010-05-11 Solopower, Inc. Contact layers for thin film solar cells employing group IBIIIAVIA compound absorbers
US7736913B2 (en) 2006-04-04 2010-06-15 Solopower, Inc. Composition control for photovoltaic thin film manufacturing
US9006563B2 (en) 2006-04-13 2015-04-14 Solannex, Inc. Collector grid and interconnect structures for photovoltaic arrays and modules
US9236512B2 (en) 2006-04-13 2016-01-12 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8822810B2 (en) 2006-04-13 2014-09-02 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US9865758B2 (en) 2006-04-13 2018-01-09 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8884155B2 (en) 2006-04-13 2014-11-11 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US8729385B2 (en) 2006-04-13 2014-05-20 Daniel Luch Collector grid and interconnect structures for photovoltaic arrays and modules
US20070243820A1 (en) 2006-04-18 2007-10-18 O'hagin Carolina Automatic roof ventilation system
KR100810730B1 (ko) * 2006-06-19 2008-03-07 (주)인솔라텍 태양전지용 광흡수층의 제조방법
US20080023059A1 (en) * 2006-07-25 2008-01-31 Basol Bulent M Tandem solar cell structures and methods of manufacturing same
JP2010507909A (ja) * 2006-10-19 2010-03-11 ソロパワー、インコーポレイテッド 光起電性フィルムの製造のためのロールツーロール電気めっき
US8607510B2 (en) * 2006-10-25 2013-12-17 Gregory S. Daniels Form-fitting solar panel for roofs and roof vents
US7825329B2 (en) * 2007-01-03 2010-11-02 Solopower, Inc. Thin film solar cell manufacturing and integration
US20090308442A1 (en) * 2008-06-12 2009-12-17 Honeywell International Inc. Nanostructure enabled solar cell electrode passivation via atomic layer deposition
EP3333280A1 (en) * 2007-09-12 2018-06-13 Flisom AG Method for manufacturing a compound film with compositional grading
CN101471394A (zh) * 2007-12-29 2009-07-01 中国科学院上海硅酸盐研究所 铜铟镓硫硒薄膜太阳电池光吸收层的制备方法
US20100330898A1 (en) * 2008-02-26 2010-12-30 Daniels Gregory S Roof ventilation system
US8207012B2 (en) * 2008-04-28 2012-06-26 Solopower, Inc. Method and apparatus for achieving low resistance contact to a metal based thin film solar cell
US20090266399A1 (en) * 2008-04-28 2009-10-29 Basol Bulent M Metallic foil substrate and packaging technique for thin film solar cells and modules
US20090266398A1 (en) * 2008-04-28 2009-10-29 Burak Metin Method and Apparatus to Form Back Contacts to Flexible CIGS Solar Cells
WO2009140422A1 (en) * 2008-05-13 2009-11-19 Daniels Gregory S Ember-resistant and flame-resistant roof ventilation system
DE102008024230A1 (de) * 2008-05-19 2009-11-26 Avancis Gmbh & Co. Kg Schichtsystem für Solarzellen
US20100059385A1 (en) * 2008-09-06 2010-03-11 Delin Li Methods for fabricating thin film solar cells
KR101172112B1 (ko) * 2008-11-14 2012-08-10 엘지이노텍 주식회사 터치 스크린 및 그 제조방법
TWI469219B (zh) * 2009-02-16 2015-01-11 Nat Univ Tsing Hua 降低金屬薄膜表面粗糙度的方法
TWI495114B (zh) * 2009-03-19 2015-08-01 Univ Nat Taiwan 光吸收層之製備方法及前驅物溶液
KR101105532B1 (ko) * 2009-03-20 2012-01-13 주식회사 셀코스 Ｒｔｓ를 이용한 ｃｉｇｓ 박막형 태양전지 제조장치
US8418418B2 (en) 2009-04-29 2013-04-16 3Form, Inc. Architectural panels with organic photovoltaic interlayers and methods of forming the same
US8247243B2 (en) * 2009-05-22 2012-08-21 Nanosolar, Inc. Solar cell interconnection
CN102334193A (zh) * 2009-06-29 2012-01-25 京瓷株式会社 光电转换元件的制造方法、光电转换元件的制造装置及光电转换元件
US7910396B2 (en) * 2009-10-21 2011-03-22 Sunlight Photonics, Inc. Three-stage formation of thin-films for photovoltaic devices
JP5174248B2 (ja) * 2009-10-27 2013-04-03 京セラ株式会社 カルコゲン化合物半導体層の製造方法および光電変換装置の製造方法
FR2957365B1 (fr) * 2010-03-11 2012-04-27 Electricite De France Procede de preparation d'une couche mince d'absorbeur pour cellules photovoltaiques
MX2012010733A (es) * 2010-03-17 2012-12-17 Dow Global Technologies Llc Materiales con base de calcogenuro y métodos mejorados para elaborar dichos materiales.
WO2011118203A1 (ja) * 2010-03-23 2011-09-29 株式会社クラレ 化合物半導体粒子組成物、化合物半導体膜とその製造方法、光電変換素子、及び太陽電池
US8304272B2 (en) 2010-07-02 2012-11-06 International Business Machines Corporation Germanium photodetector
TWI405347B (zh) * 2010-07-02 2013-08-11 Gcsol Tech Co Ltd Ｃｉｇｓ太陽能電池
KR101137434B1 (ko) * 2010-07-20 2012-04-20 한국에너지기술연구원 급속열처리 공정을 사용한 ｃｉｓ계 화합물 박막의 제조방법 및 상기 ｃｉｓ계 화합물 박막을 이용한 박막 태양전지의 제조방법
US20120055612A1 (en) 2010-09-02 2012-03-08 International Business Machines Corporation Electrodeposition methods of gallium and gallium alloy films and related photovoltaic structures
US8545689B2 (en) * 2010-09-02 2013-10-01 International Business Machines Corporation Gallium electrodeposition processes and chemistries
US8782967B2 (en) 2010-09-27 2014-07-22 Gregory S. Daniels Above sheathing ventilation system
EP2469580A1 (en) * 2010-12-27 2012-06-27 Nexcis Improved interface between a I-III-VI2 material layer and a molybdenum substrate
US20120192924A1 (en) * 2011-02-01 2012-08-02 EncoreSolar, Inc. Monolithic integration of super-strate thin film photovoltaic modules
KR101229310B1 (ko) * 2011-02-14 2013-02-04 재단법인대구경북과학기술원 박막태양전지의 광흡수층 제조방법
US9087954B2 (en) 2011-03-10 2015-07-21 Saint-Gobain Glass France Method for producing the pentanary compound semiconductor CZTSSe, and thin-film solar cell
US9196760B2 (en) * 2011-04-08 2015-11-24 Ut-Battelle, Llc Methods for producing complex films, and films produced thereby
US9447489B2 (en) 2011-06-21 2016-09-20 First Solar, Inc. Methods of making photovoltaic devices and photovoltaic devices
CN102867882A (zh) * 2011-07-08 2013-01-09 元智大学 太阳能电池的结构制法
KR101374690B1 (ko) 2011-11-16 2014-03-31 한국생산기술연구원 Ｃｉｇｓ 태양전지용 철-니켈 합금 금속 포일 기판재
FR2989223B1 (fr) 2012-04-06 2014-12-26 Commissariat Energie Atomique Procede pour realiser un module photovoltaique avec une etape de gravure p3 et une eventuelle etape p1.
JP2013220422A (ja) * 2012-04-17 2013-10-28 Tokyo Ohka Kogyo Co Ltd 塗布装置及び塗布方法
US8586457B1 (en) * 2012-05-17 2013-11-19 Intermolecular, Inc. Method of fabricating high efficiency CIGS solar cells
TWI490029B (zh) * 2012-07-20 2015-07-01 Kern Energy Entpr Co Ltd 氣體回收系統
KR101564961B1 (ko) 2013-04-02 2015-11-02 한국에너지기술연구원 황동광계 광흡수층의 형성방법
FR3006109B1 (fr) * 2013-05-24 2016-09-16 Commissariat Energie Atomique Procede de realisation de la jonction p-n d'une cellule photovoltaique en couches minces et procede d'obtention correspondant d'une cellule photovoltaique.
US9537031B2 (en) * 2013-06-28 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Nozzle assembly and method for fabricating a solar cell
CN103343323B (zh) * 2013-07-03 2015-12-23 深圳先进技术研究院 铜铟镓硒薄膜制备方法
US9394693B2 (en) 2013-11-22 2016-07-19 Gregory S. Daniels Roof vent for supporting a solar panel
USD755944S1 (en) 2014-03-06 2016-05-10 Gregory S. Daniels Roof vent assembly
AU2014385207B2 (en) 2014-03-06 2019-11-28 Gregory S. Daniels Roof vent with an integrated fan
USD748239S1 (en) 2014-03-06 2016-01-26 Gregory S. Daniels Roof vent assembly
USD930810S1 (en) 2015-11-19 2021-09-14 Gregory S. Daniels Roof vent
US11326793B2 (en) 2018-12-21 2022-05-10 Gregory S. Daniels Roof vent and roof ventilation system
USD891604S1 (en) 2015-11-19 2020-07-28 Gregory S. Daniels Roof vent assembly
NL2016708B1 (en) * 2016-04-29 2017-11-16 Stichting Energieonderzoek Centrum Nederland A method for manufacturing interconnected solar cells and such interconnected solar cells.
KR101862072B1 (ko) * 2016-07-07 2018-05-29 성균관대학교 산학협력단 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법
USD963834S1 (en) 2020-10-27 2022-09-13 Gregory S. Daniels Roof vent with a circular integrated fan
USD964546S1 (en) 2020-10-27 2022-09-20 Gregory S. Daniels Roof vent with a circular integrated fan

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721938A (en) 1971-12-23 1973-03-20 Tyco Laboratories Inc Cadmium telluride devices with non-diffusing contacts
US4492811A (en) 1983-08-01 1985-01-08 Union Oil Company Of California Heterojunction photovoltaic device
US4581108A (en) * 1984-01-06 1986-04-08 Atlantic Richfield Company Process of forming a compound semiconductive material
US4689438A (en) * 1984-10-17 1987-08-25 Sanyo Electric Co., Ltd. Photovoltaic device
US4798660A (en) * 1985-07-16 1989-01-17 Atlantic Richfield Company Method for forming Cu In Se2 films
KR900702573A (ko) * 1988-06-10 1990-12-07 버나드 엠. 길레스피에 개량된 태양전지용 접촉구의 제조방법
JPH0539562A (ja) 1991-08-06 1993-02-19 Fuji Electric Corp Res & Dev Ltd ＣｕＩｎＳｅ２ 薄膜の形成方法
JP3064701B2 (ja) * 1992-10-30 2000-07-12 松下電器産業株式会社 カルコパイライト型化合物薄膜の製造方法
US5436204A (en) 1993-04-12 1995-07-25 Midwest Research Institute Recrystallization method to selenization of thin-film Cu(In,Ga)Se2 for semiconductor device applications
CH687112A5 (fr) 1993-06-08 1996-09-13 Yazaki Corp Procédé pour déposer un précurseur du composé CuInSe(2).
JP2806469B2 (ja) 1993-09-16 1998-09-30 矢崎総業株式会社 太陽電池吸収層の製造方法
JP3089994B2 (ja) 1995-07-26 2000-09-18 矢崎総業株式会社 銅−インジウム−硫黄−セレン薄膜の作製方法、及び銅−インジウム−硫黄−セレン系カルコパイライト結晶の製造方法
US5730852A (en) 1995-09-25 1998-03-24 Davis, Joseph & Negley Preparation of cuxinygazsen (X=0-2, Y=0-2, Z=0-2, N=0-3) precursor films by electrodeposition for fabricating high efficiency solar cells
JP3249408B2 (ja) * 1996-10-25 2002-01-21 昭和シェル石油株式会社 薄膜太陽電池の薄膜光吸収層の製造方法及び製造装置
US5985691A (en) * 1997-05-16 1999-11-16 International Solar Electric Technology, Inc. Method of making compound semiconductor films and making related electronic devices
JPH11177112A (ja) * 1997-12-09 1999-07-02 Ricoh Co Ltd 光起電力装置及びその製造方法
DE19956735B4 (de) 1999-11-25 2008-08-21 Shell Erneuerbare Energien Gmbh Dünnfilmsolarzelle mit einer Chalkopyritverbindung und einer Titan und Sauerstoff enthaltenden Verbindung
EP1428243A4 (en) 2001-04-16 2008-05-07 Bulent M Basol METHOD OF FORMING A THIN LAYER OF SEMICONDUCTOR COMPOUND FOR THE MANUFACTURE OF AN ELECTRONIC DEVICE, AND THIN LAYER PRODUCED THEREBY
WO2003069684A1 (fr) 2002-02-14 2003-08-21 Honda Giken Kogyo Kabushiki Kaisha Procédé de formation de couche absorbant la lumière
US6974976B2 (en) * 2002-09-30 2005-12-13 Miasole Thin-film solar cells
EP1749309A2 (en) 2004-03-15 2007-02-07 Bulent M. Basol Technique and apparatus for depositing thin layers of semiconductors for solar cell fabricaton
US7736940B2 (en) * 2004-03-15 2010-06-15 Solopower, Inc. Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication
US20050211291A1 (en) 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
KR100995073B1 (ko) 2004-04-23 2010-11-18 삼성에스디아이 주식회사 염료감응 태양전지의 모듈 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102725862A (zh) * 2009-09-30 2012-10-10 Lg伊诺特有限公司 太阳能电池设备及其制造方法
CN102714254A (zh) * 2009-10-07 2012-10-03 耐克西斯公司 具有光电性能、含ⅰ-ⅲ-ⅵ2型合金的薄膜的生产方法,包括连续电解沉积和后续热处理
CN102714254B (zh) * 2009-10-07 2015-06-10 耐克西斯公司 具有光电性能、含ⅰ-ⅲ-ⅵ2型合金的薄膜的生产方法
CN104025253A (zh) * 2011-12-05 2014-09-03 耐克西斯公司 光伏电池中i-iii-vi2层和背接触层之间的改良界面
CN104025253B (zh) * 2011-12-05 2018-07-27 耐克西斯公司 光伏电池中i-iii-vi2层和背接触层之间的改良界面
CN104247036A (zh) * 2012-04-27 2014-12-24 法国圣戈班玻璃厂 用于产生掺杂有钠的五元化合物半导体cztsse的方法

Also Published As

Publication number Publication date
TWI397947B (zh) 2013-06-01
CN101331589B (zh) 2012-07-04
US8008113B2 (en) 2011-08-30
WO2007056224A2 (en) 2007-05-18
TW200737304A (en) 2007-10-01
KR20080077103A (ko) 2008-08-21
WO2007056224B1 (en) 2008-07-31
US7736940B2 (en) 2010-06-15
US20060121701A1 (en) 2006-06-08
JP2009515343A (ja) 2009-04-09
WO2007056224A3 (en) 2008-04-10
EP1943668A2 (en) 2008-07-16
US20100317144A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
CN101331589B (zh) 半导体层、包含该半导体层的光电组件以及它们的制备方法
CN100573812C (zh) 用于太阳能电池制造的沉积半导体薄层的技术和装置
CN101443920B (zh) 制备用于薄膜太阳能电池制造及其相应装置的前体膜和化合物层的技术
US5436204A (en) Recrystallization method to selenization of thin-film Cu(In,Ga)Se2 for semiconductor device applications
US8258001B2 (en) Method and apparatus for forming copper indium gallium chalcogenide layers
US20080093221A1 (en) Roll-To-Roll Electroplating for Photovoltaic Film Manufacturing
US20140124362A1 (en) Methods for fabricating thin film solar cells
US20090226717A1 (en) Method for forming copper indium gallium chalcogenide layer with shaped gallium profile
Aksu et al. Recent advances in electroplating based CIGS solar cell fabrication
US20130230933A1 (en) Methods for fabricating thin film solar cells
US8187904B2 (en) Methods of forming thin layers of photovoltaic absorbers
US20100200050A1 (en) Electroplating methods and chemistries for deposition of copper-indium-gallium containing thin films
WO2011075561A1 (en) Plating chemistries of group ib /iiia / via thin film solar absorbers
Başol Application of electrochemical deposition techniques to thin film solar cell processing
Basol et al. High Efficiency Copper Ternary Thin Film Solar Cells, Final Subcontract Report, 1 March 1987-31 July 1990

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20141102

EXPY Termination of patent right or utility model