CN101330054A - Cmos器件钝化层形成方法 - Google Patents
Cmos器件钝化层形成方法 Download PDFInfo
- Publication number
- CN101330054A CN101330054A CNA2007100421532A CN200710042153A CN101330054A CN 101330054 A CN101330054 A CN 101330054A CN A2007100421532 A CNA2007100421532 A CN A2007100421532A CN 200710042153 A CN200710042153 A CN 200710042153A CN 101330054 A CN101330054 A CN 101330054A
- Authority
- CN
- China
- Prior art keywords
- stress
- rete
- layer
- cmos device
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000002161 passivation Methods 0.000 title claims abstract description 57
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000007787 solid Substances 0.000 claims description 90
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 15
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- BCQZXOMGPXTTIC-UHFFFAOYSA-N halothane Chemical compound FC(F)(F)C(Cl)Br BCQZXOMGPXTTIC-UHFFFAOYSA-N 0.000 claims description 7
- 229960003132 halothane Drugs 0.000 claims description 7
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 7
- 229910052753 mercury Inorganic materials 0.000 claims description 7
- 239000012528 membrane Substances 0.000 abstract 8
- 239000011159 matrix material Substances 0.000 abstract 1
- 230000006835 compression Effects 0.000 description 59
- 238000007906 compression Methods 0.000 description 59
- 239000002800 charge carrier Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种CMOS器件钝化层形成方法，包括：提供半导体基体，所述半导体基体包含至少一个第一晶体管和至少一个第二晶体管；形成第一应力膜层，并形成第一应力体；去除覆盖第二晶体管的第一应力膜层；形成第二应力膜层，并形成第二应力体；形成覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐的牺牲层；形成图形化的抗蚀剂层；以所述抗蚀剂层为掩膜，去除部分牺牲层和第二应力膜层；去除所述抗蚀剂层；以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层。可使具有不同应力类型的钝化层间交界处的平滑度满足工艺要求。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种CMOS器件钝化层形成方法。
背景技术
当前，业界已公知，存在下述的压电阻效应：在半导体膜层中产生应力，可造成膜层内晶格间隔发生变化，继而导致能带结构发生变化，进而使载流子迁移率发生变化。载流子迁移率是变大还是变小，根据衬底的面方向、载流子的移动方向和应力类型的差别而不同，所述应力类型包含拉应力和压应力。例如，在以(100)面为主面的硅衬底内，在载流子的移动方向为(011)方向时，在载流子为电子的情况下，如果在沟道区的电子移动的方向上产生拉应力，则载流子的迁移率提高；在载流子为空穴的情况下，如果在沟道区的空穴移动的方向上产生压缩应力，则载流子的迁移率提高；载流子的迁移率提高的比例与应力的大小相关。
由此，业界普遍采用对半导体膜层施加应力的工艺，以提高载流子迁移率，进而提高晶体管等的工作速度。
2005年5月4日公开的公告号为“CN1292472C”的中国专利中提供了一种用于调节半导体器件的载流子迁移率的结构和方法，通过在NMOS或PMOS晶体管表面形成不同类型的应力钝化层以提高或调节载流子迁移率。该方法包括：如图1所示，形成第一应力钝化层30，所述第一应力钝化层30覆盖位于所述半导体基底上的NMOS晶体管10和PMOS晶体管20；如图2所示，在所述NMOS晶体管10和PMOS晶体管20之间的第一应力钝化层30表面形成介质层40；如图3所示，去除所述NMOS晶体管10或PMOS晶体管20上的第一应力钝化层30和介质层40；如图4所示，沉积第二应力钝化层50，所述第二应力钝化层50覆盖所述第一应力钝化层30、介质层40和PMOS晶体管20/NMOS晶体管10。
然而，实际生产发现，如图5所示，在经历后续去除部分所述第二应力钝化层及介质层，以形成CMOS器件钝化层的步骤后，在所述第一应力钝化层和第二应力钝化层的接合部形成有凸起60，影响后续工艺的进行。如何去除所述凸起60，以使具有不同应力类型的钝化层间交界处的平滑度满足工艺要求，成为本领域技术人员亟待解决的首要问题。
发明内容
本发明提供了一种CMOS器件形成方法，可使具有不同应力类型的钝化层间交界处的平滑度满足工艺要求。
本发明提供的一种CMOS器件钝化层形成方法，包括：
提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管；
形成覆盖所述第一晶体管和第二晶体管的第一应力膜层，并在所述第一晶体管上形成第一应力体；
去除覆盖第二晶体管的第一应力膜层；
形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，并在所述第二晶体管上形成第二应力体；
形成牺牲层，所述牺牲层覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐；
形成图形化的抗蚀剂层，抗蚀剂层图形包含所述第一应力体和第二应力体的上表面图形，且位于所述第一应力体和第二应力体的正上方；
以所述抗蚀剂层为掩膜，以覆盖所述第一应力膜层的第二应力膜层为刻蚀停止层，去除部分牺牲层和第二应力膜层；
去除所述抗蚀剂层；
以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层。
可选地，所述应力膜层材料为氮化硅；可选地，所述牺牲层材料为BARC；可选地，去除牺牲层和第二应力膜层的方法为ICP刻蚀技术；可选地，去除牺牲层和第二应力膜层的工艺参数包括：压力范围为2～10M毫米汞柱；可选地，去除牺牲层和第二应力膜层的工艺参数包括：ICP功率范围为200～1000瓦；可选地，去除牺牲层和第二应力膜层的工艺参数包括：偏压范围为100～500V；可选地，去除牺牲层和第二应力膜层的工艺参数包括：反应气体氟烷的流量范围为50～500sccm；可选地，去除牺牲层和第二应力膜层的工艺参数包括：反应气体二氟甲烷的流量范围为5～50sccm。
本发明提供的一种CMOS器件钝化层形成方法，包括：
提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管；
形成覆盖所述第一晶体管和第二晶体管的第一应力膜层，并在所述第一晶体管上形成第一应力体；
去除覆盖第二晶体管的第一应力膜层；
形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，并在所述第二晶体管上形成第二应力体；
形成牺牲层，所述牺牲层覆盖所述第二应力膜层，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域；
平整化所述牺牲层至覆盖所述第一应力体的第二应力膜层；
去除覆盖所述第一应力体的第二应力膜层；
形成图形化的抗蚀剂层，所述抗蚀剂层覆盖所述第一应力体和第二应力体的上表面；
以所述抗蚀剂层为掩膜，去除所述第一应力体和第二应力体之间的牺牲层和第二应力膜层；
去除所述抗蚀剂层。
可选地，所述应力膜层材料为氮化硅；可选地，所述牺牲层材料为BARC；可选地，去除牺牲层和第二应力膜层的方法为ICP刻蚀技术；可选地，去除牺牲层和第二应力膜层的工艺参数包括：反应腔内压力范围为2～10M毫米汞柱；可选地，去除牺牲层和第二应力膜层的工艺参数包括：ICP功率范围为200～1000瓦；可选地，去除牺牲层和第二应力膜层的工艺参数包括：偏压范围为100～500V；可选地，去除牺牲层和第二应力膜层的工艺参数包括：反应气体氟烷的流量范围为50～500sccm；可选地，去除牺牲层和第二应力膜层的工艺参数包括：反应气体二氟甲烷的流量范围为5～50sccm。
与现有技术相比，本发明具有以下优点：
本发明提供的CMOS器件钝化层形成方法，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管，通过在形成覆盖第一晶体管和第二晶体管的第一应力膜层后，在第一晶体管上形成第一应力体；随后，去除覆盖第二晶体管的第一应力膜层；继而，形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，以在所述第二晶体管上形成第二应力体；进而，形成牺牲层，所述牺牲层覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐；随后，形成图形化的抗蚀剂层，抗蚀剂层图形包含所述第一应力体和第二应力体的上表面图形，且位于所述第一应力体和第二应力体的正上方；再后，以所述抗蚀剂层为掩膜，以覆盖所述第一应力膜层的第二应力膜层为刻蚀停止层，去除部分牺牲层和第二应力膜层；继而，去除所述抗蚀剂层；最后，以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层；即，通过形成牺牲层，填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐，继而，同步去除所述第二应力体和第一应力体间的牺牲层和第二应力膜层，可使CMOS器件钝化层内具有不同应力类型的应力膜层交界处的平滑度满足工艺要求；
本发明提供的CMOS器件钝化层形成方法，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管，通过形成覆盖所述第一晶体管和第二晶体管的第一应力膜层后，在所述第一晶体管上形成第一应力体；随后，去除覆盖第二晶体管的第一应力膜层；再后，形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，在所述第二晶体管上形成第二应力体；而后，形成牺牲层，所述牺牲层覆盖所述第二应力膜层，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域；继而，平整化所述牺牲层至覆盖所述第一应力体的第二应力膜层；进而，去除覆盖所述第一应力体的第二应力膜层；随后，形成图形化的抗蚀剂层，所述抗蚀剂层覆盖所述第一应力体和第二应力体的上表面；再后，以所述抗蚀剂层为掩膜，去除所述第一应力体和第二应力体之间的牺牲层和第二应力膜层；最后，去除所述抗蚀剂层；即，通过形成牺牲层，填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐，继而，同步去除所述第二应力体和第一应力体间的牺牲层和第二应力膜层，可使CMOS器件钝化层内具有不同应力类型的应力膜层交界处的平滑度满足工艺要求。
附图说明
图1为说明现有技术中形成第一应力钝化层后的半导体基体结构示意图；
图2为说明现有技术中在第一应力钝化层表面形成介质层后的半导体基体结构示意图；
图3为说明现有技术中去除覆盖部分半导体基体的介质层及第一应力钝化层后的半导体基体结构示意图；
图4为说明现有技术中在去除覆盖部分半导体基体的介质层及第一应力膜后的半导体基体上形成第二应力钝化层后的半导体基体结构示意图；
图5为说明现有技术中形成包含第一应力膜和第二应力膜后的半导体基体结构示意图；
图6为说明本发明第一实施例的形成CMOS器件钝化层的流程示意图；
图7为说明本发明第一实施例的半导体基体结构示意图；
图8为说明本发明第一实施例的形成拉应力膜层后的半导体基体结构示意图；
图9为说明本发明第一实施例的去除覆盖部分半导体基体的拉应力膜层后的半导体基体结构示意图；
图10为说明本发明第一实施例的形成压应力膜层后的半导体基体结构示意图；
图11为说明本发明第一实施例的形成牺牲层后的半导体基体结构示意图；
图12为说明本发明第一实施例的形成图形化的抗蚀剂层后的半导体基体结构示意图；
图13为说明本发明第一实施例的去除部分牺牲层和拉应力膜层后的半导体基体结构示意图；
图14为说明本发明第一实施例的去除抗蚀剂层后的半导体基体结构示意图；
图15为说明本发明第一实施例的去除牺牲层和部分拉应力膜层后的半导体基体结构示意图；
图16为说明本发明第三实施例的形成CMOS器件钝化层的流程示意图；
图17为说明本发明第三实施例的半导体基体结构示意图；
图18为说明本发明第三实施例的形成拉应力膜层后的半导体基体结构示意图；
图19为说明本发明第三实施例的去除覆盖部分半导体基体的拉应力膜层后的半导体基体结构示意图；
图20为说明本发明第三实施例的形成压应力膜层后的半导体基体结构示意图；
图21为说明本发明第三实施例的形成牺牲层后的半导体基体结构示意图；
图22为说明本发明第三实施例的平整化所述牺牲层至覆盖所述拉应力体的压应力膜层后的半导体基体结构示意图；
图23为说明本发明第三实施例的去除覆盖所述拉应力体的压应力膜层后的半导体基体结构示意图；
图24为说明本发明第三实施例的形成图形化的抗蚀剂层后的半导体基体结构示意图；
图25为说明本发明第三实施例的去除牺牲层和部分压应力膜层后的半导体基体结构示意图；
图26为说明本发明第三实施例的去除抗蚀剂层后的半导体基体结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本文件中，面硅衬底的主面为(100)，载流子的移动方向为(011)。
如图6所示，作为本发明的第一实施例，应用本发明提供的方法形成CMOS器件钝化层的具体步骤包括：
步骤601：提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个NMOS晶体管和至少一个PMOS晶体管。
如图7所示，为了简便起见，图中仅示出NMOS晶体管120和PMOS晶体管140的栅极结构102，所述栅极结构102包含栅极及环绕栅极的侧墙(offset spacer)，而未示出其源极和漏极、以及栅极氧化层和衬底中的STI隔离沟槽。CMOS器件位于半导体衬底100上，所述CMOS器件包括至少一个NMOS晶体管120和至少一个PMOS晶体管140，衬底包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。所述栅极可包含多晶硅，还可包含金属硅化物。
步骤602：如图8所示，形成覆盖所述NMOS晶体管120和PMOS晶体管140的拉应力膜层200，并在所述NMOS晶体管120上形成拉应力体210。
形成所述拉应力膜层200后，在器件包含的晶体管内的导电沟道中具有拉应力。所述拉应力膜层200材料可为氮化硅。所述拉应力膜层200的厚度根据产品要求及工艺条件确定。
已有研究表明，在载流子为电子的情况下，如果在导电沟道内的电子移动的方向上产生拉应力，则载流子的迁移率提高；在载流子为空穴的情况下，如果在沟道区的空穴移动的方向上产生压应力，则载流子的迁移率提高，且载流子的迁移率提高的比例与应力的大小相关；即，上述形成的拉应力膜层仅可用以提高NMOS晶体管内的电子迁移率，而对提高PMOS晶体管内的空穴迁移率少有改善。为提高PMOS晶体管内的空穴迁移率，需在去除覆盖PMOS晶体管的拉应力膜层后，形成压应力膜层覆盖所述PMOS晶体管。
所述拉应力体210包含所述NMOS晶体管120内的栅极结构及包围所述栅极结构的所述拉应力膜层。
步骤603：如图9所示，去除覆盖PMOS晶体管140的拉应力膜层200。
去除覆盖PMOS晶体管140的拉应力膜层200的工艺可选用任何现有的干式刻蚀方法或湿式刻蚀方法，在此不再赘述。
步骤604：如图10所示，形成覆盖所述拉应力膜层200和PMOS晶体管140的压应力膜层300，并在所述PMOS晶体管140上形成压应力体310。
形成所述压应力膜层300后，在器件包含的晶体管内的导电沟道中具有压应力。所述压应力膜层300材料可为氮化硅。
所述压应力体310包含所述PMOS晶体管内的栅极结构及包围所述栅极结构的所述压应力膜层300。
步骤605：如图11所示，形成牺牲层400，所述牺牲层400覆盖所述压应力体310，并填充所述压应力体310与已覆盖所述压应力膜层300的拉应力体210间的间隔区域，且所述牺牲层400表面与覆盖压应力膜层300后的拉应力体210上表面平齐。
本文件内，术语“平齐”意指两膜层间高度差满足工艺要求，即两膜层间的高度差在选定工艺条件下可被忽略。
所述牺牲层材料可为BARC。
步骤606：如图12所示，形成图形化的抗蚀剂层500，形成的抗蚀剂层500图形包含所述拉应力体210和压应力体310的上表面图形，且位于所述拉应力体210和压应力体310的正上方。
实践中，所述形成图形化的抗蚀剂层的过程包含所述抗蚀剂层的涂覆、烘干、光刻、曝光及检测等步骤，相关工艺可应用各种传统的方法，应用的所述抗蚀剂层可选用任何可应用于半导体制程中的抗蚀剂材料，在此均不再赘述。
步骤607：如图13所示，以所述抗蚀剂层为掩膜，以覆盖所述拉应力膜层200的压应力膜层300为刻蚀停止层，去除部分牺牲层400和压应力膜层300。
可采用电导耦合等离子体(ICP，Inductive Coupled Plasma)刻蚀技术去除部分牺牲层和拉应力膜层。
涉及的工艺参数包括：反应腔内压力范围为2～10M毫米汞柱(Torr)；ICP功率范围为200～1000瓦(W)；偏压(Bias)范围为100～500V；反应气体氟烷(CF4)的流量范围为50～500sccm；反应气体二氟甲烷(CH2F2)的流量范围为5～50sccm。
步骤608：如图14所示，去除所述抗蚀剂层500。
去除所述抗蚀剂层的工艺可采用任何现有的方法，如氧气灰化法等。
步骤609：如图15所示，以所述拉应力膜层200为刻蚀停止层，去除牺牲层400和部分压应力膜层300。
可采用电导耦合等离子体(ICP，Inductive Coupled Plasma)刻蚀技术去除部分牺牲层和拉应力膜层。
涉及的工艺参数包括：反应腔内压力范围为2～10M毫米汞柱(Torr)；ICP功率范围为200～1000瓦(W)；偏压(Bias)范围为100～500V；反应气体氟烷(CF4)的流量范围为50～500sccm；反应气体二氟甲烷(CH2F2)的流量范围为5～50sccm。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。
作为本发明的第二实施例，应用本发明提供的方法形成CMOS器件钝化层的具体步骤包括：
首先，提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个NMOS晶体管和至少一个PMOS晶体管。
随后，形成覆盖所述NMOS晶体管和PMOS晶体管的压应力膜层，并在所述PMOS晶体管上形成压应力体。
再后，去除覆盖NMOS晶体管的所述压应力膜层。
继而，形成覆盖所述压应力膜层和NMOS晶体管的拉应力膜层，并在所述NMOS晶体管上形成拉应力体。
进而，形成牺牲层，所述牺牲层覆盖所述拉应力体，并填充所述拉应力体与已覆盖所述拉应力膜层的压应力体间的间隔区域，且所述牺牲层表面与覆盖拉应力膜层后的压应力体上表面平齐。
随后，形成图形化的抗蚀剂层，形成的抗蚀剂层图形包含所述压应力体和拉应力体的上表面图形，且位于所述压应力体和拉应力体的正上方。
再后，以所述抗蚀剂层为掩膜，以覆盖所述压应力膜层的拉应力膜层为刻蚀停止层，去除部分牺牲层和拉应力膜层。
继而，去除所述抗蚀剂层。
最后，以所述压应力膜层为刻蚀停止层，去除牺牲层和部分拉应力膜层。
采用本发明提供的CMOS器件钝化层形成方法，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管，通过在形成覆盖第一晶体管和第二晶体管的第一应力膜层后，在第一晶体管上形成第一应力体；随后，去除覆盖第二晶体管的第一应力膜层；继而，形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，以在所述第二晶体管上形成第二应力体；进而，形成牺牲层，所述牺牲层覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐；随后，形成图形化的抗蚀剂层，抗蚀剂层图形包含所述第一应力体和第二应力体的上表面图形，且位于所述第一应力体和第二应力体的正上方；再后，以所述抗蚀剂层为掩膜，以覆盖所述第一应力膜层的第二应力膜层为刻蚀停止层，去除部分牺牲层和第二应力膜层；继而，去除所述抗蚀剂层；最后，以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层，可使CMOS器件钝化层内具有不同应力类型的应力膜层交界处的平滑度满足工艺要求。
如图16所示，作为本发明的第三实施例，应用本发明提供的方法形成CMOS器件钝化层的步骤包括：
步骤1601：如图17所示，提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个NMOS晶体管122和至少一个PMOS晶体管142。
为了简便起见，图中仅示出NMOS晶体管122和PMOS晶体管142的栅极结构112，所述栅极结构112包含栅极及环绕栅极的侧墙(offset spacer)，而未示出其源极和漏极、以及栅极氧化层和衬底中的STI隔离沟槽。CMOS器件位于半导体衬底110上，所述CMOS器件包括至少一个NMOS晶体管122和至少一个PMOS晶体管142，半导体衬底110包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。所述栅极可包含多晶硅，还可包含金属硅化物。
步骤1602：如图18所示，形成覆盖所述NMOS晶体管122和PMOS晶体管142的拉应力膜层220，并在所述NMOS晶体管122上形成拉应力体212。
形成所述拉应力膜层220后，在器件包含的晶体管内的导电沟道中具有拉应力。所述拉应力膜220层材料可为氮化硅。所述拉应力膜层220的厚度根据产品要求及工艺条件确定。
所述拉应力体212包含所述NMOS晶体管内的栅极结构及包围所述栅极结构的所述拉应力膜层220。
步骤1603：如图19所示，去除覆盖PMOS晶体管142的拉应力膜层220。
步骤1604：如图20所示，形成覆盖所述拉应力膜层220和PMOS晶体管142的压应力膜层320，并在所述PMOS晶体管142上形成压应力体312。
形成所述压应力膜层320后，在器件包含的晶体管内的导电沟道中具有压应力。所述压应力膜层320材料可为氮化硅。
所述压应力体312包含所述PMOS晶体管内的栅极结构及包围所述栅极结构的所述压应力膜层320。
步骤1605：如图21所示，形成牺牲层420，所述牺牲层420覆盖所述压应力膜层320，并填充所述压应力体312和已覆盖压应力膜层320的拉应力体212间的间隔区域。
所述牺牲层420材料可为BARC。
步骤1606：如图22所示，平整化所述牺牲层420至覆盖所述拉应力体212的压应力膜层320。
步骤1607：如图23所示，去除覆盖所述拉应力体212的压应力膜层320。
步骤1608：如图24所示，形成图形化的抗蚀剂层520，所述抗蚀剂层520覆盖所述拉应力体212和压应力体312的上表面。
步骤1609：如图25所示，以所述抗蚀剂层520为掩膜，去除所述拉应力体212和压应力体312之间的牺牲层420和部分压应力膜层320。
可采用电导耦合等离子体(ICP，Inductive Coupled Plasma)刻蚀技术去除部分牺牲层和拉应力膜层。
涉及的工艺参数包括：反应腔内压力范围为2～10M毫米汞柱(Torr)；ICP功率范围为200～1000瓦(W)；偏压(Bias)范围为100～500V；反应气体氟烷(CF4)的流量范围为50～500s ccm；反应气体二氟甲烷(CH2F2)的流量范围为5～50sccm。
步骤1610：如图26所示，去除所述抗蚀剂层520。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。
作为本发明的第四实施例，应用本发明提供的方法形成CMOS器件钝化层的步骤包括：
首先，提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个NMOS晶体管和至少一个PMOS晶体管。
随后，形成覆盖所述NMOS晶体管和PMOS晶体管的压应力膜层，并在所述PMOS晶体管上形成压应力体。
再后，去除覆盖NMOS晶体管的所述压应力膜层。
继而，形成覆盖所述压应力膜层和NMOS晶体管的拉应力膜层，并在所述NMOS晶体管上形成拉应力体。
进而，形成牺牲层，所述牺牲层覆盖所述拉应力膜层，并填充所述拉应力体和已覆盖拉应力膜层的压应力体间的间隔区域。
随后，平整化所述牺牲层至覆盖所述压应力体的拉应力膜层。
再后，去除覆盖所述压应力体的拉应力膜层。
而后，形成图形化的抗蚀剂层，所述抗蚀剂层覆盖所述压应力体和拉应力体的上表面。
然后，以所述抗蚀剂层为掩膜，去除所述压应力体和拉应力体之间的牺牲层和部分拉应力膜层。
最后，去除所述抗蚀剂层。
采用本发明提供的CMOS器件钝化层形成方法，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管，通过形成覆盖所述第一晶体管和第二晶体管的第一应力膜层后，在所述第一晶体管上形成第一应力体；随后，去除覆盖第二晶体管的第一应力膜层；再后，形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，在所述第二晶体管上形成第二应力体；而后，形成牺牲层，所述牺牲层覆盖所述第二应力膜层，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域；继而，平整化所述牺牲层至覆盖所述第一应力体的第二应力膜层；进而，去除覆盖所述第一应力体的第二应力膜层；随后，形成图形化的抗蚀剂层，所述抗蚀剂层覆盖所述第一应力体和第二应力体的上表面；再后，以所述抗蚀剂层为掩膜，去除所述第一应力体和第二应力体之间的牺牲层和第二应力膜层；最后，去除所述抗蚀剂层，可使CMOS器件钝化层内具有不同应力类型的应力膜层交界处的平滑度满足工艺要求。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (18)
1.一种CMOS器件钝化层形成方法，其特征在于，包括：
提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管；
形成覆盖所述第一晶体管和第二晶体管的第一应力膜层，并在所述第一晶体管上形成第一应力体；
去除覆盖第二晶体管的第一应力膜层；
形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，并在所述第二晶体管上形成第二应力体；
形成牺牲层，所述牺牲层覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐；
形成图形化的抗蚀剂层，抗蚀剂层图形包含所述第一应力体和第二应力体的上表面图形，且位于所述第一应力体和第二应力体的正上方；
以所述抗蚀剂层为掩膜，以覆盖所述第一应力膜层的第二应力膜层为刻蚀停止层，去除部分牺牲层和第二应力膜层；
去除所述抗蚀剂层；
以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层。
2.根据权利要求1所述的CMOS器件钝化层形成方法，其特征在于：所述应力膜层材料为氮化硅。
3.根据权利要求1所述的CMOS器件钝化层形成方法，其特征在于：所述牺牲层材料为BARC。
4.根据权利要求1所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的方法为ICP刻蚀技术。
5.根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：压力范围为2～10M毫米汞柱。
6.根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：ICP功率范围为200～1000瓦。
7.根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：偏压范围为100～500V。
8.根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：反应气体氟烷的流量范围为50～500sccm。
9.根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：反应气体二氟甲烷的流量范围为5～50sccm。
10.一种CMOS器件钝化层形成方法，其特征在于，包括：
提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管；
形成覆盖所述第一晶体管和第二晶体管的第一应力膜层，并在所述第一晶体管上形成第一应力体；
去除覆盖第二晶体管的第一应力膜层；
形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，并在所述第二晶体管上形成第二应力体；
形成牺牲层，所述牺牲层覆盖所述第二应力膜层，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域；
平整化所述牺牲层至覆盖所述第一应力体的第二应力膜层；
去除覆盖所述第一应力体的第二应力膜层；
形成图形化的抗蚀剂层，所述抗蚀剂层覆盖所述第一应力体和第二应力体的上表面；
以所述抗蚀剂层为掩膜，去除所述第一应力体和第二应力体之间的牺牲层和第二应力膜层；
去除所述抗蚀剂层。
11.根据权利要求10所述的CMOS器件钝化层形成方法，其特征在于：所述应力膜层材料为氮化硅。
12.根据权利要求10所述的CMOS器件钝化层形成方法，其特征在于：所述牺牲层材料为BARC。
13.根据权利要求10所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的方法为ICP刻蚀技术。
14.根据权利要求13所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：压力范围为2～10M毫米汞柱。
15.根据权利要求13所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：ICP功率范围为200～1000瓦。
16.根据权利要求13所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：偏压范围为100～500V。
17.根据权利要求13所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：反应气体氟烷的流量范围为50～500sccm。
18.根据权利要求13所述的CMOS器件钝化层形成方法，其特征在于：去除牺牲层和第二应力膜层的工艺参数包括：反应气体二氟甲烷的流量范围为5～50sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100421532A CN100561713C (zh) | 2007-06-18 | 2007-06-18 | Cmos器件钝化层形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100421532A CN100561713C (zh) | 2007-06-18 | 2007-06-18 | Cmos器件钝化层形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101330054A true CN101330054A (zh) | 2008-12-24 |
| CN100561713C CN100561713C (zh) | 2009-11-18 |
Family
ID=40205768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100421532A Expired - Fee Related CN100561713C (zh) | 2007-06-18 | 2007-06-18 | Cmos器件钝化层形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561713C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683284A (zh) * | 2012-05-04 | 2012-09-19 | 上海华力微电子有限公司 | 一种形成双应力层的方法 |
| CN109987576A (zh) * | 2013-03-11 | 2019-07-09 | 台湾积体电路制造股份有限公司 | 具有覆盖结构的mems器件结构 |
-
2007
- 2007-06-18 CN CNB2007100421532A patent/CN100561713C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683284A (zh) * | 2012-05-04 | 2012-09-19 | 上海华力微电子有限公司 | 一种形成双应力层的方法 |
| CN109987576A (zh) * | 2013-03-11 | 2019-07-09 | 台湾积体电路制造股份有限公司 | 具有覆盖结构的mems器件结构 |
| CN109987576B (zh) * | 2013-03-11 | 2021-10-29 | 台湾积体电路制造股份有限公司 | 一种用于形成集成电路器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100561713C (zh) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553716B2 (en) | Formation of a bottom source-drain for vertical field-effect transistors | |
| US7494882B2 (en) | Manufacturing a semiconductive device using a controlled atomic layer removal process | |
| US7105431B2 (en) | Masking methods | |
| US9373535B2 (en) | T-shaped fin isolation region and methods of fabrication | |
| US7670934B1 (en) | Methods for fabricating MOS devices having epitaxially grown stress-inducing source and drain regions | |
| US20080220579A1 (en) | Stress enhanced mos transistor and methods for its fabrication | |
| US20140213033A1 (en) | Methods for fabricating electrically-isolated finfet semiconductor devices | |
| CN101330053B (zh) | 互补金属氧化物半导体器件应力层的形成方法 | |
| CN101393894A (zh) | 半导体器件及其制造方法 | |
| JP2008527692A5 (zh) | ||
| JP2012504326A (ja) | 基板全域にわたって高められた均一性を有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ | |
| US20090325106A1 (en) | Method for Implant Imaging with Spin-on Hard Masks | |
| CN101894799B (zh) | 提高nmos晶体管电子迁移率的方法 | |
| CN101330054A (zh) | Cmos器件钝化层形成方法 | |
| CN101330052A (zh) | Cmos器件应力膜的形成方法 | |
| CN101577251B (zh) | Cmos器件钝化层形成方法 | |
| CN103681501A (zh) | 一种半导体器件的制造方法 | |
| CN101937879B (zh) | 锗硅Bi-CMOS器件制备工艺 | |
| CN104362096A (zh) | SiGe源漏MOS器件制造方法 | |
| CN102487016A (zh) | 晶体管制作方法 | |
| CN100499079C (zh) | Cmos器件应力膜的形成方法 | |
| KR100835430B1 (ko) | 반도체 소자의 듀얼 게이트 전극 형성 방법 | |
| CN100517652C (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
| CN100514579C (zh) | 制作应变硅晶体管的方法 | |
| JP2007324329A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20120214 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120214 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20190618 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |