CN101329380A - 在测试电路组件节点间短路时使用超节点的方法和设备 - Google Patents

在测试电路组件节点间短路时使用超节点的方法和设备 Download PDF

Info

Publication number
CN101329380A
CN101329380A CNA2007101084964A CN200710108496A CN101329380A CN 101329380 A CN101329380 A CN 101329380A CN A2007101084964 A CNA2007101084964 A CN A2007101084964A CN 200710108496 A CN200710108496 A CN 200710108496A CN 101329380 A CN101329380 A CN 101329380A
Authority
CN
China
Prior art keywords
node
pin
supernode
circuit
short circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101084964A
Other languages
English (en)
Inventor
肯尼思·P·帕克
克里斯·理查德·雅各布森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to CNA2007101084964A priority Critical patent/CN101329380A/zh
Priority to US12/011,884 priority patent/US20080315892A1/en
Publication of CN101329380A publication Critical patent/CN101329380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种测试电路组件节点间短路的方法,其包括解析电路设计数据以识别电路组件的节点的位置数据,以及使用位置数据将其中一些节点分类为一超节点的成员,其中超节点的每个成员不可能与其他任何成员短路。然后通过反复执行i)对包括超节点和电路组件的多个其他节点在内的一组节点中的一特定节点进行激励,和ii)在激励所述特定节点的同时将所述一组节点中至少一个其他节点接地,并监视流经所述特定节点的电流,从而对所述一组节点中的短路进行测试。当对超节点进行激励或接地时,所有作为所述超节点成员的节点都被激励或接地。如果通过被激励的节点之一检测到了电流,则指示电路组件有缺陷。还公开了其他实施例。

Description

在测试电路组件节点间短路时使用超节点的方法和设备
技术领域
本发明涉及对电路组件的节点之间的短路进行测试的方法和设备。
背景技术
在线测试仪(in-circuit tester)可以执行短路测试,以搜索印刷电路板(PCB)的节点之间不希望的连接(短路)。这样做的一种方法是通过具有“搜索阶段”和“隔离阶段”的短路测试来进行的。在搜索阶段,PCB的节点中的每一个在其他所有节点接地时被激励。如果在对一特定节点进行激励时检测到电流,则进入隔离阶段。在隔离阶段,再次对所述特定节点进行激励,但同时将该PCB的节点的不同的子集接地。隔离阶段常常实现二进制分割(chop)算法,其中先前接地的节点中的一半开路,一半仍闭合,依此类推,直到隔离出一对短路节点。这种短路测试的更多细节可以在D.Gizopoulos编著的题为“Electronic Testing Methodologies”(Springer-Verlag,2005)的书的第11章找到。
发明内容
在本发明的一方面中,公开了一种用于测试电路组件中的短路的方法,该方法包括:对电路设计数据进行解析,以识别电路组件的节点的位置数据;使用所述位置数据,将所述节点中的一些节点分类为一超节点的成员,其中所述超节点的每个成员不可能与所述超节点的其他任何成员短路;对一组节点中的短路进行测试,所述的一组节点包括所述超节点和所述电路组件的多个其他节点,所述测试是通过反复地执行以下操作来进行的:i)对所述一组节点中的一个特定节点进行激励,以及ii)在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的至少一个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流,其中对所述超节点进行激励或接地包括对所有作为所述超节点成员的节点进行激励或接地;以及如果通过所述被激励的节点之一检测到了电流,则指示所述电路组件有缺陷。
在本发明的另一方面中,公开了一种用于测试电路组件中的短路的方法,该方法包括:对电路设计数据进行解析,以识别电路组件的节点的位置数据;使用所述位置数据,将所述节点中的一些节点分类为一个或多个超节点的成员,其中一特定超节点的每个成员不可能与该特定超节点的其他任何成员短路;对一组节点中的短路进行测试,所述的一组节点包括所述一个或多个超节点和所述电路组件的未被包括在超节点中的任何节点,所述测试是通过反复地执行以下操作来进行的:i)对所述一组节点中的一个特定节点进行激励,以及ii)在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的至少一个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流,其中对超节点进行激励或接地包括对所有作为该超节点成员的节点进行激励或接地;以及如果通过所述被激励的节点之一检测到了电流,则指示所述电路组件有缺陷。
在本发明的另一方面中,公开了一种用于对电路组件的节点间的短路进行测试的设备,该设备包括计算机系统和电路测试仪,计算机系统被配置为i)对电路设计数据进行解析,以识别电路组件的节点的位置数据,以及ii)使用所述位置数据,将所述节点中的一些节点分类为一个或多个超节点的成员,其中一特定超节点的每个成员不可能与所述特定超节点的其他任何成员短路;电路测试仪被配置为对一组节点中的短路进行测试,所述的一组节点包括所述一个或多个超节点和所述电路组件的未被包括在超节点中的任何节点,所述测试是通过反复地执行以下操作来进行的:i)对所述一组节点中的一个特定节点进行激励,以及ii)在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的至少一个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流,其中对超节点进行激励或接地包括对所有作为该超节点成员的节点进行激励或接地;以及如果通过所述被激励的节点之一检测到了电流,则指示所述电路组件有缺陷。
附图说明
在附图中示出了本发明的说明性实施例,在附图中:
图1示出了测试电路组件节点间短路的第一示例性方法;
图2示出了测试电路组件节点间短路的第二示例性方法;
图3示出了用于将节点分类为一个或多个超节点的成员的示例性方法;
图4示出了可以使用图1-图3所示的方法进行短路测试的示例性电路组件的一部分;
图5示出了测试一组节点中的短路的示例性方法;以及
图6示出了用于实现图1、2、3和5所示的方法的示例性设备。
具体实施方式
首先,应当注意的是,在以下的描述中,不同附图中出现的相似的标号指的是相似的元件/特征。因此,通常出现在不同附图中的相似的元件/特征将不会被针对每幅附图而详细描述。
图1示出了测试电路组件(例如印刷电路板或多芯片模块)节点间短路的示例性方法100。根据方法100,对电路设计数据进行解析,以识别电路组件的各个节点的位置数据(在框102)。然后,使用位置数据将节点中的一些分类成一超节点(supernode)的成员,其中超节点的每个成员不可能与该超节点的其他任何成员短路(在框104)。然后,对一组节点进行短路测试,所述的一组节点包括所述超节点和电路组件的多个其他节点(在框106)。所述短路测试是通过反复进行以下操作来进行的:i)对所述一组节点中的一个特定节点进行激励,以及ii)在对该特定节点进行激励的同时,将所述一组节点中的至少一个其他节点接地,并监视流经所述特定节点的电流。如果通过被激励的节点之一检测到了电流,则指示电路组件有缺陷(在框108)。
方法100的优势在于,它减少了需要进行短路测试的节点数目。例如,如果一个电路组件具有500个节点,但电路组件的位置数据表明100个节点中的每一个不可能与这100个节点中其他任何一个短路,则这100个节点可以被编组成一个“超节点”以进行短路测试,从而将需要进行短路测试的节点数目从500个减少到401个。结果,提高了短路测试的吞吐量。
在一个实施例中,方法100可被修改以将不同的节点分类为不同超节点的成员,从而进一步减少需要进行短路测试的节点的数目。例如,如图2所示,方法200可以包括对电路设计数据进行解析,以识别电路组件的节点的位置数据(在框202)。然后,使用位置数据将节点中的一些分类成一个或多个超节点的成员,其中一个特定超节点的每个成员不可能与该特定超节点的其他任何成员短路(在框204)。然后,对一组节点进行短路测试,所述一组节点包括所述一个或多个超节点,还包括电路组件的未被包括在超节点中的任何节点(如果这样的节点存在的话)(在框206)。所述短路测试是通过反复进行以下操作来进行的:i)对所述一组节点中的一个特定节点进行激励,以及ii)在对特定节点进行激励的同时,将所述一组节点中的至少一个其他节点接地,并监视流经所述特定节点的电流。如果通过被激励的节点之一检测到了电流,则指示出电路组件有缺陷(在框208)。
注意,由方法100和200激励或接地的节点可以包括超节点。如果对一超节点进行激励,则其所有成员节点都被激励。如果一超节点接地,则其所有成员节点都接地。
用来将节点编组成超节点的位置数据可以具有各种形式,包括如下形式:耦合到节点的器件管脚的坐标;耦合到节点的电气路径(例如信号、电源或接地路径)的布线信息;以及关于组件布置的信息。一般而言,在实体上彼此远离的节点不可能短路。然而,怎样才被认为“在实体上远离”的参数可能取决于诸如以下因素而不同:用来制造电路组件的工艺;以及电路组件上节点的密度。
典型地,最常见的短路原因是管脚间的焊料桥(solder bridge)。因此,在方法100、200的一些实施例中,使用器件管脚的坐标(即位置数据)以及关于管脚和节点间的关联的信息,来将节点分类成一个或多个超节点的成员。图3示出了这样做的一种方法,但这样做的方法有很多。
方法300(图3)开始于对“管脚对”的识别,所述“管脚对”的管脚i)间距不大于所定义的短路半径,但ii)与不同的节点相关联。参见框302。因此,识别出的管脚对表示节点间短路的可能位置。方法300使用识别出的管脚对以及关于管脚和节点间的关联的信息,来识别未通过任何管脚对而联系起来的“节点对”。参见框304。因此,所述节点对是不可能短路的节点对。
识别了不可能短路的节点对之后,方法300将电路组件的节点中的一些节点分类为一个或多个超节点的成员(在框306)。这是通过以下操作来完成的:将其中一个节点对的节点分类为一个新的超节点的成员,然后基于先前识别出的“节点对”,向该新的超节点添加不可能与任何已经是该新的超节点成员的节点短路的任何节点。参见框308、310。然后,可以反复地重复步骤308和310,直到已将尽可能多的节点编组成超节点。
在用于将节点分类为超节点成员的方法300的一个实施例(图3)中,从识别出的管脚对中排除已被证明无短路的管脚对。从而,即使两个管脚位于所定义的短路半径之内,当它们已被证明无短路时,也可以将它们从被识别为可能的短路候选者的管脚对中排除。
在方法300的一些实施例中,可以随机地选择用来开始下一新的超节点的节点对。然而,在其他情况下,初始节点对例如可以基于以下信息来选择:对两个节点在实体上彼此远离的先验知识;或者一个特定节点出现在未通过在实体上靠近的管脚对而联系起来的“节点对”中的频率。或者,一个算法可以试图生成具有不同成员的多个可能的超节点,然后选择将电路组件的最多数目的节点拉进超节点中的一组超节点——从而试图将需要进行短路测试的节点(包括超节点)的数目减少到最小节点数。
图4示出了示例性电路组件400的一部分,该部分具有七个节点402、404、406、408、410、412、414,以及十五个管脚(例如管脚416、418、420)。根据方法400,一个具有短路半径“R”的圆形窗422可以概念性地在组件400上移动,以确定管脚416、418、420中的哪几对彼此位于短路半径之内。例如,当窗422的圆心在管脚418上时,可以看出管脚416距管脚418在短路半径“R”之内,但管脚420不在。然后,确定识别出的管脚对中的管脚属于哪些节点,并识别出未通过任何“管脚对”联系起来的“节点对”。在图4中,未通过任何管脚对联系起来的节点对是402/404、402/408、402/410、402/412、404/408、404/410、404/412、406/410、406/412和408/412。示例性地,从这些节点对中可以形成两个超节点。第一超节点424可以包括节点402、404、408和412。第二超节点426可以包括节点406和410。地节点414由于其遍布的特性而无法被包括在任何超节点中。从而,为了在方法200(图2)下进行短路测试,可以认为电路组件400具有三个节点414、424、426。
注意,图4示出了节点402、404、406、408、410、412、414和管脚416、418、420的二维阵列。然而,许多电路组件的节点和管脚可以出现在电路组件的一面或两面上(例如,在印刷电路板的一面或两面上)。结果,方法100和200(图1和图2)所考虑的位置数据不应被限制为x-y位置数据,而是可以包括x-y-z位置数据,以及关于电路组件的哪些节点和管脚从电路组件的一面延伸到另一面的信息。
图5示出了测试一组节点中的短路的示例性方法500。方法500包括“搜索阶段”,其中反复地对所述节点中的一些节点进行激励,当对所述节点中的一个特定节点进行激励的同时,将所述一组节点中的多个其他节点接地,并监视流经所述一个特定节点的电流(在框502)。流经该特定节点的电流例如可以通过测量i)与该特定节点串联耦合的已知的负载电阻两端的电压,或ii)与多个接地节点中的每个节点相耦合的多个已知的负载电阻两端的电压来监视。如果在所述多个其他节点接地的同时检测到了流经该特定节点的电流,则可以在“隔离阶段”期间隔离出该特定节点所短路到的(一个或多个)节点,这是通过在i)将所述多个其他节点的不同子集接地,并且ii)监视流经该特定节点的电流的同时对该特定节点进行激励(步骤504)来实现的。这种短路测试的更多细节可以在D.Gizopoulos编著的题为“Electronic Testing Methodologies”(Springer-Verlag,2005)的书的第11章找到。
方法100和200(图1和图2)可以用各种方法指示出电路组件有缺陷。例如,方法100、200可以包括通过在显示屏上显示警告,或者通过触发警告灯,来通知用户部件有缺陷。或者,方法100、200可以让机器人将有缺陷的电路组件移动到有缺陷部件箱。
方法100、200还可以通过生成报告来指示出电路组件有缺陷,所述报告包括关于短路存在于何处或可能存在于何处的更详细的数据。例如,可以生成标识出如下信息的报告:i)一组节点中的哪些节点短路,以及ii)对于每一对短路节点,有一个管脚与该对短路节点中的每个节点相关联的管脚对。
例如,方法100、200可以通过被配置为一起执行方法100或方法200的步骤的计算机系统和电路测试仪来实现。在一个实施例中,计算机系统600(图6)被配置为对电路设计数据进行解析,并识别一个或多个超节点的成员(节点)。然后,诸如在线测试仪之类的电路测试仪602被配置为对被测的电路组件604进行短路测试,并指示出电路组件604是否有缺陷。通常,电路测试仪602将会被耦合到计算机系统600,并由计算机系统600控制。然而,电路测试仪的部分或全部功能可由计算机系统600来实现。例如,计算机系统600可以i)接收指示有缺陷的电路组件的原始数据,然后ii)经由计算机系统600的显示屏传达所述指示,生成报告,或开始短路测试方法的“隔离阶段”。

Claims (21)

1.一种用于测试电路组件中的短路的方法,该方法包括:
对电路设计数据进行解析,以识别电路组件的节点的位置数据;
使用所述位置数据,将所述节点中的一些节点分类为一超节点的成员,其中所述超节点的每个成员不可能与所述超节点的其他任何成员短路;
对一组节点中的短路进行测试,所述的一组节点包括所述超节点和所述电路组件的多个其他节点,所述测试是通过反复地执行以下操作来进行的:i)对所述一组节点中的一个特定节点进行激励,以及ii)在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的至少一个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流,其中对所述超节点进行激励或接地包括对所有作为所述超节点成员的节点进行激励或接地;以及
如果通过所述被激励的节点之一检测到了电流,则指示所述电路组件有缺陷。
2.一种用于测试电路组件中的短路的方法,该方法包括:
对电路设计数据进行解析,以识别电路组件的节点的位置数据;
使用所述位置数据,将所述节点中的一些节点分类为一个或多个超节点的成员,其中一特定超节点的每个成员不可能与该特定超节点的其他任何成员短路;
对一组节点中的短路进行测试,所述的一组节点包括所述一个或多个超节点和所述电路组件的未被包括在超节点中的任何节点,所述测试是通过反复地执行以下操作来进行的:i)对所述一组节点中的一个特定节点进行激励,以及ii)在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的至少一个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流,其中对超节点进行激励或接地包括对所有作为该超节点成员的节点进行激励或接地;以及
如果通过所述被激励的节点之一检测到了电流,则指示所述电路组件有缺陷。
3.如权利要求2所述的方法,其中所述识别出的位置数据包括耦合到所述节点的器件管脚的坐标。
4.如权利要求3所述的方法,其中使用所述位置数据将所述节点中的一些节点分类为一个或多个超节点的成员包括:
使用所述器件管脚的坐标,以及关于管脚和节点之间的关联的信息,来识别下述管脚对,所述管脚对的管脚i)间距不大于所定义的短路半径,并且ii)与不同的节点相关联;
使用所述管脚对,以及所述关于管脚和节点之间的关联的信息,来识别未通过所述管脚对中的任何管脚对而联系起来的节点对;以及
通过反复地执行如下操作,将所述节点中的一些节点分类为所述一个或多个超节点的成员,
将所述节点对中的一个节点对的节点分类为一新的超节点的成员;以及
基于所述识别出的节点对,向所述新的超节点添加不可能与任何已经是所述新的超节点的成员的节点短路的任何节点。
5.如权利要求4所述的方法,还包括:
在识别节点对之前,从所述管脚对中将任何已被证明无短路的管脚对排除出去。
6.如权利要求2所述的方法,其中:
对一组节点中的短路进行测试包括,
在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的多个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流;以及
如果在所述多个其他节点接地的同时检测到流经所述特定节点的电流,则通过在i)将所述多个其他节点中的不同的子集接地,以及ii)监视流经所述特定节点的电流的同时对所述特定节点进行激励,从而隔离出与所述特定节点短路的那些节点;并且
指示所述电路组件有缺陷包括标识出所述一组节点中的哪些节点短路。
7.如权利要求6所述的方法,其中所述识别出的位置数据包括耦合到所述节点的器件管脚的坐标,所述方法还包括:
使用所述器件管脚的坐标,以及关于管脚和节点之间的关联的信息,来识别下述管脚对,所述管脚对的管脚i)间距不大于所定义的短路半径,并且ii)与不同的节点相关联;
其中对所述一组节点中的短路进行测试包括,
在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的多个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流;以及
如果在所述多个其他节点接地的同时检测到流经所述特定节点的电流,则通过在i)将所述多个其他节点中的不同的子集接地,以及ii)监视流经所述特定节点的电流的同时对所述特定节点进行激励,从而隔离出与所述特定节点短路的那些节点;并且
其中指示所述电路组件有缺陷包括,对于每一对短路节点,指示有一个管脚与所述一对短路节点中的每个节点相关联的管脚对。
8.如权利要求2所述的方法,其中所述识别出的位置数据包括耦合到所述节点的电气路径的布线信息。
9.如权利要求2所述的方法,其中所述识别出的位置数据包括关于组件布置的信息。
10.如权利要求2所述的方法,还包括使用所述位置数据将所述节点中的一些节点分类为多个超节点的成员。
11.一种用于对电路组件的节点间的短路进行测试的设备,该设备包括:
计算机系统,其被配置为i)对电路设计数据进行解析,以识别电路组件的节点的位置数据,以及ii)使用所述位置数据,将所述节点中的一些节点分类为一个或多个超节点的成员,其中一特定超节点的每个成员不可能与所述特定超节点的其他任何成员短路;以及
电路测试仪,其被配置为,
对一组节点中的短路进行测试,所述的一组节点包括所述一个或多个超节点和所述电路组件的未被包括在超节点中的任何节点,所述测试是通过反复地执行以下操作来进行的:i)对所述一组节点中的一个特定节点进行激励,以及ii)在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的至少一个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流,其中对超节点进行激励或接地包括对所有作为该超节点成员的节点进行激励或接地;以及
如果通过所述被激励的节点之一检测到了电流,则指示所述电路组件有缺陷。
12.如权利要求11所述的设备,其中所述识别出的位置数据包括耦合到所述节点的器件管脚的坐标。
13.如权利要求12所述的设备,其中所述计算机系统被配置为通过如下操作来使用所述位置数据将所述节点中的一些节点分类为所述超节点的成员:
使用所述器件管脚的坐标,以及关于管脚和节点之间的关联的信息,来识别下述管脚对,所述管脚对的管脚i)间距不大于所定义的短路半径,并且ii)与不同的节点相关联;
使用所述管脚对,以及所述关于管脚和节点之间的关联的信息,来识别未通过所述管脚对中的任何管脚对而联系起来的节点对;以及
通过反复地执行如下操作,将所述节点中的一些节点分类为所述一个或多个超节点的成员,
将所述节点对中的一个节点对的节点分类为一新的超节点的成员;以及
基于所述识别出的节点对,向所述新的超节点添加不可能与任何已经是所述新的超节点的成员的节点短路的任何节点。
14.如权利要求13所述的设备,其中所述计算机系统被配置为在识别节点对之前,从所述管脚对中将任何已被证明无短路的管脚对排除出去。
15.如权利要求11所述的设备,其中所述电路测试仪被配置为通过以下操作对所述一组节点中的短路进行测试:
在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的多个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流;以及
如果在所述多个其他节点接地的同时检测到流经所述特定节点的电流,则通过在i)将所述多个其他节点中的不同的子集接地,以及ii)监视流经所述特定节点的电流的同时对所述特定节点进行激励,从而隔离出与所述特定节点短路的那些节点;并且
通过标识出所述一组节点中的哪些节点短路,来指示所述电路组件有缺陷。
16.如权利要求15所述的设备,其中所述识别出的位置数据包括耦合到所述节点的器件管脚的坐标,并且其中:
所述计算机系统被配置为使用所述器件管脚的坐标,以及关于管脚和节点之间的关联的信息,来识别下述管脚对,所述管脚对的管脚i)间距不大于所定义的短路半径,并且ii)与不同的节点相关联;
所述电路测试仪被配置为通过以下操作来测试所述一组节点中的短路,
在对所述一组节点中的所述一个特定节点进行激励的同时,将所述一组节点中的多个其他节点接地,并监视流经所述一组节点中的所述一个特定节点的电流;以及
如果在所述多个其他节点接地的同时检测到流经所述特定节点的电流,则通过在i)将所述多个其他节点中的不同的子集接地,以及ii)监视流经所述特定节点的电流的同时对所述特定节点进行激励,从而隔离出与所述特定节点短路的那些节点;并且
所述电路测试仪被配置为通过对于每一对短路节点,指示有一个管脚与所述一对短路节点中的每个节点相关联的管脚对,从而指示所述电路组件有缺陷。
17.如权利要求11所述的设备,其中所述识别出的位置数据包括耦合到所述节点的电气路径的布线信息。
18.如权利要求11所述的设备,其中所述识别出的位置数据包括关于组件布置的信息。
19.如权利要求11所述的设备,其中所述电路测试仪耦合到所述计算机系统并由所述计算机系统控制。
20.如权利要求11所述的设备,其中所述电路测试仪的功能的至少一部分是由所述计算机系统实现的。
21.如权利要求11所述的设备,其中所述计算机系统被配置为在所述电路测试仪指示出所述电路组件有缺陷时,通过所述计算机系统的显示屏传达所述指示。
CNA2007101084964A 2007-06-19 2007-06-19 在测试电路组件节点间短路时使用超节点的方法和设备 Pending CN101329380A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2007101084964A CN101329380A (zh) 2007-06-19 2007-06-19 在测试电路组件节点间短路时使用超节点的方法和设备
US12/011,884 US20080315892A1 (en) 2007-06-19 2008-01-30 Methods and apparatus using one or more supernodes when testing for shorts between nodes of a circuit assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101084964A CN101329380A (zh) 2007-06-19 2007-06-19 在测试电路组件节点间短路时使用超节点的方法和设备

Publications (1)

Publication Number Publication Date
CN101329380A true CN101329380A (zh) 2008-12-24

Family

ID=40135833

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101084964A Pending CN101329380A (zh) 2007-06-19 2007-06-19 在测试电路组件节点间短路时使用超节点的方法和设备

Country Status (2)

Country Link
US (1) US20080315892A1 (zh)
CN (1) CN101329380A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103529354A (zh) * 2013-10-31 2014-01-22 京东方科技集团股份有限公司 一种电路测试方法及电路测试系统
CN104252259A (zh) * 2013-06-27 2014-12-31 群嘉精密股份有限公司 输入装置检测方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102680850B (zh) * 2012-05-30 2015-08-26 昱鑫科技(苏州)有限公司 一种pcb电气性能测试点的网络分割方法及装置
US9648727B2 (en) * 2015-01-22 2017-05-09 Harris Corporation Fault detection optimized electronic circuit and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104252259A (zh) * 2013-06-27 2014-12-31 群嘉精密股份有限公司 输入装置检测方法
CN104252259B (zh) * 2013-06-27 2017-04-12 群嘉精密股份有限公司 输入装置检测方法
CN103529354A (zh) * 2013-10-31 2014-01-22 京东方科技集团股份有限公司 一种电路测试方法及电路测试系统
CN103529354B (zh) * 2013-10-31 2016-10-05 京东方科技集团股份有限公司 一种电路测试方法及电路测试系统
US9746509B2 (en) 2013-10-31 2017-08-29 Boe Technology Group Co., Ltd. Circuit testing method and circuit testing system

Also Published As

Publication number Publication date
US20080315892A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
EP0930570B1 (en) Interconnect testing through utilization of board topology data
US8049511B2 (en) Method of detecting faulty via holes in printed circuit boards
US4290013A (en) Method of and apparatus for electrical short testing and the like
US20030001561A1 (en) Inspecting apparatus and inspecting method for circuit board
CN110494965B (zh) 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
JP2010185697A (ja) プリント配線板の検査装置及び検査方法
CN101329380A (zh) 在测试电路组件节点间短路时使用超节点的方法和设备
CN101458297A (zh) 一种印刷电路板测试系统及测试方法
US20090091342A1 (en) Node Extender for In-Circuit Test Systems
US20100171510A1 (en) Testing apparatus and testing method
US8248082B2 (en) Method for determining the current return path integrity in an electric device connected or connectable to a further device
US6687884B1 (en) Testing for shorts between interconnect lines in a partially defective programmable logic device
JP3784479B2 (ja) 回路基板検査方法
JPH11101841A (ja) 導電性ペーストスルーホール型両面プリント配線基板及びその電気特性試験装置
JPH10142281A (ja) 回路基板検査方法
US8775883B2 (en) Method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards
JP5213114B2 (ja) 導通検査方法及び導通検査装置
CN110687480A (zh) 一种基于线束绝缘导通配线的检测方法
US6750667B2 (en) Adapting apparatus with detecting and repairing functions and method thereof
CN116165568B (zh) 一种电源电压监控系统、方法、车机及存储介质
Ivanova et al. Machine learning for in-circuit testing of printed circuit board assembly
EP0021560B1 (en) A method of detecting electrical shorts
JP2002131365A (ja) 検査方法及び検査装置
CN1123780C (zh) 筛选ict测试盲点以制造目检罩板的系统与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081224