CN101320710A - 横向dmos装置结构及其制造方法 - Google Patents

横向dmos装置结构及其制造方法 Download PDF

Info

Publication number
CN101320710A
CN101320710A CNA2008101110605A CN200810111060A CN101320710A CN 101320710 A CN101320710 A CN 101320710A CN A2008101110605 A CNA2008101110605 A CN A2008101110605A CN 200810111060 A CN200810111060 A CN 200810111060A CN 101320710 A CN101320710 A CN 101320710A
Authority
CN
China
Prior art keywords
schottky diode
conductivity type
lateral dmos
dmos device
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101110605A
Other languages
English (en)
Other versions
CN101320710B (zh
Inventor
方诚晚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101320710A publication Critical patent/CN101320710A/zh
Application granted granted Critical
Publication of CN101320710B publication Critical patent/CN101320710B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种横向DMOS装置及其制造方法。通过在第一导电型半导体衬底上形成第二导电型阱以及在肖特基二极管区中形成与所述第二导电型阱接触的肖特基接触而形成所述横向DMOS装置，从而防止由于高电压导致的所述装置的击穿。

Description

横向DMOS装置结构及其制造方法
相关申请的交叉引用
【0001】本申请要求于2007年6月8日提交的韩国专利申请第10-2007-0055861号的优先权，其全部内容结合于此作为参考。
技术领域
【0002】本发明涉及一种半导体装置(半导体器件)，更具体地，涉及一种横向双扩散MOSFET(以下，称作“LDMOS”)装置结构以及一种制造其的方法。
背景技术
【0003】由于通常使用的功率MOS场效应晶体管(以下，称作“MOSFET”)具有比双极晶体管更高的输入阻抗，所以它具有大的功率增益和简单的驱动电路。而且，由于功率MOSFET是单极装置，所以在装置关闭的同时，它不具有由于少数载流子的积聚和再结合导致产生的时间延迟(时延)。
【0004】因此，功率MOSFET的应用逐渐扩展到开关型电源、灯镇流器以及电机驱动电路。通常，作为这样的一种功率MOSFET，利用平面扩散技术的双扩散MOSFET(DMOSFET)结构被广泛使用。于1981年11月10日公布的Sel Colak的美国专利第4,300,150号披露了DMOSFET结构的典型LDMOS晶体管。
【0005】而且，由弗拉德.鲁门尼克(Vladimir Rumennik)在“A 1200BiCMOS Technology and Its Application，ISPSD 1991，Page 322-327”中和由斯蒂芬.罗伯(Stephen P，Robb)在“Recent Advances in PowerIntegrated Circuits with High Level Integration，ISPSD 1994，Page 343-348”中报道了将COMS晶体管和双极晶体管与LDMOS晶体管集成在一起的技术。
【0006】由于常规LDMOS装置具有简单的结构，所以它非常适合应用于VLSI工艺。然而，认为这些LDMOS装置在特性方面比垂直DMOS(VDMOS)差，以至于它没有被充分关注。最近，已经证实，减少表面电场(RESURF)LDMOS装置有优良的导通电阻(Rsp)。然而，这种装置的结构仅应用在其源极接地的装置中，而且非常复杂并且应用困难。
【0007】参照图1，示出了常规LDMOS晶体管装置10。该装置主要包括两个LDMOS晶体管10a和10b。晶体管装置10a形成在绝缘硅片(SOI)衬底上，该绝缘硅片衬底具有硅衬底11、缓冲氧化层(buffer oxide)12和半导体层14。本文中，标号24a和24b指示的是绝缘层。
【0008】示出的半导体层14覆盖硅衬底11。常规LDMOS装置包括源区16a和漏区18a。
【0009】N型掺杂源区16a形成在P型掺杂阱区20中。阱区20有时称作P型体(Ptype body)。P型体20可以穿过半导体层14延伸到缓冲氧化层12的上表面或仅存在于半导体层14之中。
【0010】漏区18a在场绝缘区23a的另一端的附近。场绝缘区23a包括诸如热生长氧化硅(thermally grown silicon oxide)的场氧化层。
【0011】栅电极26a形成在半导体层14的表面上。栅电极26a从源区16a的一部分的上部延伸到场绝缘区23a的上部，并且具有掺杂杂质的多晶硅。栅电极26a通过栅极绝缘层28a与半导体14的表面相隔离。栅极绝缘层28a可以包含氧化物、氮化物或者它们的化合物(也就是，堆叠的NO或ONO层)。
【0012】侧壁区(未示出)可以形成在栅电极26a的侧壁上。侧壁区通常包含诸如氧化硅的氧化物或诸如氮化硅的氮化物。
【0013】高浓度掺杂体区(body region)30也在图1中示出。该体区30包含在P型体中，从而与P型体20具有良好的接触。体区30以比P型体20更高的浓度掺杂。
【0014】源极/漏极接触32a和34也包括在晶体管装置10a中。提供接触32a和34，以便通过绝缘层24a将源极/漏极区16a和18a电耦接至电路中其他元件。
【0015】在图1中，单一的接触34用于晶体管10a和10b的源区16a和16b。这样的一个典型的传统工艺在Wia T.Ng.等的美国专利第5,369,045号中披露了。
【0016】图2是一个示意图，示出了作为简单符号的常规LDMOS装置，如晶体管装置、体二极管(body diode)以及漏极与栅极之间的寄生电容。本文中，体二极管是通过图1的P型体20和N型半导体层14的结合而形成的二极管。在LDMOS中是固有(本征)的。
【0017】这样的一个LDMOS装置在断开状态应该可以承受漏极和源极之间的高电压，并且在导通状态它应该快速流过漏极和源极之间的大的电流。此时，根据在栅极绝缘层28a或P型体和源区16a和16b的结合处附近的漏极和源极之间的高压击穿装置发生。并且在其中高压连续地施加到栅极绝缘层28a的情况下，应力在栅极绝缘层28a上积聚从而导致栅极绝缘层28a被击穿。
【0018】因此，在其中栅极绝缘层相对较厚地形成以便改善栅极绝缘层28a的击穿电压特性的情况下，由于阈值电压的增大，它成为起劣化装置操作特性的要素。
【0019】而且，在驱动感应器通过推挽式结构或者具有图3所示的有DMOS装置m1和m2的电桥结构加载的情况下，存在一个体二极管的正向传导操作区如Im2，以及一个体二极管的反向传导操作区如图2中的Im1。此时，如果体二极管的电流大，则少数载流子积聚，二极管断开被延迟，并引起寄生双极结型晶体管的操作(运行)。
发明内容
【0020】因此，本发明的一个目的是制造用于功率或高电压的一种横向DMOS装置，其包括肖特基二极管(Schottke diode)，从而允许由于高电压的装置击穿可以在肖特基二极管中产生，并在肖特基二极管而不是在正向传导操作区(forward conducting operationregion)的体二极管中执行流过大量电流的功能，由此提高装置的操作速度和稳定性。
【0021】而且，本发明的另一个目的是通过双极CMOS DMOS(BCD)工艺来制造一种横向DMOS装置，由此集成功率装置以及防止通过简单工艺的寄生双极晶体管结合的操作导致的一种现象。
【0022】为了实现上述目的，根据本发明的一个方面提供了一种横向DMOS装置的制造方法，其中横向DMOS具有晶体管区、肖特基二极管区和场效应区(电场区，field region)，该制造方法包括以下步骤：在第一导电型半导体衬底上形成第二导电型阱；以及在肖特基二极管区形成与第二导电型阱接触的肖特基接触。
【0023】为了实现以上目的，根据本发明的另一方面提供一种横向DMOS装置，其中横向DMOS装置具有晶体管区、肖特基二极管区和场效应区。该横向DMOS装置包括：形成在第一导电型半导体衬底上的第二导电型阱；以及在肖特基二极管区形成的与第二导电型阱接触的肖特基接触。
附图说明
【0024】附图被包括用来提供对本发明的进一步理解，并结合于此而构成本申请的一部分。本发明的示例性实施例连同描述都用来解释本发明的原理。在附图中：
【0025】图1是常规横向DMOS装置的剖视图。
【0026】图2是示出了作为简单符号的常规横向DMOS装置的示意图；
【0027】图3是示出了具有常规横向DMOS装置的推挽式输出级的电流通路的示意图；
【0028】图4a到4e是根据本发明的一个实施例的具有肖特基二极管的横向DMOS装置的一种结构的示意图；以及
【0029】图5a到5c是根据本发明的一个实施例的制造具有肖特基二极管的横向DMOS装置的工艺流程图。
具体实施方式
【0030】尽管第一导电型和第二导电型在本说明书中分别被描述为P型和N型，但是该第一导电型和第二导电型可以分别是N型和P型。
【0031】本发明的其他目的、特征和优点通过参照附图的实施例的具体描述将更为明了。
【0032】在下文中，本发明的实施例的构造(结构)和操作将参照附图进行描述。附图所示和本说明书所述的本发明的构造和操作作为至少一个实施例来描述。本发明的技术构思、核心构造和操作并不局限于此。
【0033】图4a到4d是根据本发明的一个实施例的具有肖特基二极管的LDMOS装置的结构的示意图。
【0034】图4a是根据本发明的一个实施例的具有肖特基二极管的LDMOS装置的平面图。在图4中，示出了P型硅衬底(或P型外延层)402、N型阱形式的N型漂移区404、P型体406、N+型漏极410、N+型源极412、P+杂质层414、包括栅电极和栅极绝缘层的栅极418、P+型保护环420、以及接触422。由于图4a所示的结构是叠层结构，所以下层结构可能被上层结构所隐藏。
【0035】本文中，LDMOS装置被分成晶体管区(A-A’区)、体二极管区(B-B’区)和肖特基二极管区(C-C’区)。
【0036】本文中，晶体管区(A-A’区)和体二极管区(B-B’区)形成有负责晶体管功能的一个部分和负责体二极管的操作的一个部分，其中在源极不希望地具有比漏极更高的电压时，体二极管向前通过电流而不降低源极和漏极之间的过电压(over-voltage)。
【0037】而且，肖特基区(C-C’区)这样一个部分，其中由金属接触422和接触该金属接触下部的N型漂移区404构成的肖特基接触是利用由硅半导体衬底形成的肖特基结合的事实而形成的，并且金属层具有通过其势垒的矫正作用(整撩，rectifying action)。
【0038】图4b是图4a的晶体管区(A-A’)的剖视图。
【0039】本文中，在P型硅衬底402中，形成了N型漂移区404、P型体406、以及包含N型杂质层408和N型漏极410的漏区。
【0040】而且，在P型体406上，形成了N+型源极412和P+型杂质层414，并且向上地形成了场氧化层416和栅极418。
【0041】本文中，根据施加至栅极的偏压(bias voltage)，沟道区在存在于P型体406和N型漂移区404的接触表面与N+型源极412之间的P型体406的表面附近形成。
【0042】本文中，高浓度掺杂的P+型杂质层414被包含在P型体406中以具有与P型体406的良好接触。
【0043】图4c是图4a所示的体二极管区(B-B’)的剖视图。
【0044】本文中，体二极管区(B-B’)形成有负责体二极管的功能的一个部分。而且，体二极管以P型体406和N型漂移区404接触的结构形成。
【0045】本文中，由于晶体管区(A-A’)还具有体二极管区在其中形成的结构，所以体二极管在体二极管区(B-B’)以及晶体管区A-A’中形成。
【0046】本文中，体二极管区(B-B’)的结构与晶体管区(A-A’)的结构的不同指出在于，P+型杂质层414不存在并且仅有N型源极412部分存在于P型体406中。
【0047】图4d是图4a中的肖特基二极管区(C-C’)的剖视图。在图4d中，在P型硅衬底402上，形成了N型漂移区404。在N型漂移区404上形成了P+型保护环420以及包括N型杂质层408和N+型漏极410的漏区，并且向上地形成了场氧化层416、栅极418和接触422。
【0048】本文中，接触422和N型漂移区404的接触表面形成肖特基接触。允许由于高电压导致的装置击穿可以在肖特基二极管中产生，并且肖特基二极管代替在正向导电操作区中的体二极管执行流过相当大量的电流的功能。
【0049】在本发明中，在肖特基二极管区(C-C’)中形成的栅极418在宽度上比在晶体管区(A-A’)中形成的栅极418更短，以便不与P+型保护环420接触。这是为了防止沟道在栅极418下形成。
【0050】本文中，P+型保护环420是为了增加肖特基二极管的反向击穿电压而应用的一种结构。
【0051】在本发明中，肖特基二极管的反向击穿电压通过调整在肖特基二极管区(C-C’)中形成的P+型保护环420的宽度加以调节。
【0052】由于肖特基二极管通过金属和N型半导体的结合而形成，所以如果调整了P+型保护环420的宽度，那么也调整了向上地形成在P+型保护环420和N型漂移区404(其是N型半导体)之间的金属接触422的接触面积。因此，击穿电压也可以被调节。可以通过使肖特基二极管的反向击穿电压变得比LDMOS电压的击穿电压更小而防止装置击穿，从而允许在肖特基二极管中产生所述击穿。
【0053】图4e是示出了根据本发明的一个实施例的具有肖特基二极管的LDMOS装置的示意图，其作为简单符号如晶体管装置、体二极管DDB、在栅极和漏极之间的寄生电容CGD、以及肖特基二极管。
【0054】本文中，体二极管DDB本征地在晶体管区(A-A’)和体二极管区(B-B’)中形成，而肖特基二极管在肖特基二极管区(C-C’)中形成。
【0055】图5a到5c是示出了根据本发明的一个实施例的制造具有肖特基二极管的LDMOS装置的一种方法(工艺)的工艺流程图。根据本发明的LDMOS装置的制造方法将参照图5a到5c进行描述。
【0056】参照图5a，作为晶体管区(A-A’)和肖特基二极管区(C-C’)共有的制造工艺，单一浓度的N型阱例如N型漂移区504形成在P型硅衬底502上，并将离子注入N型漂移区504以形成由N型杂质层508和N+型漏极510构成的漏区。
【0057】参照图5b，将分别描述晶体管区(A-A’)的下一个制造工艺和肖特基二极管区(C-C’)的下一个制造工艺。
【0058】首先，将参照图5b描述晶体管区(A-A’)的下一个制造工艺。P型体506在以距形成的漏区预定距离隔开的区域处形成。
【0059】优选地，P型体506可以通过离子注入硼(B)、铟(In)、和镓(Ga)中任一种而形成。
【0060】在本发明中，P型体506是利用硼(B)等、通过在1E13至4E14个离子/cm2的浓度和40至100Kev的能量的条件下执行离子注入工艺而形成。
【0061】并且，高浓度掺杂的P+型杂质层514在P型体506中形成以具有对P型体506的良好接触。
【0062】接下来，杂质高浓度注入其中的N+型源极512形成在P+型杂质层514的附近。此时，N+型源极512可以利用例如砷(As)等、通过在5E14至1E16个离子/cm2的浓度和20至100Kev的能量的条件下的离子注入来形成。
【0063】其次，肖特基二极管区(C-C’)的下一个制造工艺将参照图5b来描述。在该区域中，不形成P型体506、P+型杂质层514和N+型源极512，但P+型保护环520形成在N型漂移区上。
【0064】本文中，各个P+型保护环520具有预定的宽度，通过预设的间隔隔开以便能够调整肖特基二极管的击穿电压以及防止噪声和防止不必要的沟道形成(这是它们的最初目的)。
【0065】参照图5c，将描述晶体管区(A-A’)和肖特基二极管区(C-C’)的下一个制造工艺。
【0066】本文中，在用于装置分隔的场效应区以及晶体管区(A-A’)和肖特基二极管区(C-C’)的预设区域上形成场氧化层516之后，包括栅极绝缘层和栅电极的栅极518形成在栅极区中。其后，形成用于与其他导电层绝缘的层间介电层(未示出)，然后，形成连接至N+型源极512的金属电极、N+型漏极510或通过形成在层间介电层上的接触522的栅极518。
【0067】附带地，形成在肖特基区(C-C’)中的栅极518比在晶体管区(A-A’)中形成的栅极在宽度上更短，以便不与P+型保护环520相接触。这是为了防止沟道形成在栅极518的下面。
【0068】并且，在所形成的接触522中的肖特基接触包含在肖特基二极管区(C-C’)中。肖特基接触通过金属和N型漂移区504(其是N型半导体)的接触而形成。
【0069】因此，通过以预设间隔形成P+型保护环520，代替在肖特基二极管区(C-C’)的制造工艺中的P型体506和N+型源极512来形成其击穿电压被调节的肖特基二极管，制造防止装置击穿的LDMOS装置是可能的。
【0070】对于本领域的技术人员来说显而易见的是，在不背离本发明的精神或范围的情况下，可以在本发明中形成各种更改和变形。
【0071】因此，本发明的技术范围不应局限于在实施例中所描述的内容，而是由权利要求限定。
【0072】如上所述，根据本发明的用于功率或高电压的横向DMOS装置及其制造方法被制造为包括肖特基二极管，从而允许由于高电压的装置击穿可以在肖特基二极管中产生，并且代替在正向导电操作区中的体二极管，在肖特基二极管中执行流动相当大的电流的功能，由此增大装置的操作速度和稳定性。
【0073】而且，横向DMOS装置可以通过BCD工艺来制造，由此使得有可能集成功率装置并防止由通过简单工艺的寄生双极晶体管结合的操作引起的现象。
【0074】而且，在肖特基二极管区中的保护环的位置和宽度被调整，由此使得有可能在制造工艺调整肖特基二极管的击穿电压。

Claims (14)

1.一种横向DMOS装置的制造方法，包括以下步骤：
在第一导电型半导体衬底上形成第二导电型阱；以及
在肖特基二极管区中形成与所述第二导电型阱接触的肖特基接触。
2.根据权利要求1所述的横向DMOS装置的制造方法，其中，所述横向DMOS装置具有晶体管区、所述肖特基二极管区和场效应区，所述制造方法进一步包括以下步骤：
在所述第二导电型阱中形成漏区；
在所述第二导电型阱的所述晶体管区中形成第一导电型体区；
在所述第一导电型体区中形成第一导电型杂质区并且在所述肖特基二极管区的所述第二导电型阱中形成第一导电型保护环；
在所述第一导电型杂质区的附近形成源区；
在所述晶体管区、所述肖特基二极管区和所述场效应区中形成场绝缘层；以及
在所述晶体管区和所述肖特基二极管区中形成栅极绝缘层和栅电极；
其中，包括所述肖特基接触的金属接触形成在所述栅电极、所述漏区和所述源区上。
3.根据权利要求2所述的横向DMOS装置的制造方法，其中，形成在所述肖特基二极管区中的所述栅极绝缘层和所述栅电极比形成在所述晶体管区中的所述栅极绝缘层和所述栅电极在宽度上更短，以便不与所述第一导电型保护环接触。
4.根据权利要求2所述的横向DMOS装置的制造方法，其中，形成在所述肖特基二极管区中的所述肖特基二极管的击穿电压是通过调整所述第一导电型保护环的宽度来进行调节的。
5.根据权利要求2所述的横向DMOS装置的制造方法，其中，所述第一导电型体区是通过离子注入硼(B)、铟(In)和镓(Ga)中的任一种形成的。
6.根据权利要求2所述的横向DMOS装置的制造方法，其中，所述第一导电型体区是通过在1E13至4E14个离子/cm2和40至100Kev的条件下实施离子注入工艺形成的。
7.根据权利要求2所述的横向DMOS装置的制造方法，其中，所述源区是通过离子注入砷(As)形成的。
8.根据权利要求2所述的横向DMOS装置的制造方法，其中，所述源区是通过在5E14至1E16个离子/cm2的浓度和40至100Kev的能量的条件下的离子注入工艺形成的。
9.一种横向DMOS装置，包括：
在第一导电型半导体衬底上形成的第二导电型阱；以及
在肖特基二极管区中形成为与所述第二导电型阱接触的肖特基接触。
10.根据权利要求9所述的横向DMOS装置，其中，所述横向DMOS装置具有晶体管区、所述肖特基二极管区和场效应区，所述横向DMOS装置进一步包括：
形成在所述第二导电型阱中的漏区；
形成在所述第二导电型阱的所述晶体管区中的第一导电型体区；
形成在所述第一导电型体区中的第一导电型杂质区和形成在所述肖特基二极管区的所述第二导电型阱中的第一导电型保护环；
形成在所述第一导电型杂质区的附近的源区；
形成在所述晶体管区、所述肖特基二极管区和所述场效应区中的场绝缘层；
形成在所述晶体管区和所述肖特基二极管区中的栅极绝缘层和栅电极；以及
形成在所述栅电极、所述漏区和所述源区上的金属接触；
其中，所述肖特基接触包含在所述金属接触中。
11.根据权利要求10所述的横向DMOS装置，其中，形成在所述肖特基二极管区中的所述栅极绝缘层和所述栅电极比形成在所述晶体管区中的所述栅极绝缘层和所述栅电极在宽度上更短以便不与所述第一导电型保护环接触。
12.根据权利要求10所述的横向DMOS装置，其中，形成在所述肖特基二极管区中的所述肖特基二极管的击穿电压是通过调整所述第一导电型保护环的宽度进行调节的。
13.根据权利要求10所述的横向DMOS装置，其中，所述第一导电型体区是通过离子注入硼(B)、铟(In)和镓(Ga)中的任一种形成的。
14.根据权利要求10所述的横向DMOS装置，其中，所述第一导电型体区是通过在1E13至4E14个离子/cm2和40至100Kev的条件下实施离子注入工艺形成的。
CN2008101110605A 2007-06-08 2008-06-10 横向dmos装置结构及其制造方法 Expired - Fee Related CN101320710B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0055861 2007-06-08
KR1020070055861A KR100932137B1 (ko) 2007-06-08 2007-06-08 수평형 디모스 소자의 구조 및 그 제조방법
KR1020070055861 2007-06-08

Publications (2)

Publication Number Publication Date
CN101320710A true CN101320710A (zh) 2008-12-10
CN101320710B CN101320710B (zh) 2011-01-19

Family

ID=40095053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101110605A Expired - Fee Related CN101320710B (zh) 2007-06-08 2008-06-10 横向dmos装置结构及其制造方法

Country Status (4)

Country Link
US (1) US7799626B2 (zh)
KR (1) KR100932137B1 (zh)
CN (1) CN101320710B (zh)
TW (1) TWI367564B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723277A (zh) * 2009-08-31 2012-10-10 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN102005472B (zh) * 2009-08-31 2013-11-06 比亚迪股份有限公司 一种功率半导体器件的制造方法
TWI493727B (zh) * 2011-09-30 2015-07-21 Monolithic Power Systems Inc 提升正向電流能力的肖特基二極體
CN108933133A (zh) * 2017-05-25 2018-12-04 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法、电荷泵电路以及eeprom
CN109994546A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 一种横向双扩散金属氧化物半导体器件、电子装置
CN111415930A (zh) * 2019-01-07 2020-07-14 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及静电放电保护电路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953347B1 (ko) * 2007-12-28 2010-04-20 주식회사 동부하이텍 Ｌｄｍｏｓ 반도체 소자의 마스크
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
CN107482054B (zh) 2011-05-18 2021-07-20 威世硅尼克斯公司 半导体器件
CN103177958B (zh) * 2011-12-22 2016-08-03 北大方正集团有限公司 一种集成式肖特基二极管及其制造方法
US8686502B2 (en) * 2012-03-19 2014-04-01 Texas Instruments Incorporated Schottky diode integrated into LDMOS
CN103632942B (zh) * 2012-08-24 2016-02-10 上海华虹宏力半导体制造有限公司 Cmos工艺中集成sonos器件和ldmos器件的方法
CN104752423B (zh) * 2013-12-31 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9496394B2 (en) * 2014-10-24 2016-11-15 Globalfoundries Inc. Semiconductor structures with field effect transistor(s) having low-resistance source/drain contact(s)
JP6704789B2 (ja) * 2016-05-24 2020-06-03 ローム株式会社 半導体装置
JP6740831B2 (ja) * 2016-09-14 2020-08-19 富士電機株式会社 半導体装置
CN110021663B (zh) * 2018-01-09 2023-08-15 联华电子股份有限公司 半导体元件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369045A (en) * 1993-07-01 1994-11-29 Texas Instruments Incorporated Method for forming a self-aligned lateral DMOS transistor
EP0746033A3 (en) * 1995-06-02 1999-06-02 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
US5925910A (en) * 1997-03-28 1999-07-20 Stmicroelectronics, Inc. DMOS transistors with schottky diode body structure
JP4277496B2 (ja) 2001-11-21 2009-06-10 富士電機デバイステクノロジー株式会社 半導体装置
US7141860B2 (en) * 2004-06-23 2006-11-28 Freescale Semiconductor, Inc. LDMOS transistor
JP2006013070A (ja) * 2004-06-24 2006-01-12 Renesas Technology Corp 半導体装置およびその製造方法
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723277A (zh) * 2009-08-31 2012-10-10 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN102005472B (zh) * 2009-08-31 2013-11-06 比亚迪股份有限公司 一种功率半导体器件的制造方法
CN102723277B (zh) * 2009-08-31 2015-05-20 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN104701183A (zh) * 2009-08-31 2015-06-10 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN104701183B (zh) * 2009-08-31 2018-08-10 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽dmos器件的制备
TWI493727B (zh) * 2011-09-30 2015-07-21 Monolithic Power Systems Inc 提升正向電流能力的肖特基二極體
CN108933133A (zh) * 2017-05-25 2018-12-04 中芯国际集成电路制造(上海)有限公司 肖特基二极管及其制造方法、电荷泵电路以及eeprom
CN109994546A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 一种横向双扩散金属氧化物半导体器件、电子装置
CN111415930A (zh) * 2019-01-07 2020-07-14 中芯国际集成电路制造(上海)有限公司 静电放电保护结构及静电放电保护电路

Also Published As

Publication number Publication date
KR20080107717A (ko) 2008-12-11
CN101320710B (zh) 2011-01-19
TWI367564B (en) 2012-07-01
KR100932137B1 (ko) 2009-12-16
TW200901476A (en) 2009-01-01
US7799626B2 (en) 2010-09-21
US20080303088A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
CN101320710B (zh) 横向dmos装置结构及其制造方法
CN100421256C (zh) 集成抗esd二极管的soi ligbt器件单元
US9136323B2 (en) Drain-end drift diminution in semiconductor devices
US8652930B2 (en) Semiconductor device with self-biased isolation
US8659076B2 (en) Semiconductor device structures and related processes
US9620583B2 (en) Power semiconductor device with source trench and termination trench implants
CN102148159B (zh) 自对准电荷平衡的功率双扩散金属氧化物半导体制备方法
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN102760769A (zh) 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术
US7898030B2 (en) High-voltage NMOS-transistor and associated production method
US11211485B2 (en) Trench power transistor
JP2005507164A (ja) 寄生バイポーラトランジスタ作用を減少したｍｏｓ構造を有する集積回路
KR100592749B1 (ko) 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
US5886384A (en) Semiconductor component with linear current to voltage characteristics
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN114122123A (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN100361315C (zh) 垂直dmos晶体管装置、集成电路及其制造方法
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
CN109585562A (zh) 具有阴极短路结构的双向功率mosfet结构
CN103117309A (zh) 一种横向功率器件结构及其制备方法
KR20010102278A (ko) 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터
US9112016B2 (en) Semiconductor device and method of fabricating the same
US20180269322A1 (en) Power MOSFETs with Superior High Frequency Figure-of-Merit and Methods of Forming Same
WO2007016966A1 (en) Field-effect semiconductor device and method of forming the same
CN113838914A (zh) 具有分离栅结构的ret igbt器件结构及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

Termination date: 20130610