CN101317241B

CN101317241B - 电容器芯片及其制造方法

Info

Publication number: CN101317241B
Application number: CN200680044275.9A
Authority: CN
Inventors: 小林贤起; 驹泽荣二; 歌代智也
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2005-12-15
Filing date: 2006-12-14
Publication date: 2012-12-05
Anticipated expiration: 2026-12-14
Also published as: CN101317241A; TW200731311A; JPWO2007069670A1; JP4953091B2; TWI398889B

Abstract

本发明涉及电容器芯片、固体电解电容器，其中，在用于将电导出到电容器芯片之外的金属制引线框上层叠1个以上的电容器元件、并用树脂进行封装的电容器芯片内，使叠层体的配置为一定范围内的配置。根据本发明，叠层型固体电解电容器不会产生外观不良，并可扩大层叠的电容器元件的厚度总量的许可范围、提高静电电容。

Description

电容器芯片及其制造方法

相关申请的援引

本申请是根据美国法典第35卷第119条(e)款(1)，对按照该法典第35卷第111条(b)款的规定在2005年12月21日提交的美国临时申请第60/752,045的申请日要求优先权的基于该法典第35卷第111条(a)款规定的申请。

技术领域

本发明涉及电容器芯片及其制造方法，特别是涉及叠层型固体电解电容器及其制造方法。

背景技术

近年，随着电气设备的数码化、个人计算机等电子设备的小型化和高速化，需要小型而大电容的电容器，在高频领域需要低阻抗的电容器。最近，曾提出了将具有电子传导性的导电性聚合物作为固体电解质使用的固体电解电容器。特别是正追求具有更大电容的制品，通过将多个电容器元件层叠并进行封装，可制造成为叠层型固体电解电容器。

例如，在特开2002-319522号公报(专利文献1)(EP 1160809说明书)中记载了：通过缩小阳极体电气一体化所需要的空间，来谋求小型大电容化，并且，特别是关于阳极体相互的电连接，可得到低电阻、可靠性高的连接状态的固体电解电容器。

图1是表示以往的叠层型固体电解电容器的构造的截面图。

一般地，在由腐蚀处理过的比表面积大的金属箔、薄板制成的阳极基体(1)表面上形成电介质的氧化皮膜层(2)，通常进一步设置掩蔽层(5)后，在上述氧化皮膜层(2)的外侧，顺次形成起阴极部功能的固体半导体层(以下称为固体电解质。)和导电膏等的导电体层(3)，从而制作电容器元件(6)。将这样形成的多个电容器元件(6)按一致的方向进行层叠，并适宜设置导体层(4)，进而附加电极引线部(7，8)，将整体用树脂(9)封装，从而制作称叠层型固体电解电容器。

在叠层型固体电解电容器中，通过增加层叠的电容器元件(6)的厚度和数量，可提高电容器的静电电容。可是存在的问题是，如果层叠的电容器元件的厚度总量增大，就容易产生电容器元件从封装树脂中露出、包围电容器芯片的封装树脂中出现针孔和接合线等的外观不良，因此层叠的电容器元件的厚度总量受到限制。

专利文献1：特开2002-319522号公报

发明内容

本发明的目的在于提供一种不会使叠层型固体电解电容器发生外观不良、可扩大层叠的电容器元件的厚度总量的许可范围、并提高静电电容的技术。

本发明者们对上述课题进行了深入探讨，结果发现在用于将电导出到电容器芯片之外的金属制引线框上层叠1个以上的电容器元件、并使用树脂封装的电容器芯片内，通过使叠层体的配置为一定范围内的配置，即使叠层体的厚度变厚，也难以产生外观不良，从而完成了本发明。

即，本发明涉及以下所示的电容器芯片及其制造方法，特别是涉及叠层型固体电解电容器及其制造方法。

一种电容器芯片，是在引线框的一面或两面上层叠电容器元件，并将所得到的叠层体进行树脂封装而形成，在将芯片内的上述叠层体的厚度设为Hs、将电容器芯片的厚度设为Hc、将从叠层体上部到封装树脂上表面的距离的最小距离设为Dt、将从叠层体下部到封装树脂下表面的距离的最小距离设为Db时，Hc-Hs为0.1mm以上，并且Dt与Db之比Dt/Db为0.1～9，Dt和Db均为0.02mm以上。

如上述[1]所述的电容器芯片，其中，Hc-Hs为0.3mm以上。

如上述[2]所述的电容器芯片，其中，Hc-Hs为0.6mm以上。

如上述[1]～[3]的任一项所述的电容器芯片，其中，Dt/Db为0.2～6。

如上述[1]～[3]的任一项所述的电容器芯片，其中，Dt/Db为0.2～0.7或1.5～5。

如上述[1]～[5]的任一项所述的叠层型电容器芯片，其中，至少在引线框的一个面上层叠有2个以上的电容器元件。

如上述[1]～[6]的任一项所述的固体电解电容器，其中，电容器元件包含由阀作用金属制成的阳极基体，在上述阀作用金属表面的一部分上形成有作为电介质层的氧化皮膜层和作为阴极层的固体电解质层。

如上述[7]所述的固体电解电容器，其中，阀作用金属选自以镁、硅、铝、锆、钛、钽、铌、铪的任一种为主成分的金属和它们的合金。

一种电容器芯片的制造方法，包括在引线框的一面或两面上层叠电容器元件、并将所得到的叠层体进行树脂封装的工序，在将芯片内的上述叠层体的厚度设为Hs、将电容器芯片的厚度设为Hc、将从叠层体上部到封装树脂上表面的距离的最小距离设为Dt、将从叠层体下部到封装树脂下表面的距离的最小距离设为Db时，Hc-Hs为0.1mm以上，并且Dt与Db之比Dt/Db为0.1～9，Dt和Db均为0.02mm以上。

发明效果

根据本发明，能够制造没有外观不良、静电电容高的叠层型固体电解电容器。另外，本发明可适用于普通电容器芯片。

具体实施方式

以下参照附图，以本发明的电容器芯片、特别是作为其优选方式的叠层型固体电解电容器为例进行更具体的说明。

图2是本发明优选实施方式的电容器芯片(叠层型固体电解电容器)的截面图。

本发明的电容器芯片，在用于对电容器芯片施加电压的金属制引线框(11)上层叠有1个以上的电容器元件(6)，并用封装树脂(9)封装，其特征在于，在将层叠后的电容器元件(6)和引线框(11)的合计厚度设为Hs，将不含粘合垫(10)等突起部的封装后的电容器芯片的厚度设为Hc，将从叠层上部到封装树脂上表面的距离的最小距离设为Dt，将从叠层下部到不含粘合垫等突起部的封装树脂下表面的距离的最小距离设为Db时，Hc-Hs为0.1mm以上，并且Dt与Db之比Dt/Db为0.1～9，Dt和Db均为0.02mm以上。

即，本发明是通过在封装体内使包含电容器元件和引线框的叠层体的位置处于特定的范围，来消除外观不良的。

Hc-Hs(＝Dt+Db)如上所述规定为0.1mm以上。如不足0.1mm，则会产生外观不良。虽然也取决于目的和用途，但厚度在某种程度地上被许可的场合，优选为0.3mm以上，更优选为0.6mm以上。Hc-Hs的上限没有限定，但从Hc-Hs为对电容器电容没有贡献的厚度，并且需要确保每单位体积具有更大的电容来看，通常为5mm以下，优选为2mm以下，更优选为1mm以下。

Dt/Db如上述那样规定为0.1～9的范围内。在Hc-Hs比较大时(例如，为0.6mm以上的场合)，Dt/Db在上述范围内即可，但在Hc-Hs比较小的场合(例如，不足0.6mm的场合)，Dt/Db优选为更接近于1的值，例如0.2～6，更优选为0.3～3。

另外可以认为，如果Dt/Db比超过某个范围，则在实施树脂封装时，叠层体上表面和叠层体下表面的树脂流入速度的平衡被破坏。例如Dt＞Db的场合，可以认为叠层体下表面与封装模具的距离狭窄，封装时树脂的流入速度比叠层体上表面的快，起因于其流入速度的应力施加在元件上。此时可以认为，如果Dt/Db比小，就对漏电流没有影响，但如果超过某个值，就会因其应力而对漏电流产生影响。Dt＜Db的场合也是同样。另外，上述的机理是以本发明的结果为基础考察的，并不是在本发明以前预想到的。另外，本发明并不是通过是否基于上述机理来限定的。

另外，从耐湿性的观点考虑，Dt、Db均优选为0.02mm以上，从确保每单位体积的电容的观点考虑，为5mm以下，优选为2mm以下，更优选为1mm以下。

另外，Dt、Db均为树脂层的厚度，不包括电容器芯片厚度之中的、上述粘合垫等安装辅助构件(图2中的10)和安装用电极(图2中的阳极引线部7、阴极引线部8)。

(固体电解电容器元件)

电容器元件(6)如果可进行层叠就没有特别限定，为板状、棒状、线状的元件，优选为平板状的元件，例如箔或者薄板等元件。典型的是如图1和2所示那样，在阳极基体(1)上具有氧化皮膜层(2)，进而在该氧化皮膜层上具有固体电解质层(3)的电容器元件。

(阀作用金属)

在本发明中，作为固体电解电容器的阳极基体使用的阀作用金属，可以列举出以镁、硅、铝、锆、钛、钽、铌、铪中的任一种为主成分的金属及它们的合金。它们可以为各金属的多孔体。关于多孔质的形态，可以为轧制箔的腐蚀物、微粉烧结体等多孔质成型体的任何形态。

作为阳极基体(1)的形状，可列举出平板状的箔、板和棒状等。

厚度根据使用目的不同而不同，例如，可使用约40～300um的范围。为了制作成薄型的固体电解电容器，对于金属(例如铝)箔而言，优选使用80～250um的金属箔。

金属箔的大小及形状也因用途不同而不同，作为平板状元件单元，优选宽度为约1～50mm、长度为约1～50mm的矩形的单元，更优选宽度为约2～15mm、长度为约2～25mm。

(氧化被膜层)

氧化皮膜层(2)可以通过将上述阳极基体(1)进行化学转换处理而制得。

设置于阳极基体表面的电介质皮膜层，可以是设置于阀作用金属的表面部分的阀作用金属自身的氧化物层，或者也可以是在阀作用金属箔的表面上设置的其他电介质层，但特别优选是由阀作用金属自身的氧化物形成的层。

(固体电解质)

接着，使阴极部的电介质皮膜层上形成固体电解质层(3)。固体电解质层的种类没有特别限制，可使用以往公知的固体电解质，尤其是以高导电率的导电性高分子为固体电解质而制作的固体电解电容器，与以往的使用电解液的湿式电解电容器、使用二氧化锰的固体电解电容器相比，等效串联电阻成分低，为大电容且小型，高频性能良好，因此是优选的。

另外，也可以根据需要在固体电解质(3)上设置导电体层(未图示出。)。导电体层可以通过例如导电膏、镀覆、蒸镀、导电树脂膜的粘贴等来形成。为了使作为阴极部分的固体电解质(3)和作为阳极部分的金属基体(1)的绝缘更可靠，也可以设置掩蔽层(5)。

(叠层型固体电解电容器的制造方法)

本发明优选的实施方式的叠层型固体电解电容器，可采用包括下述工序的方法来制造，所述工序为：在引线框(11)(也可以在阴极部以及阳极部的下表面设置台阶高差)上层叠固体电解电容器元件(6)，或将固体电解电容器元件(6)的叠层体固定在引线框(11)上之后，使上述引线框(11)的阴极引线部(8)以及阳极引线部(7)的各自至少一部分露出，并进行树脂封装。

通常，在隔着空隙对置地设置有多个阴极引线部(8)和多个阳极引线部(7)的引线框(11)上层叠固体电解电容器元件(6)并使得阴极引线部(8)和阳极引线部(7)各自就位，或者将预先形成的固体电解电容器的叠层体固定。

在该场合下，阳极叠层部与阳极引线部(7)电连接，阴极叠层部与阴极引线部(8)电连接。也可以如图2所示那样在阳极端面设置导体层/构件(4)。

电容器元件(6)通常阴极部分被层叠成位于其他电容器元件的阴极部分上，阳极部分被层叠成位于其他电容器元件的阳极部分上。

为了将阴极部分层叠于其他电容器元件的阴极部分，可以使用将各自进行电连接的任意的方法，例如，可列举出使用导电性膏的叠层法、钎焊、焊接等。另外，固体电解电容器元件叠层体在引线框(11)上的固定也可依据该方法来进行。另外，在图2中，使用引线框(11)形成了引线部，并在其上设置了电容器元件(6)，但也可以如图1那样将阳极引线部从电容器的侧面引出。

而且，在图2中，在叠层体之间设置了阴极引线部，但阴极、阳极的任何一个都可将引线部分设置在叠层体之上或之下(即，在引线部分的单侧分别设置1个或多个固体电解电容器元件(6))。

接着，留下应使之露出的阴极引线部和阳极引线部而将电容器元件叠层结构体(具有电容器元件叠层体的引线框)进行树脂封装，树脂固化后，将所形成的电容器在其侧端部从引线框的外框部分(未图示出)切离。

(封装树脂)

树脂封装，可采用出于从使用环境保护电容器元件的目的而在该领域中惯用的任意方法来进行。例如，可以为浇铸成型、压缩成型、注射成型等，在浇铸成型之中，优选具有使用多个筒的多柱塞的传递模塑法。

所用的树脂，如果是具有可耐受基板安装时的钎焊热的耐热性，在适宜的加热状态或者常温下能够得到液体状态的树脂，就能够很合适地使用，但可优选使用从耐湿性、绝缘性等观点出发被较多使用的环氧系树脂。

环氧树脂只要是液状、并且可用于封装用途的，就可没有限制地使用，例如，可以列举出液状的邻甲酚线型酚醛清漆型环氧树脂、联苯型环氧树脂、双环戊二烯型环氧树脂、双酚型环氧树脂、含溴环氧树脂、具有萘骨架的环氧树脂等。

实施例

以下示出本发明的实施例，这些实施例是用于说明的简单示例，本发明丝毫不被这些实施例限制。

实施例1

将铝化学转换箔(厚度100um)切取成短轴方向3mm×长轴方向10mm，在两面以环绕四周状来涂布宽度为1mm的聚酰亚胺溶液并使之干燥，以使得将长轴方向划分成4mm的部分和5mm的部分，从而制成掩蔽层。将该化学转换箔的3mm×4mm的部分在10质量％的己二酸铵水溶液中施加4V的电压，对切口部分实施化学转换，形成了电介质氧化皮膜。接着，将该铝箔的3mm×4mm的部分在含有25质量％的3，4-亚乙二氧基噻酚的异丙醇(IPA)溶液中浸渍10秒钟，将其在室温下干燥10分钟，并在调整成2-蒽醌磺酸钠为0.05质量％的1摩尔/L的过硫酸铵水溶液中浸渍10秒钟。接着，将该铝箔在温度40℃下放置30分钟，进行氧化聚合。进而将该浸渍工序和聚合工序反复进行12次，在铝箔的外表面形成了导电性聚合物的固体电解质层。

将最终生成的聚(3，4-亚乙二氧基噻酚)使用纯水洗涤，然后在100℃下进行30分钟的干燥，形成了固体电解质层。

接着，将形成了固体电解质层的3mm×4mm的部分浸渍在15质量％的己二酸铵溶液中，在没有形成固体电解质层的部分的阀作用金属箔上设置阳极的接点，并施加3.8V的电压，进行了再次化学转换。

接着，被覆碳膏和银膏，使用膜厚计(Peacock社制：数显表DG-205，精度为3μm)，将元件小心地夹在膜厚计的测定部，测定其厚度。平均膜厚为0.25mm。

将制作的电容器元件在厚度为0.1mm的金属制引线框的上表面层叠2片，在其下表面层叠1片，制作出包含引线框在内的厚度为0.85mm的叠层电容器元件。

使用环氧树脂进行封装，并使得从叠层上表面到封装树脂上表面的距离为0.35mm，从叠层下表面到除粘合垫外的封装树脂的下表面的距离为0.5mm，制作出100个除了粘合垫以外的高度为1.7mm的电容器芯片。进一步在105℃下施加额定电压(2V)，进行2小时的老化，制作出合计为100个的电容器。

在封装后进行外观检查，发生了0.05mm以上的孔、叠层元件露出、或者在封装树脂中产生0.05mm以上的裂纹的制品，定为外观不良。结果示于表1。另外，对于这100个电容器，作为初期特性，测定了120Hz下的电容和损耗系数(tanδ×100(％))、等效串联电阻(ESR)、以及漏电流。另外，漏电流是施加额定电压经1分钟后进行测定。表2显示了这些测定值的平均值、以及将0.002CV以上的漏电流作为不良品时的不良率。在此，漏电流的平均值是除了不良品以外计算出的值。

实施例2

将在实施例1中制作的厚度0.25mm的电容器元件，在厚度0.1mm的金属制引线框的上表面层叠3片，在下表面层叠2片，制作出包含引线框在内的厚度为1.35mm的叠层电容器元件。

除了使从叠层上表面到封装树脂的上表面的距离为0.15mm、从叠层下表面到除了粘合垫以外的封装树脂的下表面的距离为0.2mm这一点以外，使用与实施例1同样的方法，制作出100个除了粘合垫以外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

实施例3

将在实施例1中制作的厚度0.25mm的电容器元件，在厚度0.1mm的金属制引线框的上表面层叠2片，在下表面层叠2片，制作出包含引线框在内的厚度为1.1mm的叠层电容器元件。

除了使从叠层上表面到封装树脂的上表面的距离为0.3mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.3mm这一点以外，使用与实施例1同样的方法，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

实施例4

将在实施例1中制作的厚度0.25mm的电容器元件，在厚度0.1mm的金属制引线框的上表面层叠3片，在下表面层叠1片，制作出包含引线框在内的厚度为1.1mm的叠层电容器元件。

除了使从叠层上表面到封装树脂的上表面的距离为0.1mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.5mm这一点以外，使用与实施例1同样的方法，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

实施例5

除了使从叠层上表面到封装树脂的上表面的距离为0.1mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.25mm这一点以外，使用与实施例1同样的方法，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

实施例6

除了使从叠层上表面到封装树脂的上表面的距离为0.12mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.48mm这一点以外，使用与实施例1同样的方法，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

实施例7

将在实施例1中制作的厚度0.25mm的电容器元件，在厚度0.1mm的金属制引线框的上表面层叠1片，在下表面层叠3片，制作出包含引线框在内的厚度为1.1mm的叠层电容器元件。

除了使从叠层上表面到封装树脂的上表面的距离为0.52mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.08mm这一点以外，使用与实施例1同样的方法，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

实施例8

将厚度0.29mm的电容器元件，在厚度0.1mm的金属制引线框的上表面层叠3片，在下表面层叠2片，制作出包含引线框在内的厚度为1.55mm的叠层电容器元件。

除了使从叠层上表面到封装树脂的上表面的距离为0.10mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.05mm这一点以外，使用与实施例1同样的方法，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

比较例1

采用环氧树脂进行封装，并使得从叠层上表面到封装树脂的上表面的距离为0.32mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.03mm，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

比较例2

将厚度0.30mm的电容器元件，在厚度0.1mm的金属制引线框的上表面层叠3片，在下表面层叠2片，制作出包含引线框在内的厚度为1.60mm的叠层电容器元件。

采用环氧树脂进行封装，并使得从叠层上表面到封装树脂的上表面的距离为0.09mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.01mm，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

比较例3

将厚度0.26mm的电容器元件，在厚度0.1mm的金属制引线框的上表面层叠3片，在下表面层叠3片，制作出包含引线框在内的厚度为1.66mm的叠层电容器元件。

采用环氧树脂进行封装，并使得从叠层上表面到封装树脂的上表面的距离为0.02mm、从叠层下表面到除了粘合垫外的封装树脂的下表面的距离为0.02mm，制作出100个除了粘合垫外的高度为1.7mm的电容器芯片。另外，采用与实施例1相同的方法，实施外观检查及电容器特性的测定。结果示于表1、表2。

表1

	Hc-Hs	Dt	Db	Dt/Db	外观不良
						实施例1	0.85mm	0.35mm	0.50mm	0.70	0个
实施例2	0.35mm	0.15mm	0.20mm	0.75	0个
						实施例3	0.60mm	0.30mm	0.30mm	1.00	0个
实施例4	0.60mm	0.10mm	0.50mm	0.20	0个
						实施例5	0.35mm	0.10mm	0.25mm	0.40	0个
实施例6	0.60mm	0.12mm	0.48mm	0.25	0个
						实施例7	0.60mm	0.52mm	0.08mm	6.50	0个
实施例8	0.15mm	0.10mm	0.05mm	2.00	3个
						比较例1	0.35mm	0.32mm	0.03mm	10.70	45个
比较例2	0.10mm	0.09mm	0.01mm	9.00	69个
						比较例3	0.04mm	0.02mm	0.02mm	1.00	87个

表2

	电容μF	tanδ％	ESRΩ	漏电流μA	不良数量
						实施例1	80	1.2	0.012	0.35	0/100
实施例2	130	1.0	0.007	0.40	0/100
						实施例3	105	1.1	0.009	0.37	0/100
实施例4	106	1.3	0.009	0.55	20/100
						实施例5	132	1.0	0.007	0.40	0/100
实施例6	105	1.4	0.009	0.38	0/100
						实施例7	106	1.6	0.009	0.65	32/100
实施例8	130	1.2	0.007	0.50	12/100
						比较例1	132	1.7	0.012	0.77	44/100
比较例2	131	1.6	0.016	0.98	53/100
						比较例3	155	1.5	0.020	1.03	71/100

由结果可知，在实施例中制作的本发明的叠层型固体电解电容器，与在比较例中制作的制品比较，外观不良明显少。

产业上的可利用性

根据本发明，能够制造外观不良少、静电电容高的叠层型固体电解电容器。因此，本发明的电容器及其制造方法适用于宽范领域的叠层电容器的制造。

附图说明

图1是表示叠层型固体电解电容器元件的以往的一般构造的截面图。

图2是表示本发明的叠层型固体电解电容器元件的构造的截面图。

符号说明

1 阳极基体

2 氧化被膜层

3 固体电解质层

4 导电层

5 掩蔽层

6 电容器元件

7 阳极引线部

8 阴极引线部

9 封装树脂

10 粘合垫(glue pad)

11 金属引线框

另外，本发明中表示数值范围的“以上”和“以下”均包括本数。

Claims

1.一种电容器芯片，是在引线框的一面或两面上层叠电容器元件，并将所得到的叠层体进行树脂封装而形成，在将芯片内的上述叠层体的厚度设为Hs、将电容器芯片的厚度设为Hc、将从叠层体上表面到封装树脂上表面的距离的最小距离设为Dt、将从叠层体下表面到封装树脂下表面的距离的最小距离设为Db时，Hc-Hs为0.1mm以上，并且Dt与Db之比Dt/Db为0.1～9，Dt和Db均为0.02mm以上，且阳极与阴极双方被电连接在引线框上。

2.如权利要求1所述的电容器芯片，其中，Hc-Hs为0.3mm以上。

3.如权利要求2所述的电容器芯片，其中，Hc-Hs为0.6mm以上。

4.如权利要求1～3的任一项所述的电容器芯片，其中，Dt/Db为0.2～6。

5.如权利要求1～3的任一项所述的电容器芯片，其中，Dt/Db为0.2～0.7或1.5～5。

6.如权利要求1～3的任一项所述的叠层型电容器芯片，其中，至少在引线框的一个面上层叠有2个以上的电容器元件。

7.如权利要求1～3的任一项所述的电容器芯片，其中，电容器元件包含由阀作用金属制成的阳极基体，在上述阀作用金属表面的一部分上形成有作为电介质层的氧化皮膜层和作为阴极层的固体电解质层。

8.如权利要求7所述的电容器芯片，其中，阀作用金属选自以镁、硅、铝、锆、钛、钽、铌、铪的任一种为主成分的金属和它们的合金。

9.一种电容器芯片的制造方法，包括在引线框的一面或两面上层叠电容器元件、并将所得到的叠层体进行树脂封装的工序，在将芯片内的上述叠层体的厚度设为Hs、将电容器芯片的厚度设为Hc、将从叠层体上部到封装树脂上表面的距离的最小距离设为Dt、将从叠层体下部到封装树脂下表面的距离的最小距离设为Db时，Hc-Hs为0.1mm以上，并且Dt与Db之比Dt/Db为0.1～9，Dt和Db均为0.02mm以上。