CN101315405B - 具可分离电性检测系统的半导体组件测试机台 - Google Patents

Abstract

一种具可分离电性检测系统的半导体组件测试机台，在检视待测半导体组件是否被正确置放后，将待测半导体组件移至待测位置，通过连接器的切换，先电连接至电性检测系统而进行电性检测后，在原测试位置切换进行效能检测的连续性检测程序；连贯测试程序、降低吸取移动待测组件次数，降低待测组件因此损坏的几率，同步提升检测的效能与组件受检测后的妥善率。并可因应需求而将上述两系统分离，单独对待测半导体组件进行效能检测程序，从而避免机台成本无谓增加，提升使用弹性。

Description

具可分离电性检测系统的半导体组件测试机台

【技术领域】

本发明是关于一种半导体组件测试机台，尤其是一种具可分离电性检测系统的半导体组件测试机台。

【背景技术】

半导体组件已经成为绝大部分电子设备中不可或缺的核心，遍及社会大众的生活应用，例如各种电器、家电用品中的微处理器，照相手机、数位相机内含的CMOS(Complementary Metal-Oxide Semiconductor，互补性氧化金属半导体)等，半导体组件的可靠度无疑成为决定电子设备可靠度的重要关键。

目前用来测试半导体组件的自动化测试机台，大致可分为由测试基座提供模拟讯号，撷取各输出脚位输出讯号以发现待测组件断路、短路或错接制造误失等的模拟测试(或称电性检测)；以及提供实际主机板与周边，空出待测半导体组件位置，将待测半导体组件置入实际使用环境中运作的实境测试(或称效能检测)。

模拟测试虽可具体获得完整的电气特性，但需针对每一相异待测组件，个别撰写对应的测试软件，设计提供模拟讯号的硬件架构，不仅需耗费大量资源除错才能实际使用，尤其当待测组件更新设计时，更需耐心等候测试软件与硬件匹配臻于完善，所以建立测试环境的成本相当高，且无法立即跟随新产品问世而对应推出测试设备，相反地，通常会产生一段时间落差。

而实境测试并不是以获得待测组件的完整电气特性为目的，因此所获得的数据并非完备，而是在完全符合使用环境的测试环境中，单独留下待测组件的空缺，让受测组件填补受测位置，并以实际机台依照使用状态进行测试，虽然每次测试所需花费时间稍长，但可轻易获得该待测组件在实际使用环境下的反应状态，并得知该待测组件是否可供实际装机。

若所欲量测的组件为CMOS组件，上述实境测试的测试电路板即为例如照相手机的电路板，若所测组件为显示卡用的IC，即可以显示卡作为测试电路板，同理，亦可适用于例如网络卡、PDA或手机的母板等；无论何种卡，多为市面上常见者，因此实境测试的环境营造毫无困难。

如图1所示，台湾发明专利第I274029号中，揭露现有的IC检测机，是以第一置料装置110容纳盛装待测IC的料盘，并由移料装置160将第一置料装置110处的待测IC分别以吸嘴吸取，沿图示的X-Y平面搬移至第一、二载送装置140、150上，第一、二载送装置140、150再将待测IC左右横向移载至对应的测试装置130处。

多组测试装置130分别包括第一、二载送装置140、150后方设置的数组测试器131及取放机构132，各取放器133不仅负责将测试器131中既有的完测IC取出，置放在第一、二载送装置140、150上；并随即将第一、二载送装置140、150上的待测IC取出，移至测试器131中以供下一轮检测。第一、二载送装置140、150随即反向将完测IC载出，供给予移料装置160，而由移料装置160将完测IC移出至第二置料装置120处收纳。

该现有技术的待测组件在完整检测流程中，先后需经过移料装置160→载送装置140、150→取放器133→测试器131→取放器133→载送装置140、150→移料装置160，不断被吸取与移动，不仅运送流程复杂、易发生机构问题而产生运作的困扰；再者，所有组件的进料/出料移动，完全仰赖单一组移料装置160运作，测试速度从而减缓。

何况，对例如CMOS等具备光滑表面以供感光的IC组件，每多一次移动，被吸取的表面就多一次可能破坏的威胁，良率从而明显降低；尤其，移料装置160仅有一组双吸嘴运作，相邻的两吸嘴一吸一放之间，每次只能搬移一个待测半导体组件，完全无法符合产业大量检测需求。

当然，一般遭逢此种大量检测需求时，立即反应就是将吸嘴增多，每次搬移多个待测组件，且在原先每一装置处并联多组相同单元，让检测速度倍增。然而，此种单纯思考逻辑在实务操作过程中，将面临单个检验时所不需考虑的新问题，例如：当多个被批次送入检验的组件中，有单一个组件短路，造成该组测试装置电流过载而当机、并发出警讯，其它同批组件亦需被同步退出，改由人力去除该短路组件，才能重新将同批组件送回正常测试轨道。

因此，发明人乃构思在进行前述效能检测前，先进行简单化的电性检测，将短路等具有重大问题的半导体组件先行剔除，再进入效能检测的流程。

由于电性检测的机台与效能检测的机台，在现行状况下，个别价格都不菲，也因此没有厂商蓄意将两者结合。尤其此种简单化的电性检测，其实不需运用电性检测机台的全部性能，若将其直接整合进入效能检测机台，实有大材小用的委屈。何况，一旦半导体组件的制程进一步改良后，短路的劣质组件所占比例日渐降低，此电性检测的需求也同步减低，在效能检测机台中整合电性检测电路，也将成为画蛇添足之举。

换言之，如图2所示依照目前状况，需分别使用两套设备，即电性检测机台与效能检测机台，在步骤202中先将多个待测组件置在一测试座；并于步骤204判断所有组件是否置放平整且未被迭置，若未置放平整或有迭置状况则须进行步骤206将其修正；反之，若已置放平整则直接在下一步骤208进行电性检测，若依照检测结果不符合标准，则判断该组件为不良品，需在步骤210中剔退；初步通过电性检测者，需再进行效能检测，并且由于经过不同机台间的移动，此时仍需在步骤212再度确认待测组件是否平整且无迭置状况，若不平整则在步骤214修正，否则在步骤216进行效能测试，若判断待测组件未通过测试，则在步骤218剔退该不良组件，反之则通过检测，进入下一制程。

如此，虽能减少机台不必要的当机与耗费人力资源处理的成本，但一方面待测组件经过两套测试设备中各步骤的多次吸取移动，与前述现有技术一样，可能在待测组件表面造成刮伤、污损；而对表面完整度及洁净度有最高要求的例如感光组件CMOS等，即意谓提升不良率与成本。

因此，若能提供一种视需要而可选择将电性检测与效能检测串联运作，亦可将两者各自独立运作；且即便串联运作，仍可大幅减少待测半导体组件的移动次数，不仅可提升测试精度与效率、更能降低测试过程中损坏待测组件的机率与整体测试成本，无疑将有效增加测试机台的市场接受度，也提升机台使用者获得的运用弹性与经济效益。

【发明内容】

本发明之一目的，在提供一种可串联电性检测系统与效能检测系统的具可分离电性检测系统的半导体组件测试机台，且电性检测系统可分离而独立作业，使机台运用的弹性有效提升。

本发明之另一目的，在提供一种虽串联电性检测系统与效能检测系统，但待测组件无须实质移动，大幅减少待测组件移动次数、缩减测试时间的具可分离电性检测系统的半导体组件测试机台。

本发明之再一目的，在提供一种待测组件实质移动次数减少，避免待测组件因位移繁复而损坏的具可分离电性检测系统的半导体组件测试机台。

本发明之又一目的，在提供一种效能检测系统可搭配电性检测系统运作，购置成本有效降低，且可提升检测效率的具可分离电性检测系统的半导体组件测试机台。

为实现本发明目的，提供如下技术方案：

本发明具可分离电性检测系统的半导体组件测试机台，是供多个待测半导体组件的电性与实境测试，该机台包括实境测试系统和电性检测系统，该实境测试系统包括：多个分别形成有多个容置槽、用以承载多个待测半导体组件的测试座；多个用以检测所述待测半导体组件位置的位置状态感测装置；多个分别对应各该测试座的测试装置，各该测试装置分别具有本体、及相对该本体沿一方向移动的测试臂，各该测试臂分别具有多个分别对应所述容置槽的下压部；多个将所述测试座在启始位置、对应各该感测装置、测试装置位置、及出料位置间移动的递送装置；及多个分别安装在各该容置槽或下压部之一、用以电性连接各该待测半导体组件的连接器。该电性检测系统包括：多个供检测所述半导体组件电性数据的电性检测装置；用以将该实境测试系统的所述连接器电性连接至各该电性检测装置的连接端口；这样，该电性检测系统以可分离的电性连结至该实境测试系统。

该检测机台进一步包含用以将所述连接器电性连接至各该对应电性检测装置

通过本发明，可灵活运用机台资源，各类型的半导体组件在同一测试座中，进行外加的电性检测后，可在原测试位置继续进行效能检测，不必承受无谓的搬移，减少损坏机率；且电性检测机台可独立运作，效能检测机台造价从而无须提高；检测机台的操作弹性从而增加；尤其检测流程简便，批次检测的速度提升，且能确实检测每一待测半导体组件，充分发挥测试机台功能，有效提升检测效率。

【附图说明】

图1是现有技术台湾发明专利I274029各装置架构示意图；

图2是现有半导体检测的电性检测与效能检测流程图；

图3是本发明检测机台的外观立体示意图；

图4是本发明具体实施例的俯视示意图；

图5是本发明具体实施例的操作流程图。

110...第一置料装置          120...第二置料装置

130...测试装置              131...测试器

132...取放机构              133...取放器

140...第一载送装置

150...第二载送装置

160...移料装置              202～218...步骤

3...机台4...实境测试系统

40...电性检测系统           402...电性检测装置

404...连接端口              420...容置槽

422...测试座                44...感测装置

46...测试装置               460...本体

462...测试臂                464...下压部

466...连接器                47...控制装置

48...递送装置               49...光源

502～526...步骤

【具体实施方式】

有关本发明的前述及其它技术内容、特点与功效，在以下配合参考附图的较佳实施例的详细说明中，将可清楚的呈现。

本发明具可分离电性检测系统的半导体组件测试机台较佳实施例，图3为机台3的外观立体示意；图4则为其俯视示意图，是供多个待测半导体组件如CMOS等的电性测试与实境测试，本实施例中，是以具有四组测试区的检测机台为例，且例释每测试区单次可测试4个待测半导体组件，故每批次可施测4x4＝16个待测半导体组件，从而具有高度测试效率。

机台3包含：实境测试系统4、电性检测系统40、及控制装置47。本例中，实境测试系统4包括：多组成套对应配置的测试座422、位置状态感测装置44、测试装置46、及递送装置48。

为便于理解，以下一并参照图5的运作流程，并以单一测试区作为说明：每一上述测试座422上，分别形成有多个用以承载待测半导体组件(图未示)的容置槽420，当步骤502时，递送装置48会将测试座422保持在启始位置，并将待测组件移放至测试座422的容置槽420以开始检测。

随后，步骤504时，每一位置状态感测装置44将以例如光纤，投射一光束至测试座422并以光学传感器接收而计算待测组件的反射状态，以确认待测组件是被放置在容置槽420中的一个平面上，不会在后续测试过程中被意外压毁，更不致损及机台本身。若发现待测组件位置不正确或可能有重迭放置的风险，则须在步骤506将测试座422退出修正，以避免检测结果不正确、或损坏待测组件甚至检测设备的情况发生。

位置检核无误的待测组件将随测试座422，在步骤508中，由递送装置48移动至对应各该感测装置44的位置，进行电性及效能检测。多个分别对应测试座422的测试装置46分别具有本体460、及相对该本体460沿一方向移动的测试臂462；各测试臂462则分别具有对应在容置槽420的下压部464。本例中，多个连接器466分别被安装在各容置槽420中，藉此，当下压部464下降，抵压至待测组件时，将使得待测组件底部的接脚分别电性连接至连接器466，以读出待测组件受测结果。

当然，本领域一般技术人员所能轻易理解，此处的连接器亦可反向设置在下压部底侧，而在下压部下降时，直接电连接至待测组件的顶面接脚。

步骤510中，控制装置47将确认电性检测系统40中的连接端口404是否已电连接至实境测试系统4中的连接器466，由此判断是否需在进行效能检测前，先进行电性检测。本例中电性检测系统40包括：多个供检测该等半导体组件电性数据的电性检测装置402；及上述连接端口404。

若步骤512中判断为连接状态，即表示须先进行电性检测，并以测试装置46的测试臂462下压，对待测组件开始进行电性检测。否则，即判断为无需进行电性检测，直接跳至步骤518进行效能检测。若步骤514时未通过电性检测，意即该待测组件为不良品，须在步骤516中将不良品剔退。

无论是否进行电性检测，在步骤518中待测组件在通过步骤504平整测试后，都将被移置于测试位置，以进行效能检测；本例中，由于待测组件系以CMOS组件为例，故在实境测试系统4的各测试装置46中，分别包括供对应各该测试座422的光源49，以提供适当的检测光束至容置槽中的CMOS组件感测部。

由于本案所揭露的机台搬移待测组件次数减少，也无须接受多重检测，节省许多时间、避免无辜不良品产生。若待测组件通过步骤520中的测试，递送装置48将在次一步骤522将待测组件移至出料位置，完成连续性的检测。若步骤520中未通过效能检测，即判断为不良品，在步骤524将不良品剔退。

依照上述的方法，可通过本发明在同一测试位置连续进行电性检测与效能检测，虽连续进行两项检测，却不必大费周章搬移待测组件，除缩短测试时间，更可保护待测组件的安全，可大幅减少可能疏失及降低检测成本，更进而能提升测试的精度与效率，因此通过本发明确实可以有效达成本案的所有上述目的。

以上所述仅为本发明的较佳实施例，本发明的保护范围并不局限于此，本领域中的技术人员任何基于本发明技术方案上非实质性变更均包括在本发明保护范围之内。

Claims (3)

1.一种具可分离电性检测系统的半导体组件检测机台，供多个待测半导体组件的电性与实境测试，其特征在于，该机台包含：

实境测试系统，该实境测试系统包括：

多个分别形成有多个容置槽、用以承载多个待测半导体组件的测试座；

多个用以检测所述待测半导体组件位置的位置状态感测装置；

多个分别对应各该测试座的测试装置，各该测试装置分别具有本体、及相对该本体沿一方向移动的测试臂，各该测试臂分别具有多个分别对应所述容置槽的下压部；

多个将所述测试座在启始位置、对应各该感测装置、测试装置位置、及出料位置间移动的递送装置；及

多个分别安装在各该容置槽或下压部之一、用以电性连接各该待测半导体组件的连接器；及

电性检测系统，该电性检测系统包括：

多个供检测所述半导体组件电性数据的电性检测装置；

用以将该实境测试系统的所述连接器电性连接至各该电性检测装置的连接端口，这样，该电性检测系统是以可分离的电性连结至该实境测试系统。

2.如权利要求1所述的半导体组件检测机台，其特征在于，其进一步包含用以将所述连接器电性连接至各该对应电性检测装置。

3.如权利要求2所述的半导体组件测试机台，其特征在于，该实境测试系统的各该测试装置分别包括供对应各该测试座的光源。

Images