CN101305456A - 制造多个半导体器件和载体衬底的方法 - Google Patents

Abstract

将单个器件(100)局部附接到载体衬底(10)，以使能够从载体衬底(10)将这些器件单独去除。这通过图案化的牺牲层尤其是一种可通过分解成气态或汽化分解产品去除的层的使用来实现。载体衬底(10)与单个器件(100)之间的机械连接由粘附层(40)的桥接部分(43)提供。

Description

制造多个半导体器件和载体衬底的方法

技术领域

本发明涉及制造附接到载体衬底的多个微电子器件的方法，这些器件中的每一个包括电气元件的电路，这种方法包括以下步骤：

提供一种载体衬底，这种载体衬底带有图案化牺牲层和这些器件；以及

将该牺牲层除去，从而在这些微电子器件的所牺牲区域与该载体衬底之间产生气隙，这些器件用桥接材料保持局部附接到载体衬底，这种桥接材料设置在邻近于气隙的位置。

本发明还涉及一种载体衬底，多个微电子器件附接到这种载体衬底，这些器件中的每一个包括电气元件的电路并通过牺牲区域内的气隙与该载体衬底分离，已在单批次中形成这些器件，其中，这些器件用桥接材料保持局部附接到载体衬底，这种桥接材料设置在邻近于气隙的位置。

这种方法还涉及这种载体衬底的使用。

背景技术

可从US-A 5,258,325获知这种方法和这种载体衬底。该文献公开了可将一种双重转移工艺用于从多个微电子器件在上面进行加工的衬底至最终载体的这些器件的转移。这种双重转移工艺的特定目标在于用于显示用途的主动矩阵阵列的制造。用在该文献中的微电子器件是主动和/或被动元件的特定集成电路并可包括传感器。

所知的方法中的载体衬底是一种硅衬底。这种硅衬底上的氧化物层用作牺牲层。牺牲层由另一种氧氮化硅层的保护层覆盖，这种氧氮化硅层选择为具有低于氧化硅的蚀刻速率。硅单晶层在这种氧氮化硅层上形成。这样，所合成的衬底结构就成为了现有技术中所公知的绝缘硅(SOI)类型。这些电子器件在这种单晶硅层内部和上面形成。这些器件是包括薄膜晶体管的半导体器件，并带有象素电极和适当的金属喷镀，且这些薄膜晶体管带有多晶硅栅。

然后以氧化物支柱的形式提供桥接材料，这些支柱设在延伸到载体衬底的蚀刻孔中。由于氧氮化硅的蚀刻速率小于氧化硅的蚀刻速率，所以这种蚀刻孔包括在氧氮化硅的平面中的窄化。这种窄化导致这些氧化物柱的机械锚固。之后通过蚀刻将氧化物牺牲层除去。将环氧树脂设在合成结构上并在并不覆在这些支撑上面的区域中固化。将玻璃板附接到这种环氧树脂。最后通过氧化物柱的裂开和未固化环氧树脂的溶解将载体衬底从这些器件除去。

公知的方法的缺陷在于不能够直接从载体衬底单独获得这些器件，如通过任何设备，如元器件装卸机械。在将未固化的环氧树脂除去之后，必须将这种玻璃板分裂成几片。若不使用玻璃板，多个器件就会在单个器件中立即散开。

发明内容

因此，本发明的第一目的在于提供一种在开始段落中所提及的类型的方法，这种方法产生一种载体衬底，可用标准的或略微改装的元器件处理设备将单个器件从这种载体衬底单独卸去。

本发明的另第二目的在于提供一种载体衬底，这些单个器件附接到这种载体衬底且并不移动。

通过这种方法来实现第一目的，这种方法包括以下步骤：

提供载体衬底和处理衬底的一种分组件，图案化牺牲层和粘附层处于载体衬底与处理衬底之间，且这种分组件包括多个器件；

使用穿过处理衬底的通孔，这些通孔中的至少一些用作相邻的微电子器件之间的分离通路，以及

穿过这些通孔中的至少一些除去牺牲层，从而在这些微电子器件的牺牲区域与载体衬底之间产生气隙，这些器件用粘附层保持附接到载体衬底，这种粘附层的桥接部分布置在邻近于气隙的位置，以使可通过粘附层的选择性裂开将电子器件单独从载体衬底除去。

可实现本发明的理想的衬底，因为仅在使用处理衬底和穿过处理衬底制成所需的通孔之后将牺牲层除去。而且也因为仅可穿过这些通孔进入处理衬底与载体衬底之间的区域，必须在分组件的分离之前或分离期间已涂覆这种桥接材料，即作为粘附层。因此，处理衬底有必要用于器件的单独去除，即，否则，这些器件往往会太易碎且太脆弱。

有利的是，通过蚀刻制成这些通孔。这具有这些通孔的有效宽度尤其是任何分离通路的有效宽度可非常小的优点。因此，分离通路的宽度并不由用于分离的(锯切)技术确定，而是由一种简单的蚀刻步骤的技术方案确定。这种分离通路宽度的减小直接导致产量的增加和成本的降低，尤其是在载体衬底是一种半导体衬底的情况下。由于需要将玻璃板分离，所以不能够减小现有技术中的分离通路。

牺牲层适当地包括一种有机材料。与其它的材料相比，这类材料可相对容易地溶解或可选择性地去除。

在有利实施例中，通过分解成气态材料将牺牲层除去。这类牺牲的优点在于这种牺牲并不留下任何残留物。此外，可在可达400℃的温度进行这种分解。因此，实际分解温度主要取决于牺牲层的材料选择。适当的材料是如作为气隙材料提供的聚甲基丙烯酸甲酯(PMMA)。这种材料的至300℃以上的稳定性允许在牺牲层的淀积之后进行多种工艺步骤。此外，由于分解温度小于400℃，所以分解并不会损坏分组件中的其它层。牺牲层的材料适当地是光敏材料，以使无需其它光致抗蚀剂用于将牺牲层图案化成理想的形状。

粘附层适当地在这些衬底中的一个上延伸，该衬底是处理衬底或者是载体衬底，并不仅仅是局部柱。这就致使粘附层完全结合在这些器件中。粘附层包括一种无机材料是最为适当的，这种无机材料如氧化物、氧氮化物等。可用标准的半导体技术以任何理想的厚度涂覆这些材料，这些标准的半导体技术如化学气相淀积。此外，这些材料展示出到优选的有机牺牲层的良好的粘附性。

现已观察到，这种粘附层在图案化牺牲层上的淀积非常适当，尤其是在以具有相对均匀的厚度的方式淀积粘附层而不是以将现有的拓扑平面化的方式淀积粘附层时。因此，这种淀积方式导致粘附层的桥接部分具有并不平行于这些衬底的内平面。因此，可非常容易地将这种桥接部分裂开。当然，这种桥接部分的强度以及这种平面的角度取决于这种粘附层和牺牲层的厚度。

将粘附层适当地设计成产生桥接部分，这些桥接部分处于用作分离通路的通孔中，这些分离通路在这些单个微电子器件之间。这些桥接部分适当地并不完全覆盖这些分离通路，单图案化成条带。更适当地将这种粘附层像处理衬底那样进一步地图案化以产生另外的通孔，以暴露该牺牲层。

优选这种处理衬底是一种聚合材料层。不过，并不排除这种处理衬底是一种无机涂层，这种无机涂层具有辐射抑制性能，如从US6198155获知的辐射抑制性能，可通过表面性能的修改足够地将这种无机涂层图案化。或者，这种处理衬底可以是一种散热器或其它散热装置。甚至可使用利用粘合剂附接的玻璃层，只要随后将这种玻璃层图案化。可从US6177295获知与此有关的适当技术。

在一个实施例中，将牺牲层、在其中限定这些器件的器件层堆以及粘附层连续地涂覆在载体衬底上。在此实施例中，用薄膜技术制成这些器件。这可包括传感器、薄膜晶体管、被动元件、滤波器等。该电路适当地包括晶体管或其它半导体元件。可在低于牺牲层的分解温度的温度下进行加工的适当的半导体材料不仅有诸如并五苯(pentacene)这样的有机半导体，也有非晶态和低温多晶硅。该实施例的特征在于在利用蚀刻产生这些通孔期间，牺牲层和粘附层均适于作为蚀刻阻挡层材料。

在另一个实施例中，将牺牲层和粘附层连续地涂覆到这些器件所处的加工衬底，然后装配到载体衬底，这种加工衬底也是处理衬底或在装配到载体衬底之后由处理衬底取代。加工衬底适当地是但不必是一种半导体衬底，这些电气元件中的一些限定在这种半导体衬底的表面。在提供了这种分组件之后，通常通过研磨接着通过蚀刻将加工衬底至少部分地去除，然后由具有其它性能的处理衬底替代这种加工衬底，如聚合材料。因此，在提供牺牲层之前，这些器件适当地设有钝化和划擦防护。该实施例的第一特征在于除了粘附层(即氧化物)之外的粘合剂到载体衬底的使用。该实施例的一个特征在于最适当地在两步工艺中提供这些通孔：首先在处理衬底中提供通孔，之后这种通孔的形成与通孔上的器件层堆和粘附层的图案化一起继续进行。在此实施例中，牺牲层和粘附层起到蚀刻阻挡层的作用。

本发明的另一个目的在于提供一种带有微电子器件的载体衬底，这些微电子器件中的每一个包括电子元件的电路，且可将这些微电子器件单独从载体衬底除去。由于每个器件设有处理衬底并通过牺牲区域中的气隙与载体衬底分离，所以可实现这种目的，其中，已在单批次中形成这些器件，且这些器件已由延伸穿过该处理衬底的分离通路相互分离，其中，用粘附层将这些器件附接到载体衬底，这种粘附层的桥接部分布置在接近于该气隙的位置，且该粘附层进一步在处理衬底和载体衬底中的至少一个上延伸，以使微电子器件可由粘附层的选择性裂开从载体衬底单独去除。

延伸到这些电子器件的粘附层的使用导致粘附层中最弱的点处于与载体衬底的接触或在这种接触附近。因此，可用非常小的力在该接触将粘附层破裂。这样就可将这种器件从载体衬底用机械方式拆去，即用元器件布置机械。

有利的是，这种粘附层包括附接到微电子器件的第一部分、附接到载体衬底的第二部分和在第一部分与第二部分之间并邻近于该气隙的桥接部分，该桥接部分包括与载体衬底所成的介于0°与180°之间的角度。利用这种结构，这些桥接部分相对于该衬底突出并形成可靠的连接，尽管这种连接基于非常薄的层。

在与此有关的优选实施例中，在多个附接点将电子器件附接到载体衬底。优选使用三个附接点，更优选使用四个附接点。这就导致可以运送而无任何问题的稳定结构。正如会理解的那样，可在单附接点将一个以上的电子器件附接到载体衬底；即粘附层带在该附接点接触该载体衬底，这种带在其侧向端延伸到不同的电子器件中。

或者，粘附层设有第一侧面和相对的第二侧面，且第一侧面在粘附层的桥接部分附接到载体衬底、第二侧面在粘附层的桥接部分附接到封装的器件的一部分或处理衬底的一部分。在此实施例中，仅在有限的区域将这些器件附接到载体衬底。该实施例对还包括较大或可变形元件的器件特别有用，这些元件如互连和天线。

电气元件的电路适当地设有防护层并布置在处理衬底与气隙之间。该实施例在附接到载体衬底时向这些微电子器件提供防护。此外，该实施例具有可使用用于从半导体衬底的底侧产生通孔的公知的技术的优点。

在一个有趣的实施例中，这种微电子器件包括可变形部分，该可变形部分带有在处理衬底上延伸的至少一个电导体，该部分的形状基本上由该电导体限定。对所称的可伸展电子器件的兴趣越来越浓，在这些电子器件中，带有电气元件的岛之间的导体用于加大这些元件之间的距离和/或消除由弯曲等所导致的应力。对增加相互距离的希望源自对在小的区域上有成本效率地制造这些器件的愿望。例如，US-B6,479,890公开了这种可伸展电子器件结构。

期望这些电子器件用于超薄的并具有高度的柔性的RF ID发射机应答器，在这种RF ID发射机应答器中，将磁环天线集成在芯片上，以消除集成电路与外部天线之间的电气接触。由于磁环天线的尺寸并不与RF ID发射机应答器的电路部分成比例，所以往往留下衬底的大部分表面区域未使用。这就使得衬底更加昂贵。自主器件可获得类似的情形，这些自主器件提取能量并相互通信和/或与基站通信。这些自主器件要求有天线，如偶极天线，天线的尺寸比集成电路的天线的尺寸大，以使RF能量能够有效地传输。本发明所提出的方案以折叠方式制造天线，并在已将微电子器件进行了各别处理之后将天线展开。

还期望将可伸展电子器件用在传感器领域，其中，希望具有在大区域上延伸而仍具有足够的特征的传感器。

在与此有关的一个实施例中，可变形部分可用变形，以加大该可变形部分的相对端部之间的侧向距离。例如，这种可变形部分是一种以可展开的螺旋形式的导体。

在另一个实施例中，这种可变形部分处于这些电气元件的电路的第一单元与第二单元之间。

在另一个实施例中，这种可变形部分包括通过折叠或打开变形的天线结构。

可将单个器件从载体衬底分离，从而将粘附层裂开，只要粘附层附接到一个半导体器件。这可适当地用元器件处理机械来实现。

附图说明

将参考附图对本发明的这些和其它方面进行进一步说明，这些附图并不按比例绘制且仅仅是示范性的，在这些图中，相同的附图标记指类似的部分：

图1示出了带有这些器件的载体衬底的截面图；

图2示出了带有这些器件的载体衬底的俯视图；

图3示出了已将这些器件除去的载体衬底的截面图；

图4A至4J示出了制造示于图1中的载体衬底的十个连续步骤的截面图；

图5A至5E示出了制造载体衬底的第二实施例的五个连续步骤的截面图；

图5F示出了载体衬底的第二实施例的截面图，该载体衬底带有多个器件并由示于图5A至5E中的方法产生；

图6A和6C示出了载体衬底的第二实施例的一种变化形式的截面图；

图6B示出了图6A和6C的截面的俯视图；

图7A至7C示出了制造另一个实施例的方法中三个连续步骤的截面图；

图8和图9示出了两种构造中带有器件的合成载体衬底的截面图；

图10是对应于图9的俯视图。

具体实施方式

图1示出了载体衬底10的截面示意图，多个微电子器件100附接到载体衬底10。用粘附层40附接这些器件。粘附层40的第一部分41是器件100的一部分，而第二部分42附接到载体衬底10。中间的桥接部分43在第一部分41与第二部分42之间延伸。气隙70在微电子器件100与载体衬底10之间延伸。桥接部分43位于该气隙70附近。正如可从图3看到的那样，在将微电子器件从载体衬底10分离时，将该桥接部分43裂开。

为了如用元器件布置机械单独分离，微电子器件100设有处理衬底20。在此示例中，处理衬底20是一种聚酰亚胺层，这种聚酰亚胺层的厚度为如10微米，适当地是介于2至10微米之间的任何厚度。微电子器件100还设有器件层50，在此示例中，这种器件层50是一种包括薄膜晶体管的层堆。这种薄膜晶体管的半导体层可以是有机非晶态硅、多晶硅或适用于薄膜晶体管并以至多约300℃的温度淀积的其它任何半导体材料。虽然并未示出，但微电子器件的本实施例适当地包括集成天线。这就使无线传输能够在器件100与任何读出装置之间进行，只要器件100包括所需的用于数据优选是能量的接收和传输的电路。这种电路在识别发射机应答器领域中是公知的。作为选择或作为附加，接触点可用于器件100与任何元器件如印刷电路板之间的电耦合。可将这些结合衬垫设在器件层50的最低部分内，如会从该截面图清楚地看到的那样。或者，将这些结合衬垫设在处理衬底20的顶部上。穿过处理衬底20在处理衬底20的顶部制成垂直互连。因此，将光致抗蚀剂材料用于这种处理衬底是有利的，但并不是必须的。可用淀积在处理衬底的顶部上的氧化物层确定这些结合衬垫的界线。甚至可在分离之前将下凸块金属喷镀、金属凸块或焊料凸块设在这些结合衬垫上。

单个微电子器件100由分离通路61相互分离。此外，使用通孔60以从气隙70将牺牲层去除。在此示例中，这些通孔也起到分离通路的作用。不过，尤其是对较大的器件100而言，并不排除这些通孔60位于但器件100的中部。

图2示出了带有多个器件100的载体衬底10的俯视图。图中将处理衬底20的位置示为与这些器件100重叠的分散场。这种分散场还与粘附层(未示出)的第一部分重叠。图中示出了粘附层的第二部分42。图中还示出了分离通路61。用场表示这些桥接部分43，用虚线作为这些场的边界。图2示出了在此示例中器件100在四个附接点附接到载体衬底10，这些附接点位于邻近于器件的角的位置。

图4A至4J示出了获得示于图1中的带有这些器件100的载体衬底10的十个连续步骤。

图4A示出了带有第一侧面11和相对的第二侧面12的载体衬底10。牺牲层30处于载体衬底10的第一侧面11上。在此示例中，载体衬底包括硅，但也可包括另一种材料，如玻璃等。牺牲层30包括聚甲基丙烯酸甲酯材料，如形成用于集成电路内的互连结构中的气隙的聚甲基丙烯酸甲酯材料。可从Shipley公司以XP-0733买到这种材料。可通过旋涂并在以约150℃至完全稳定的300℃的温度的初始轻焙之后来涂覆这种材料。若将温度增加到350℃以上并可达400℃，这种材料就分解而无任何残留物。可采用在衬底和淀积在牺牲层的顶部上的层方面均可选择性地蚀刻的牺牲层，而不是这种气隙材料。例如，一种示例是金属牺牲层。

图4B示出了第二步骤之后的载体衬底10，在第二步骤中，已涂覆了蚀刻掩膜和器件层50。适当的是，尤其是在与有机牺牲层30结合时，这种蚀刻掩膜包括无机材料。已用通过相增强化学气相淀积(PECVD)淀积的氧化物获得了良好的结果。不过，也可使用氮化物、氧氮化物和其它材料以及其它淀积方法。这种蚀刻掩膜同时也是一种衬底层，器件层50淀积在该衬底层上。在此示例中，器件层50是一种层堆。这些层中的一个包括半导体材料，如非晶态硅或低温多晶硅。其它的层导电并电气绝缘，以限定电极和导体以及它们之间的隔离。这样，器件层50就会含有多个电气元件，如根据理想设计互连的晶体管、电容器和电阻器。此外，还需要在这种器件中提供耦合装置。可将用于能量和/或数据的耦合装置体现为天线、感应器或电容耦合板，这种天线如偶极天线。或者，可将耦合装置体现为用于电耦合的接触点。在本实施例中，将这些接触点限定在接近于牺牲层30的位置。

图4C示出了第三步骤之后的载体衬底10，在第三步骤中，已将器件层50图案化。显然，器件层50的图案化在保持无任何电气元件的区域中进行。适当地用光致抗蚀剂和照明进行这种图案化。

图4D示出了已将牺牲层50图案化之后的载体衬底10。在此示例中，将附接区域限定在载体衬底10上。

图4E示出了另一个步骤之后的载体衬底10，在该步骤中，将粘附层40涂覆在器件层50的顶部上。由于器件层50和牺牲层30的图案化，所以粘附层的一部分附接到载体衬底。因此，可将粘附层40细分成至少三个部分：淀积在器件层50上的第一部分41；淀积在载体衬底10上的第二部分42；以及在第一部分41与第二部分42之间延伸的桥接部分43。这种桥接部分43包括与载体衬底所成的介于0°与180°之间的角度。在此示例中，这种角度约为90°，显然，该图是一种示意图。这种角度通常会至少在30°优选至少45°且至多在150°优选至多135°处于最陡点。优选这种桥接部分43具有接近于90°的角度，因为这往往对力进行限制，必须用这种力将器件从载体衬底10卸去。这种桥接部分43还往往降低通常在不同于这种桥接部分43的其它任何位置裂开粘附层的风险。

图4F示出了粘附层40的图案化之后的载体衬底10。在此示例中限定通孔60，这些通孔60允许进入牺牲层30。该步骤同时也限定分离通路61。

在示于图4G的步骤中，将处理衬底20涂覆在粘附层40上。在此示例中，处理衬底20是一种树脂层，这种树脂层允许合成的器件在机械方面有柔性。使用的厚度为10微米。树脂层的优选示例是聚酰亚胺，用旋涂涂覆这种聚酰亚胺。在此示例中，这种树脂层并不是光敏树脂层。因此，将另外的光致抗蚀剂层23涂覆在树脂层20的顶部。在已将该树脂层以在120℃的轻焙进行干燥之后涂覆这种抗蚀剂层。

图4H示出了光致抗蚀剂层23的图案化的结果。光致抗蚀剂层的图案与较早限定的分离通路61和通孔60重叠。这种图案甚至可在很大程度上与这些较早限定的分离通路61和通孔60相同，但这种图案有益于将校正应用于这种方案。而且，这种图案在载体衬底10的边缘附近可以不同。

图4I示出了处理衬底20的图案化之后的载体衬底10。可利用蚀刻剂如TMAH进行这种图案化。

图4J示出了光致抗蚀剂层23的去除之后的载体衬底10。现在，带有单个器件100的载体衬底10接近于完成，这些单个器件100附接到载体衬底10。在此示例中，固化处理衬底20中的树脂层的步骤与牺牲层20的去除同时进行，因为需要将同样的温度用于这两个步骤。该步骤的结果在图1中示出。

图5A至5F示出了本发明的方法的第二实施例的示意性截面图。本实施例在结构上不同于第一实施例，因为在本实施例中的处理衬底20是一种用于这些器件100的加工衬底。仅在这种加工结束时涂覆牺牲层30。这具有可使用高于300℃的温度的明显优点。此外，可使用单晶硅衬底，这种单晶硅衬底允许具有更高性能的器件并且使这种加工能够在常规的半导体制造中进行。

出于这种加工的原因，这种载体衬底仅起到临时载体的作用。即无衬底转移，如在第一实施例中。不过，可另外进行这种衬底转移，因为这种加工衬底至少部分地由另一种衬底去除和替代。其它的这种衬底可以是金属衬底，但适当地电气绝缘并有机械方面的柔性，如用在第一实施例中的类型的树脂层。

第二实施例的不同之处还在于，在该第二实施例中，通过牺牲层30的去除将电路的第一部分从载体衬底10牺牲，而第二部分并不牺牲。这在第一已牺牲的部分可能会机械变形的情况下特别适于。可用折叠、展开和弯曲进行这种变形，优选包括专用装置来实现这种目的。

图5A示出了加工和处理衬底20的截面图，加工和处理衬底20带有第一侧面21和第二侧面22。在第一侧面21上限定层堆，这种层堆也称为器件层50。将热氧化物55设在处理衬底20的第一侧面21上。以熟练的技术人员所熟知的方式将集成电路52限定在第一侧面21上。将至少一个导体53设在第一侧面21上。虽然图中所示出的导体53在集成电路52的顶部上，但优选这种导体53是集成电路52的互连结构内的导体层中的一个的一部分。在此示例中，导体53是一种设计成可展开的螺旋导体通道。显然，导体53可构成一种天线或感应器绕组，这种天线如偶极天线。或者，可采用电气元件的一个以上的集成电路52，且可通过这些导体通道耦合这些集成电路52。这种结构有利于柔性电路的机械性能。考虑另一种用途在传感器阵列领域。这样就可在加工之后使这些传感器处于相互之间的较大距离。包括导体53和集成电路52的电路由防护层54覆盖。这种防护层54适当地是一种钝化层，如用氮化硅制成的钝化层。这尤其在导体53是这种互联结构的一部分的情况下实现。或者，可将导体53设在集成电路的钝化层的顶部。这样，防护层就不必包括钝化功能并可从较大范围的材料中选择防护层。

图5B示出了这种方法的第二步骤之后的处理衬底20。在此示例中，已将牺牲层30涂覆并图案化。接着涂覆粘附层40。选择与第一实施例中的材料相同的材料用于本实施例中的牺牲层30和粘附层40。不过，这当然并不排除其它的材料。由于将牺牲层30图案化，所以可将器件100分成牺牲的区域51和附接区域56，在牺牲的区域51中，粘附层40并不附接到器件层50。在本示例中，将这些导体53的一部分限定在附接区域56中，而将这些导体53的另一部分和集成电路52限定在牺牲的区域51中。

图5C示出了处理基板20和载体衬底10的一种组件。在本示例中，用粘合剂13将载体衬底10附接到粘附层40。在本示例中，载体衬底10适当地是一种玻璃层，但也可以是足够地稳定并具有刚性以在蚀刻期间起到衬底的作用的其它任何体。适当地选择粘合剂以具有蚀刻抗力以耐受蚀刻剂，这种蚀刻剂能够将粘附层蚀刻且不能够将牺牲层蚀刻。这种粘合剂的实施例是显而易见的，即从与牺牲层的材料同类的材料中选择粘合剂，如优选也是一种有机层，若牺牲层包括PMMA，则更优选酯类材料，更优选丙烯酸脂，且最优选也是PMMA，不过，在另一种形式中，这种粘合剂不可分解。

图5D示出了已翻转的组件，这样，载体衬底10就起到载体的作用。此外，在本示例中，将处理衬底20图案化成由通孔60分离的岛，这些通孔60适当地设计成通路。导体53设有处理衬底20，这种处理衬底20仅在受限的区域机械附接到集成电路52的处理衬底20，这种受限区域如这些导体53在实质上接触集成电路52的区域。还有效地提供分离通路，但这些分离通路并未在该图中示出。在硅衬底中提供沟道是本领域中所公知的并适当地用穿过氮化硅掩膜的干蚀刻来实现。在本示例中，热氧化物55起到蚀刻阻挡层的作用。尽管在图中并未示出，但在限定这些通孔之前将处理衬底20适当地变薄。

图5E示出了继续蚀刻之后的带有器件100的载体衬底10。用反应离子蚀刻(RIE)进行这种蚀刻，但也不排除其它技术，如激光烧蚀等。在优选示例中，选择粘合剂13、牺牲层30和粘附层40，以将粘附层蚀刻掉，而牺牲层30和粘合剂13起到蚀刻阻挡层的作用。这样就暴露牺牲层30。

图5F示出了去除牺牲层30之后的带有器件100的载体衬底10。用气隙70将器件100的牺牲的区域51与载体衬底10分离。粘附层的桥接部分43邻近于该气隙。可将这种桥接部分43裂开以将器件100单独从载体衬底10去除。在本示例中，将这种桥接部分理解为粘附层40与粘合剂13的结合。任何裂开均可通过粘附层40和粘合剂13或它们中的任何一个。由于实际上将这种器件设计成可展开且附接区域仅含有导体53的一部分，所以到附接区域中的载体衬底10的粘附较强并不成为问题。此外，由于粘合剂13可相对较厚，所以可以用一些器械来支持裂开，如锯等。

图6A和6C示出了该第二实施例的一种变化形式的截面图，在这种变化形式中，与图5相比，将从载体衬底10单独去除这些器件10的力减小。虽然参考带有可展开的导体53的器件的图示示出这种变化形式，但这种变化形式当然并不仅限于这种器件，而是也可用于类似于示于图1中的器件。在本示例中，将牺牲层30图案化以处于器件100的附接区域的一部分之下。然后将牺牲层30暴露，因为牺牲层30仅在某些区域延伸到附接区域56的边缘。图6B特别示出了由于与附接区域56的掩膜(如用于将处理衬底20图案化的掩膜)相比的牺牲层30的掩膜的旋转，所以在暴露点39中的附接区域的边缘将牺牲层暴露。将会理解，除了掩膜中的一种部件的旋转之外，还有多种其它方式来限定暴露点39。一种示例是平移，另一种示例是将交联图案由于牺牲层30的图案或附接区域56的图案。这种掩膜操作的一种优点在于无需层的另外的图案化。

图6C示出了结果，其中，桥接部分43限定到严格限定的区域以及另外的一种气隙71。

图7至图10涉及根据本发明的另一个实施例，不过，如可从图8中看到的那样，在此实施例中，不必明确地在加工之后将载体衬底除去。而且，在本示例中，在器件层的变形步骤之前将这种载体衬底分成单独的单元。不过，将会理解，在优选实施例中将这种载体衬底除去，以使这种器件具有柔性。而且，还将会理解，示于图6A至6C中的实施方式也非常有利于本实施例。

图7A至7C示出了产生示于图8中的这些器件的方法中的三个步骤。正如前面所描述的那样，所有的截面图实际上均是示范性的。这种方法与参考图5A至5F所说明的方法大致相同。若无其它说明，参考图5A至5F所提及的细节同样也适用于本实施例中的方法。

图7A示出了与示于图5B中的阶段相当的阶段。在此示例中，所示出的部分包括两个单个器件。处理衬底20设有热氧化物层55和集成电路52。导体53用在处理衬底20上，以可通过折叠变形的方式设计这些导体53，如将参考图9和图10所说明的那样。这些导体53适当地延伸到集成电路52中，尤其是称为“互联结构”或“后端”的部分中。用钝化层54覆盖这些导体53和集成电路52的结构，从而产生一种器件层堆50。将牺牲层30涂覆在器件层堆50上并根据所希望的图案适当地图案化。然后用粘附层40覆盖牺牲层30。由于这种涂覆的图案，所以可将牺牲的区域56与附接区域51区分开。在此实施例中，附接区域51对应于集成电路52的区域，而牺牲的区域对应于这些导体53的区域。

图7B示出了另一个阶段，在这种阶段中，用粘合剂13将载体衬底10附接到处理衬底20的第一侧面21上。这种粘合剂构成载体衬底10与粘附层40之间的粘合。之后，从处理衬底20的第二侧面将处理衬底20变薄至任何适当的厚度。虽然在图中并未示出，但可用柔性层部分地或接近于完全地替代处理衬底20(而并不损害集成电路52)，这种柔性层如聚酰亚胺、聚丙烯酸酯、树脂等。

图7C示出了再一个阶段，在这种阶段中将处理衬底20图案化。这个阶段对应于示于图5E中的阶段。尤其在既无集成电路52也无导体53出现的区域将处理衬底20以及处理衬底20上的任何器件层50去除。这种去除产生分离通路61和其它通孔60，这些通孔60以沟槽的形状或类似的形状。

图8示出了切割步骤之后的合成器件100。在此示例中，将载体衬底10具体化。之后，可将粘附层除去，以将这些导体从载体衬底10牺牲。现已观察到，可将这种切割操作推迟，直到牺牲层30的去除之后。虽然单个的器件100在本阶段中在机械方面并不非常健壮，但这些分离通路并不穿透处理衬底20或任何器件层50。还观察到可将器件100从载体衬底10去除，而并不将载体衬底10分离。不过，这并不是优选的，如将参考图9说明的那样。

图9示出了牺牲层30去除之后和这些导体变形之后的器件100。在此实施例中，通过将这些导体展开来将其变形。这种合成的结构是一种如偶极天线。例如，利用如在未公开的申请PH890中所描述的切割、折叠和延伸技术将其它的结构变形，该未公开的申请PH890通过参考结合在本发明中。最适当地提供这些导体，以使这种变形在去除牺牲层30时进行。

图10示出了示于图9中的器件100的俯视图。可清楚地看出这种变形的效果。此外，将会理解，将变形后的结构附接到其它任何载体是适当的，以保护变形后的结构不会损坏。

简而言之，将单个器件100局部附接到载体衬底10，以使能够从载体衬底10将这些器件单独去除。这通过图案化的牺牲层尤其是一种可通过分解成气态或汽化分解产品去除的层的使用来实现。载体衬底10与单个器件100之间的机械连接由粘附层40的桥接部分43提供。

附图标记

10    载体衬底

11    载体衬底的第一侧面

12    载体衬底的第二侧面

13    粘合剂

20    处理衬底

21    处理衬底的第一侧面

22    处理衬底的第二侧面

23    光致抗蚀剂层

30    牺牲层

33    蚀刻掩膜(氧化物层)

40    粘附层

41    粘附层的第一部分

42    粘附层的第二部分

43    粘附层的桥接部分

50    器件层

51    牺牲的区域

52    集成电路

53    导体

54    防护层

55    热氧化物层

56    附接区域

60    通孔

61    分离通路

70    气隙

100   微电子器件

Claims (13)

1.一种制造载体衬底的方法，多个微电子器件附接到所述载体衬底，每个所述微电子器件包括电气元件的电路，所述方法包括以下步骤：

提供载体衬底和处理衬底的分组件，图案化的牺牲层和粘附层处于所述载体衬底与处理衬底之间，所述分组件包括所述器件；

使用穿过所述处理衬底的通孔，所述通孔中的至少一些用作相邻的微电子器件之间的分离通路，以及

穿过所述通孔中的至少一些除去所述牺牲层，从而在所述微电子器件的牺牲区域与所述载体衬底之间产生气隙，所述器件用所述粘附层保持附接到所述载体衬底，所述粘附层的桥接部分布置在邻近于所述气隙的位置，以使可通过所述粘附层的选择性裂开将微电子器件单独从所述载体衬底除去。

2.如权利要求1所述的方法，其特征在于：通过分解成气态材料将所述牺牲层除去。

3.如权利要求1所述的方法，其特征在于：将所述牺牲层、在其中限定所述器件的器件层堆以及粘附层连续地涂覆在所述载体衬底上，将所述粘附层图案化以产生到所述牺牲层的暴露区域，所述暴露区域对应于分离通路的第一子集，但在所述分离通路的第二子集连续，以在所述牺牲层的去除之后将所述器件粘附到所述载体衬底。

4.如权利要求1所述的方法，其特征在于：将所述牺牲层和所述粘附层连续地涂覆到所述器件所处的加工衬底，然后将所述牺牲层和所述粘附层装配到所述载体衬底，所述加工衬底也是处理衬底，或者在装配到所述载体衬底之后由所述处理衬底替代。

5.如权利要求1、3或4所述的方法，其特征在于：所述处理衬底包括一种柔性材料。

6.一种载体衬底，多个微电子器件附接到所述载体衬底，所述微电子器件中的每一个包括电气元件的电路、设有处理衬底并通过牺牲区域中的气隙从所述载体衬底分离，已在单批次中形成这些器件，且这些器件已由延伸穿过所述处理衬底的分离通路相互分离，其中，用粘附层将所述器件附接到所述载体衬底，所述粘附层的桥接部分布置在接近于所述气隙的位置，且所述粘附层进一步在所述处理衬底和所述载体衬底中的至少一个上延伸，以使微电子器件通过所述粘附层的选择性裂开从所述载体衬底单独去除。

7.如权利要求6所述的载体衬底，其特征在于：所述粘附层包括附接到所述微电子器件的第一部分、附接到所述载体衬底的第二部分和在所述第一部分与所述第二部分之间并邻近于所述气隙的桥接部分，所述桥接部分包括与所述载体衬底所成的介于0°与180°之间的角度。

8.如权利要求7所述的载体衬底，其特征在于：用所述粘附层的多个桥接部分将每个微电子器件附接到所述载体衬底。

9.如权利要求6所述的载体衬底，其特征在于：所述粘附层设有第一侧面和相对的第二侧面，且所述第一侧面在所述粘附层的桥接部分附接到所述载体衬底、所述第二侧面在所述粘附层的桥接部分附接到所述封装的器件的一部分或所述处理衬底的一部分。

10.如权利要求6所述的载体衬底，其特征在于：电气元件的所述电路设有防护层并布置在所述处理衬底与所述气隙之间。

11.如权利要求6或10所述的载体衬底，其特征在于：所述微电子器件包括可变形部分，所述可变形部分带有在所述处理衬底上延伸的至少一个电导体，所述部分的形状基本上由所述电导体限定。

12.一种提供单个微电子器件的方法，所述提供通过提供如权利要求6至11中的任一项所述的载体衬底并裂开所述粘附层来进行，只要所述粘附层附接到一个微电子器件。

13.如权利要求12所述的方法，其特征在于：通过元器件装卸设备进行所述裂开操作。

Images