CN101300669A - 具有增强的绝缘结构的场效应晶体管 - Google Patents

具有增强的绝缘结构的场效应晶体管 Download PDF

Info

Publication number
CN101300669A
CN101300669A CNA2004800361930A CN200480036193A CN101300669A CN 101300669 A CN101300669 A CN 101300669A CN A2004800361930 A CNA2004800361930 A CN A2004800361930A CN 200480036193 A CN200480036193 A CN 200480036193A CN 101300669 A CN101300669 A CN 101300669A
Authority
CN
China
Prior art keywords
iii family
nitride material
nitride
layer
band gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800361930A
Other languages
English (en)
Other versions
CN101300669B (zh
Inventor
罗伯特·彼迟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN101300669A publication Critical patent/CN101300669A/zh
Application granted granted Critical
Publication of CN101300669B publication Critical patent/CN101300669B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

基于III族-氮化物的场效应晶体管通过操纵材料层界面的面内晶格常数之间的关系获得了改善的性能特性。III族-氮化物材料界面产生的高迁移率二维电子气在低导通电阻下允许高电流导电,并且可通过操纵根据III族-氮化物的特性所获得的自发极化场进行控制。所制造的场效应晶体管可制成名义导通器件,其中材料的面内晶格常数形成界面匹配。材料层之一具有大于其它层材料的面内晶格常数时,可制造名义上截止的器件。层的材料优选为InAlGaN/GaN层,其显著适合本发明的特性。

Description

具有增强的绝缘结构的场效应晶体管
相关申请的交叉引用
本申请基于在2003年12月5日提交的、题为“具有增强的绝缘结构的InAlGaN FET”的第60/527,631号美国临时专利申请,并在此要求其优先权。
技术领域
本发明总的来说涉及一类基于III族-氮化物材料的场效应晶体管,更具体地,涉及一种在栅极结构下,利用自发的极化场提供改进的电绝缘的同时提供增强的导电性的场效应晶体管。
背景技术
基于III族-氮化物材料的器件的发展一般针对大功率-高频应用,例如用于蜂窝电话基站的发射器。为这些类型的应用而制造的器件是基于具有较高的电子迁移率的普通器件结构的,并且被不同地称为异质结场效应晶体管(HFET),高电子迁移率晶体管(HEMT)或者调制掺杂型场效应晶体管(MODFET)。此类器件通常能够承受例如100左右的高压,同时典型地在2-100GHz范围内的高频下工作。可以对此类器件进行改造以用于多种类型的应用,但是其典型地通过应用压电极化场来产生二维电子气(2DEG),从而能够传输极高的电流密度,同时具有极低的电阻损耗。在这些传统的III族-氮化物HEFT器件中,2DEG在材料的界面处形成。但是,这些类型的器件的缺陷在于,在应变的AlGaN/GaN系统中仅能够达到有限的厚度。这些类型的材料的晶格结构中的差异会产生应力,使得所生长的用于制造不同层的膜中产生位错。例如,这导致了通过势垒层的高漏电水平。增加绝缘层可以减少通过所述势垒层的漏电,为此,所采用的典型层是布置在AlGaN层和金属栅极层之间的硅氧化物、硅氮化物、蓝宝石、或其他的绝缘材料。这种类型的器件经常被称作MISHFET,并且其优于不具有绝缘层的传统器件。但是,这种设计也存在几点缺陷。首先,所述AlGaN层和所述绝缘层之间的附加的界面导致形成了界面俘获状态,从而使得器件的响应变慢。其次,氧化物层的附加厚度、再加上两个层之间的附加界面,也使得需要较大的栅极驱动电压来开关所述器件。
利用氮化物材料来获得名义上截止(nominally off)的器件的传统器件设计依靠所述附加的绝缘层来作为限制层,并且可以降低或者去除顶部AlGaN层。然而,由于GaN/AlGaN绝缘体界面处的散射,这些器件典型地具有较低的载流能力。
因此,希望制造一种具有较少界面和较少层的具有较低漏电特性的HFET开关器件,其中所述界面和层仍然能够产生具有较低阻抗损耗的较高的电流密度。目前,已经采用多种技术制造了具有GaN和InAlGaN合金的平面器件,其中包括MOCVD(金属有机化学汽相淀积)技术、分子束外延(MBE)技术以及氢化物气相外延(HVPE)技术。
氮化镓材料系中的材料可以包括氮化镓(GaN)及其合金,例如氮化铝镓(AlGaN),氮化铟镓(InGaN)以及氮化铟铝镓(InAlGaN)。这些材料是具有相对较宽的直接能带隙的半导体化合物,其相对较宽的直接能带隙允许出现高能电子迁移。氮化镓材料在多种不同的衬底上形成,包括碳化硅(SiC),蓝宝石以及硅。硅衬底是容易得到的并且相对便宜,并且硅加工技术已经发展成熟。但是,在硅衬底上形成氮化镓材料以生产半导体器件是具有挑战性的,因为在晶格常数、热膨胀以及硅和氮化镓之间的带隙中存在差异。氮化镓材料和衬底之间的特性差异会导致难于生长适用于多种应用的层。例如,与包括蓝宝石,SiC以及硅的多种衬底材料相比,GaN具有不同的热膨胀系数,即热膨胀率。例如,在加工过程中当所述结构冷却时,所述热膨胀差会导致在这种衬底上沉积的GaN层破裂。与大多数衬底材料相比,GaN还具有不同的晶格结构。晶格常数中的差异会导致在衬底上沉积的氮化镓材料层中形成缺陷。这种缺陷会削弱采用氮化镓材料层形成的器件的性能。
伴随GaN和传统的衬底材料之间的晶格失配的问题在包括GaN和GaN合金的材料层结构中也很普遍。例如,GaN和AlGaN材料具有足以在所述层之间产生界面应变的不同的晶格结构。这种应变有助于产生压电极化,而所述压电极化接着会在所述界面产生高水平的电子电荷,从而实现较高的载流能力。在多种现有的器件中,通过提高应变而使得由压电极化产生的场达到最大,从而改进了器件的特性。但是,像在上述多种衬底上生长GaN而产生应变和晶格失配一样,通过提高AlGaN/GaN层结构中的铝的含量来提高应变,同样会产生有害的效果,其中包括产生缺陷和破裂。例如,在传统的III族-氮化物HFET中,采用具有较高应变的AlGaN/GaN材料以通过具有较低阻抗损耗的较高电流密度,这样做的主要缺陷是,在构造所述AlGaN/GaN应变系统时仅能获得有限的厚度。所述应变导致在膜生长过程中产生位错,并且使得通过势垒层的漏电水平较高。尽管传统的绝缘层可以允许构造较厚的应变AlGaN/GaN系统,但是,由于需要更高的电压来使得所述器件截止,因此由附加的绝缘层产生的限制层导致了更高的阈值电压和开关损耗。
因此,希望制造一种具有更强的载流能力的III族-氮化物材料的场效应器件,同时能够承受高压并且降低或者实际上消除栅极漏电。
发明内容
根据本发明,提供了一类器件以及用于操作特殊器件的方法,所述器件可以降低或者消除所述III族-氮化物材料系中的应生场并且引入自发的极化场。所述器件由氮化镓材料层构成,例如在GaN上生长的InAlGaN,从而InAlGaN的面内晶格常数对于同类器件来说基本上等于GaN的晶格常数,或者对于名义上截止的器件来说,其远远大于GaN的晶格常数。该技术利用了氮化镓材料的涉及自发极化场的相对来讲从未使用的特性,而现有的器件主要发展了压电极化场以获得高密度的2DEG。
根据本发明的器件主要通过两层来工作。第一层是由晶格常数为A、带隙为Eb的III族-氮化物材料(通常为GaN)构成的基层。在第一层上部的第二层是晶格常数为B、带隙为Et的III族-氮化物材料的另一种化合物(通常为InAlGaN)。所述器件和所述材料化合物的一种定义特征是,Et大于Eb,以及B大于或等于A。因此,通过相应设定所述层的特征,提供了一种具有较高的载流能力和较低的导通电阻的名义上导通或名义上截止的器件。
有利地,在两层有源区的上方或者下方可以生长覆层和接触层。
根据本发明的器件获得自发极化场以在GaN/InAlGaN界面产生和控制高密度的2DEG。可以通过改变In比Al的合金百分比来实现对2DEG的密度的控制。自发场和压电场的相互影响导致这种设计具有独特的属性。特别地,自发极化和压电极化可以达到平衡而相互抵消,从而在所述界面上达到零电荷积累。这样便产生了名义上截止的HFET器件。
利用氮化物材料来获得名义上截止的器件的传统器件的设计依靠附加的绝缘材料来作为限制层。但是,由于在GaN/绝缘材料界面上存在散射,因此这些器件通常具有较低的载流能力。本发明利用较好的GaN绝缘界面来提高载流能力,并且在此描述的异质界面的外延特性导致所述2DEG中的电子在积累时具有较高数量级的迁移率。
根据本发明的一个实施例,在所述两层InAlGaN/GaN材料上限定了一种具有栅极、源极和漏极区域的FET器件,以便形成III族-氮化物HFET器件。所述源极和漏极区可以根据公知的方法形成,包括离子注入、蚀刻以去除所述源极和漏极区上的阻挡区,以及采用低电阻欧姆接触成形工艺。
所形成的器件的特征在于,具有接近于零的界面态密度,控制了势垒层的应变状态以及使得由驰豫产生的缺陷较少。所述器件的特征还在于,在栅极接触中具有较低的漏电以及与所述势垒层具有较高的击穿电场。因此,与传统的绝缘材料相比(例如SiO2和SiN),提供了较大的介电常数。所述器件还对形成的2DEG的密度提供了一定程度的控制,并允许片电荷增大2-4倍。作为一种选择,所述器件还可以对所述2DEG的密度进行控制以便形成名义上截止的器件。与所述阻挡区之间的较大的带隙导致对于所述2DEG中的电子来说具有较大的限制势垒。较大的带隙降低了电子的散射截面,并且增大了电子的迁移率。与传统的器件相比,大大提高了与晶格匹配的InAlGaN势垒层的厚度有关的2DEG的密度。
在没有出现应变弛豫的情况下,获得了较大的带隙,从而产生了更好的电子限制以及更高的电子迁移率。此外,由于与GaN材料一起使用的金属具有较高的肖特基势垒高度,因此较大的带隙允许栅极具有较低的漏电。GaN材料的较高的临界场允许薄层承受较高的电压而不会出现电介质击穿。GaN材料的介电常数接近于10,是SiO2的2.5倍。
根据下面参照附图对本发明的描述,本发明的其他特征和优点将变得更加显而易见。
附图说明
图1是根据本发明的器件的示意图;
图2是图示与In材料的含量有关的带隙和临界场的图表;
图3是图示与InAlGaN层的厚度有关的2DEG的密度的图表。
具体实施方式
在GaN材料构成的器件的结构中,多个因素影响了所述器件的功能和性能。GaN、AIN以及InN之间的较大的晶格失配以及在这些材料中的强大的压电效应和极化效应大大地影响了III族-氮化物异质结器件的电学特性。到目前为止,几乎所有的已报导的基于GaN的HEMT都采用具有合金化合物的GaN-AlGaN结,所述合金化合物设计用来使得所述AlGaN层中应变最大,并且同时尽量避免出现可能会导致器件长期的不稳定的位错。提出了用于构造异质结器件的各种器件和系统,以便控制GaN-AlGaN结的晶格失配和应变。专门设计了这些器件以利用压电和自发极化效应,并且使得长期的不稳定最小化。
HFET通常具有三个终端,包括栅极终端、漏极终端以及源极终端,用于控制电功率通量。施加到所述栅极终端的电势控制电流经由导电沟道从所述漏极终端流向所述源极终端。由两种不同的半导体材料之间的至少一个异质界面来限定所述导电沟道。
当AlGaN/GaN材料构成所述HFET的半导体材料并且AlGaN用作势垒层时,将会出现由AlGaN的自发极化特性以及应变引入特性(即,通常所说的压电极化电场)产生的极化电荷。控制HFET结构中的这些场的形成使得基于GaN的HFET具有多种不同的特性,从而根据所述器件的特征可以适用于多种应用。
采用GaN材料构成的HFET通常包括布置在所述沟道层上的AlGaN势垒层,以便促使沟道中的电子高度集中,从而提高所述沟道的导电特性。但是,布置在所述沟道上部的所述AlGaN势垒层会使得难于实现与所述沟道的欧姆接触。此外,布置在所述沟道上部的AlGaN层的极化特性会导致形成对所述HFET的工作起反作用的表面电荷。另外,当电子从沟道迁移到AlGaN层时,在所述沟道层上部形成有AlGaN层的HFET显示出俘获效应从而俘获电子。
克服上述缺陷的一种方案是,在基于GaN的HFET的缓冲层和沟道层之间布置势垒层。与所述势垒层有关的极化电荷产生势垒,从而阻挡电子流出所述沟道层而进入缓冲层。但是,相对于具有较大的电流容量的AlGaN/GaN材料来说,这种利用AlGaN/GaN界面来实现的方案产生了与上述相同的困难。
对于AlGaN/GaN异质结构来说,还公知,在HFET器件的所述沟道层中可以使用InGaN合金,以便允许在AlGaN层中使用较低浓度的Al来获得同等的应变特性和压电特性水平。与GaN相比,InGaN提供了较大的晶格常数,并且可以采用Al和In的含量较低的层来形成具有与AlGaN/GaN相当的应变的AlGaN/InGaN异质结构。基于可以导致压电极化的界面的所述应变特性,可以形成较高密度的2DEG,其中所述压电极化可以用于通过压电极化场来形成和控制2DEG。可以通过改变Al的合金百分比来控制所述2DEG的密度。因此,可以提供具有降低了Al的含量的AlGaN层的AlGaN/InGaN异质结构,而不会显著地降低所述沟道层的压电特性。但是,如上所述,应变的III族-氮化物材料系的特性阻止了具有较好的绝缘特性的较高载流器件的实现。
如上所述,根据本发明的器件引起应生场的逆转或者消除,所述应生场是传统HFET技术中研究和控制的焦点。本发明的器件还并入了在III族-氮化物材料中出现的自发极化场的有用的特性。通过控制这些场,根据本发明的器件改进了器件的导电特性,同时还提高了材料所允许的绝缘性。这些结果是通过控制在所述III族-氮化物材料系中形成界面的材料的面内的晶格常数来实现的,从而形成了可以名义上导通或者名义上截止的器件。在一个实施例中,提供GaN层或者衬底来作为基底,在所述基底之上生长InAlGaN层,其与两种材料的平面内晶格常数具有特殊的关系。因此,举例来说,名义上导通的HFET具有的材料界面的面内晶格常数,在所述GaN层中和在所述InAlGaN中基本相同。对于名义上截止的器件来说,所述InAlGaN材料的面内晶格常数大于所述GaN材料的晶格常数。
该方法与利用AlGaN/InGaN材料系的传统的HFET设计方法学相背离,其使得AlGaN的面内晶格常数在驰豫出现的点附近尽可能的小。
根据本发明,形成由III族-氮化物材料构成的基层,其中通常与GaN有关的所述III族-氮化物材料具有晶格常数A和带隙Eb。第二层形成于所述第一层之上,并由具有晶格常数B和带隙Et的III族-氮化物材料构成,例如由InAlGaN所代表的合金。控制所述两层的形成,以便所形成的界面具有取决于期望的器件参数的特殊的性质。例如,带隙Et可以大于带隙Eb,晶格常数B可以大于或者等于晶格常数A。根据这些关系提供的器件可以控制在材料中产生的所述自发极化而产生自发极化场,所述自发极化场可以在所述GaN/InAlGaN界面上产生和控制2DEG。改变In比Al的合金百分比可以控制所述2DEG的密度。可以使所述自发极化场和所述压电极化场平衡以便相互抵消,导致所述界面上具有零电荷积累,从而形成名义上截止的HFET器件。
参照图1,半导体结构10图示了根据本发明的InAlGaN/GaN界面的使用。半导体结构10并入了具有源极12和漏极14的四势垒设计。栅极16控制源极12和漏极14之间的较高迁移率的2DEG的形成及其密度,从而允许或者阻止导电。可以根据已知的III族-氮化物HFET方法学来定义源极12、漏极14和栅极16以及使其金属化。已形成的方法学可以包括杂质离子注入以形成源极12和漏极14,此外,还可以包括蚀刻以去除源极12和漏极14上面的势垒区域。可用于本发明的其他的方法学还包括为源极12与漏极14形成阻抗较低的欧姆接触的工艺。
通过在InAlGaN层11和GaN层15之间提供匹配的面内晶格常数,半导体结构10达到了接近于零的界面态密度。所述HFET层结构的特性允许控制势垒层的应变状态,从而降低或者消除驰豫产生的缺陷,并且在所述栅极接触中提供了较低的漏电。由于所述HFET具有所述势垒层和作为对传统绝缘材料改进而实现的较大的介电常数,因此根据半导体结构10形成的HFET具有较高的击穿场。通过控制所述2DEG的密度,半导体结构10的片电荷比传统器件的片电荷提高了2-4倍。对于根据半导体结构10配置的名义上截止的器件来说,所述2DEG的密度的控制允许较大的承受能力。半导体结构10的势垒区具有较大的带隙,从而导致对于所述2DEG中的电子具有较大的限制势垒。这种现象降低了电子的散射截面,并提高了电子的迁移率,从而导致产生较高的电流密度和降低的导通电阻。
在半导体结构10中,层11的厚度是可以改变的,例如可使层11在源极12或者漏极14下面与在栅极16下面具有不同的厚度。层11的不同的厚度可以有助于降低漏电并且有助于形成较好的欧姆接触18。
参照图2,图表20以图表的形式示出了半导体结构10的带隙值和临界场值与In含量的关系。用小方块表示的带隙反映了所述InAlGaN势垒层和所述GaN层的晶格匹配的势垒层的化学计量(stoichiometry)。在未出现应变驰豫时,可以获得示出的较大的带隙,从而导致更好的电子限制和更高的受限电子的迁移率。此外,由于在InAlGaN上具有较高的金属肖特基势垒高度,因此较大的带隙使得通过栅极电极的漏电较低。图表20还示出了InAlGaN材料的较高的临界场,其允许在不出现介质击穿的情况下,材料薄层远离较大的电压。InAlGaN提供了接近于10的介电常数,是硅氧化物的介电常数的2.5倍。
现在参照图3,图表30示出了根据本发明的通过所述结构获得的所述2DEG的密度的计算。图表30示出了计算出的2DEG的密度与晶格匹配InAlGaN势垒层的厚度的比值。示出的数字代表了相对于传统AlGaN器件的显著的进步。例如,厚度为200埃的10%的合金具有接近于1.5×1013E/cm2的2DEG密度,而先前形成的AlGaN器件最多可以达到1×1013E/cm2的厚度。
尽管根据本发明的特殊的实施例描述了本发明,但是对于本领域的技术人员来说,许多其他的改动和修改以及其他的应用是显而易见的。因此,优选地,本发明并不受在此的具体公开的限制,而仅由所附权利要求所限定。

Claims (22)

1.一种III族-氮化物器件,包括:
第一层,由具有第一成分的第一III族-氮化物材料构成;
第二层,由具有第二成分的第二III族-氮化物材料构成,其中所述第二成分不同于所述第一成分,所述第二层被布置成与所述第一层接触;
由所述第一层和所述第二层形成的界面,其提供用于传输电流的二维电子气;以及
所述第一层和所述第二层被形成为使得在所述第一层和所述第二层的界面的平面内的晶格常数大致相同。
2.如权利要求1所述的器件,其中所述第一III族-氮化物材料或者第二III族-氮化物材料中的一种是GaN。
3.如权利要求2所述的器件,其中所述第一III族-氮化物材料或者第二III族-氮化物材料中的另一种是InAlGaN。
4.如权利要求2所述的器件,其中所述GaN材料的带隙小于所述第一III族-氮化物材料或者第二III族-氮化物材料中的另一种的带隙。
5.如权利要求3所述的器件,其中所述InAlGaN材料具有大于所述GaN材料的带隙。
6.如权利要求1所述的器件,其中所述第一III族-氮化物材料和所述第二III族-氮化物材料具有不同的带隙。
7.一种III族-氮化物器件,包括:
第一层,由具有第一成分和带隙的第一III族-氮化物材料构成;
第二层,由具有第二成分和不同带隙的第二III族-氮化物材料构成,其中所述第二成分不同于所述第一成分,所述第二层被布置成与所述第一层接触;
由所述第一层和第二层形成的界面,其提供用于传输电流的二维电子气;以及
所述第一III族-氮化物材料或者第二III族-氮化物材料之一的带隙大于另一种的带隙。
8.一种场效应晶体管,包括:
源极电极、栅极电极以及漏极电极,其中所述源极电极和所述漏极电极之间的沟道由所述栅极电极控制;
所述沟道由二维电子气形成,其中在具有不同成分的两种III族-氮化物材料的界面上获得所述二维电子气;
一种晶格常数为A的所述III族-氮化物材料,和另一种晶格常数为B的所述III族-氮化物材料;以及
所述III族-氮化物材料被形成为使得常数A和B之间具有这样的关系,即其中常数B大于或者等于常数A。
9.如权利要求8所述的晶体管,其中所述晶格常数为B的III族-氮化物材料在所述栅极电极下面与在所述源极电极或者所述漏极电极下面的厚度不同。
10.如权利要求9所述的晶体管,其中所述晶格常数为B的III族-氮化物材料形成良好的欧姆接触。
11.如权利要求8所述的晶体管,其中所述III族-氮化物材料中的一种是GaN,而所述III族-氮化物材料中的另一种是InAlGaN。
12.如权利要求8所述的晶体管,其中常数A与常数B之间的关系趋向于使所述界面附近的自发极化场和压电极化场平衡,从而所述界面具有零电荷积累。
13.如权利要求8所述的晶体管,其中提供常数A与常数B之间的关系来控制自发极化场和压电极化场的产生。
14.如权利要求8所述的晶体管,其中每一种所述III族-氮化物都具有带隙值,一种所述III族-氮化物材料的带隙值大于另一种所述III族-氮化物材料的带隙值。
15.如权利要求13所述的晶体管,其中带隙值大于另一种III族-氮化物材料的III族-氮化物材料是InAlGaN。
16.一种用于构造III族-氮化物器件的方法,包括
提供平面内晶格常数为A的第一III族-氮化物材料层;
利用平面内晶格常数为B的第二III族-氮化物材料层覆盖所述第一III族-氮化物材料;以及
调整所述第一或者第二III族-氮化物材料的成分,以便在常数A与常数B之间产生常数B大于或者等于常数A的关系。
17.如权利要求16所述的方法,进一步包括提供GaN作为所述第一III族-氮化物材料或者第二氮化物材料之一。
18.如权利要求17所述的方法,进一步包括提供InAlGaN作为所述第一III族-氮化物材料或者第二氮化物材料中的另一种。
19.如权利要求16所述的方法,进一步包括获得一种所述III族-氮化物材料的带隙值,其大于另一种所述III族-氮化物材料的带隙值。
20.一种用于制造基于III族-氮化物的场效应晶体管的方法,包括:
使在两种III族-氮化物材料之间的界面上的压电极化场和自发极化场平衡;
使得一种所述III族-氮化物材料的平面内晶格常数大于或者等于另一种III族-氮化物材料的平面内晶格常数;以及
提供电场来允许或者阻止在所述界面上形成二维电子气。
21.一种III族-氮化物器件,包括:
第一层,由具有第一成分的第一III族-氮化物材料构成;
第二层,由具有第二成分的第二III族-氮化物材料构成,其中所述第二成分不同于所述第一成分,所述第二层被布置成与所述第一层接触;
所述第一层和所述第二层之间的所述界面为使得自发极化场和压电极化场基本上相互抵消,从而在所述界面上基本上不存在净电荷。
22.如权利要求20所述的器件,其中所述第一III族-氮化物材料或者所述第二III族-氮化物材料之一的带隙大于另一种的带隙。
CN2004800361930A 2003-12-05 2004-12-06 具有增强的绝缘结构的场效应晶体管 Expired - Fee Related CN101300669B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US52763103P 2003-12-05 2003-12-05
US60/527,631 2003-12-05
US11/004,187 2004-12-03
US11/004,187 US7279697B2 (en) 2003-12-05 2004-12-03 Field effect transistor with enhanced insulator structure
PCT/US2004/040599 WO2005057623A2 (en) 2003-12-05 2004-12-06 Field effect transistor with enhanced insulator structure

Publications (2)

Publication Number Publication Date
CN101300669A true CN101300669A (zh) 2008-11-05
CN101300669B CN101300669B (zh) 2011-08-24

Family

ID=34635840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800361930A Expired - Fee Related CN101300669B (zh) 2003-12-05 2004-12-06 具有增强的绝缘结构的场效应晶体管

Country Status (5)

Country Link
US (3) US7279697B2 (zh)
JP (1) JP2007537580A (zh)
CN (1) CN101300669B (zh)
TW (1) TWI295085B (zh)
WO (1) WO2005057623A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034861A (zh) * 2009-09-24 2011-04-27 三星电子株式会社 电力电子器件、其制造方法及包括其的集成电路模块
CN102365763A (zh) * 2009-04-08 2012-02-29 宜普电源转换公司 GaN缓冲层中的掺杂剂扩散调制
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科(珠海)科技有限公司 高电子迁移率晶体管及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745652B2 (ja) * 2004-11-30 2011-08-10 シャープ株式会社 半導体装置
US7592213B2 (en) * 2005-12-29 2009-09-22 Intel Corporation Tensile strained NMOS transistor using group III-N source/drain regions
US7816985B2 (en) * 2007-11-15 2010-10-19 Intersil Americas Inc. Switching amplifiers
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
US20100276730A1 (en) * 2009-04-29 2010-11-04 University Of Seoul Industry Cooperation Foundation Semiconductor device
US8253145B2 (en) * 2009-04-29 2012-08-28 University Of Seoul Industry Cooperation Foundation Semiconductor device having strong excitonic binding
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
DE102009041548A1 (de) 2009-09-15 2011-03-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterstruktur
US7999287B2 (en) 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
US8802516B2 (en) * 2010-01-27 2014-08-12 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(E-mode) 고 전자 이동도 트랜지스터 및 그 제조방법
WO2013155396A1 (en) * 2012-04-12 2013-10-17 The Regents Of The University Of California Method for heteroepitaxial growth of high channel conductivity and high breakdown voltage nitrogen polar high electron mobility transistors
TWI500157B (zh) * 2012-08-09 2015-09-11 Univ Nat Central 場效電晶體裝置及其製造方法
CN104820768B (zh) * 2014-12-03 2017-10-24 嘉兴学院 一种基于最小二乘法的肖特基势垒高度计算方法
CN105140110B (zh) * 2015-07-07 2017-10-24 中国电子科技集团公司第五十五研究所 一种高可靠AlGaN/GaN异质结构设计方法
US9917156B1 (en) * 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
US10763350B2 (en) 2016-09-30 2020-09-01 Intel Corporation Transistor connected diodes and connected III-N devices and their methods of fabrication
JP6840644B2 (ja) * 2017-09-05 2021-03-10 株式会社東芝 半導体装置
KR102154638B1 (ko) * 2018-11-27 2020-09-11 브이메모리 주식회사 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JPH081955B2 (ja) 1991-08-21 1996-01-10 ヒューズ・エアクラフト・カンパニー 反転変調ドープされたヘテロ構造の製造方法
US5332808A (en) * 1992-09-08 1994-07-26 North Carolina State University DNA encoding a ribosome inactivating protein
US5359220A (en) * 1992-12-22 1994-10-25 Hughes Aircraft Company Hybrid bipolar/field-effect power transistor in group III-V material system
US5856217A (en) * 1997-04-10 1999-01-05 Hughes Electronics Corporation Modulation-doped field-effect transistors and fabrication processes
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6903364B1 (en) * 1999-03-26 2005-06-07 Matsushita Electric Industrial Co., Ltd. Semiconductor structures using a group III-nitride material system with reduced phase separation and method of fabrication
JP2000332237A (ja) * 1999-05-17 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
TW474024B (en) 1999-08-16 2002-01-21 Cornell Res Foundation Inc Passivation of GaN based FETs
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
TW523927B (en) 2000-02-04 2003-03-11 Cree Lighting Companiy Group III nitride based fets and hemts with reduced trapping and method for producing the same
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6452221B1 (en) * 2000-09-21 2002-09-17 Trw Inc. Enhancement mode device
US6764888B2 (en) * 2000-09-27 2004-07-20 Sensor Electronic Technology, Inc. Method of producing nitride-based heterostructure devices
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
EP1410444B1 (en) 2001-07-24 2012-08-22 Cree, Inc. Insulating Gate AlGaN/GaN HEMT
KR100450740B1 (ko) 2001-10-26 2004-10-01 학교법인 포항공과대학교 헤테로접합형 전계효과 트랜지스터 소자의 제조방법
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3569807B2 (ja) * 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
US6852615B2 (en) * 2002-06-10 2005-02-08 Hrl Laboratories, Llc Ohmic contacts for high electron mobility transistors and a method of making the same
US6830945B2 (en) * 2002-09-16 2004-12-14 Hrl Laboratories, Llc Method for fabricating a non-planar nitride-based heterostructure field effect transistor
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
US20050006639A1 (en) * 2003-05-23 2005-01-13 Dupuis Russell D. Semiconductor electronic devices and methods
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
US7052942B1 (en) * 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365763A (zh) * 2009-04-08 2012-02-29 宜普电源转换公司 GaN缓冲层中的掺杂剂扩散调制
CN102365763B (zh) * 2009-04-08 2015-04-22 宜普电源转换公司 GaN缓冲层中的掺杂剂扩散调制
CN102034861A (zh) * 2009-09-24 2011-04-27 三星电子株式会社 电力电子器件、其制造方法及包括其的集成电路模块
CN102034861B (zh) * 2009-09-24 2015-03-25 三星电子株式会社 电力电子器件、其制造方法及包括其的集成电路模块
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科(珠海)科技有限公司 高电子迁移率晶体管及其制造方法
US11784237B2 (en) 2018-12-21 2023-10-10 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
WO2005057623A2 (en) 2005-06-23
TWI295085B (en) 2008-03-21
US8680578B2 (en) 2014-03-25
WO2005057623A3 (en) 2008-01-03
US20070298556A1 (en) 2007-12-27
JP2007537580A (ja) 2007-12-20
US7652311B2 (en) 2010-01-26
US7279697B2 (en) 2007-10-09
TW200524086A (en) 2005-07-16
US20080054303A1 (en) 2008-03-06
US20050121661A1 (en) 2005-06-09
CN101300669B (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
CN101300669B (zh) 具有增强的绝缘结构的场效应晶体管
US7649215B2 (en) III-nitride device passivation and method
US8648390B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8669589B2 (en) Robust transistors with fluorine treatment
KR100796043B1 (ko) 증가형 모드 ⅲ-질화물 디바이스
US7728355B2 (en) Nitrogen polar III-nitride heterojunction JFET
KR100967779B1 (ko) 화합물 반도체 장치 및 그것을 이용한 도허티 증폭기
CN104934476A (zh) 半导体装置及其制造方法
EP2748855A1 (en) Field effect power transistors
KR20070012852A (ko) 필드판이 소스에 접속된 광대역 고전자 이동도 트랜지스터
JP2007520884A (ja) Iii族窒化物電流制御デバイスおよび製造方法
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
CN102386223A (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN210897283U (zh) 一种半导体器件
JP2007165590A (ja) 窒化物半導体装置
CN113707708B (zh) 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN113594246A (zh) 增强型GaN HEMT双向阻断功率器件
CN112687733A (zh) 一种增强型功率器件及其制作方法
CN117790534A (zh) 一种高稳定性的GaN器件以及GaN桥式集成电路
CN115050829A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
EP1690286A2 (en) Field effect transistor with enhanced insulator structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Infineon Technologies Americas Corp.

Address before: California, USA

Patentee before: INTERNATIONAL RECTIFIER Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20211206